CPLD与FPGA的区别与优缺点

4、 应 用 范 围 的 不 同
系统；
CPLD 逻 辑 能 力 强 而 寄 存 器 少 ， 适 用 于 控 制 密 集 型
系统。
FPGA 逻 辑 能 力 较 弱 但 寄 存 器 多 ， 适 于 数 据 密 集 型
CPLD 和 FPGA 的 优 点 ： 1.规 模 越 来 越 大 ， 实 现 功 能 越 来 越 强 ， 同 时 可 以 实 现 系 统 集 成 。 2.研 制 开 发 费 用 低 ， 不 承 担 投 片 风 险 ， 使 用 方 便 。 3.通 过 开 发 工 具 在 计 算 机 上 完 成 设 计 ， 电 路 设 计 周 期 短 。 4.不 需 要 设 计 人 员 了 解 很 深 的 IC 知 识 ， EDA 软 件 易 学 易 用 。 5.通 过 FPGA 和 CPLD 开 发 的 系 统 成 熟 后 ， 可 以 进 行 ASIC 设 计 ， 形成批量生产。
CPLD 和 FPGA 的区别与优缺点
FPGA（Field Programmable Gates Array 现场可编程门阵列，内部结构为门 阵列构成静态存储器（SRAM）。该 SRAM 可构成函数发生器，即查找表，通 过查找表可实现逻辑函数功能）
CPLD（ Complex Programmable Logic Device 复 杂 可 编 程逻辑器件，内部结构为“与或阵列”。该结构来自于典型的 PAL、 GAL 器 件 的 结 构 。 任 意 一 个 组 合 逻 辑 都 可 以 用 “ 与 — 或 ” 表 达 式 来 描 述 ，所 以 该 “ 与 或 阵 列 ” 结 构 能 实 现 大 量 的 组 合 逻 辑 功能）
结构
FPGA 器件在结构上 ,由逻辑功能块排列为阵列 ,并由可编程的内部连线连接这些功能块来 实现一定的逻辑功能 CPLD 是将多个可编程阵列逻辑 (PAL)器件集成到一个芯片 ,具有类似 PAL 的结构。一般 情况下 CPLD 器件中至少包含三种结构 :可编程逻辑功能块 (FB);可编程 I/ O 单元 ;可编程
EDA 技术
FPGA 是一种高密度的可编程逻辑器件,自从 Xilinx 公司 1985 年推出第一片 FPGA 以 来,FPGA 的集成密度和性能提高很快,其集成密度最高达 500 万门/片以上,系统性能可达 200MHz。由于 FPGA 器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中 得到迅速普及和应用,并一度在高密度的可编程逻辑器件领域中独占鳌头。 CPLD 是由 GAL 发展起来的 ,其主体结构仍是与或阵列 ,自从 90 年代初 Lattice 公司高性 能的具有在系统可编程 ISP(In System Programmable)功能的 CPLD 以来 ,CPLD 发展迅速。 具有 ISP 功能的 CPLD 器件由于具有同 FPGA 器件相似的集成度和易用性 ,在速度上还有 一定的优势 ,使其在可编程逻辑器件技术的竞争中与 FPGA 并驾齐驱 ,成为两支领导可编 程器件技术发展的力量之一.
2、 延 迟 小 预 测 能 力
CPLD 连 续 式 布 线 结 构 决 定 时 序 延 时 是 均 匀 的 和 可 预 测 的 ， FPGA 分 段 式 布 线 结 构 决 定 了 不 可 预 测 时 间 延 迟 。
3、 集 成 度 的 不 同
CPLD： 500 ~ 50000 门 ； FPGA： 1K ~ 10M 门
内部连线
集成度
FPGA 可以达到比 CPLD 更高的集成度 ,同时也具有更复杂的布线结构和逻辑实现 适合结构
FPGA 更适合于触发器丰富的结构 ,而 CPLD 更适合于触发器有限而积项丰富的结构 编程
CPLD 通过修改具有固定内连电路的逻辑功能来编程 ,FPGA 主要通过改变内部连线的布线 来编程 ;FPGA 可在逻辑门下编程 ,而 CPLD 是在逻辑块下编程 ,在编程上 FPGA 比 CPLD 具有更大的灵活性
功率消耗
CPLD 的缺点比较突出。一般情况下 ,CPLD 功耗要比 FPGA 大 ,且集成度越高越明显 速度
CPLD 优于 FPGA。由于 FPGA 是门级编程 ,且 CLB 之间是采用分布式互连 ;而 CPLD 是 逻辑块级编程 ,且其逻辑块互连是集总式的。因此 ,CPLD 比 FPGA 有较高的速度和较大的 时间可预测性 ,产品可以给出引腿到引腿的最大延迟时间 编程方式
简 单 的 “ 与 或 ” 阵 列 ： （ PAL、 GAL、 CPLD）
含 查 找 表 的 逻 辑 单 元 ： （ FPGA）
CPLD 和 FPGA 的 主 要 区 别 ：
1、 布 线 能 力
C P L D 内 连 率 高 ，不 需 要 人 工 布 局 布 线 来 优 化 速 度 和 面 积 ， 较 FPGA 更 适 合 于 EDA 芯 片 设 计 的 可 编 程 验 证 。
目前的 CPLD 主要是基于 E2 PROM 或 FLASH 存储器编程 ,编程次数达 1 万次。其优点是 在系统断电后 ,编程信息不丢失。CPLD 又可分为在编程器上编程和在系统编程 (ISP) CPLD
两种。 ISP 器件的优点是不需要编程器 ,可先将器件装焊于印制板 ,再经过编程电缆进行编 程,编程、调试和维护都很方便 FPGA 大部分是基于 SRAM 编程 ,其缺点是编程数据信息在系统断电时丢失 ,每次上电时 , 需从器件的外部存储器或计算机中将编程数据写入 SRAM 中。其优点是可进行任意次数的 编程,并可在工作中快速编程 ,实现板级和系统级的动态配置 ,因此可称为在线重配置 (ICR:In CircuitReconfigurable)的 PLD 或可重配置硬件(RHP:Reconfigurable Hardware Product)
使Hale Waihona Puke 方便性CPLD 比 FPGA 要好。 CPLD 的编程工艺采用 E2 CPLD 的编程工艺采用 E2 CPLD 的编程 工艺采用 E2 PROM 或 FASTFLASH 技术 ,无需外部存储器芯片 ,使用简单 ,保密性好。而 基于 SRAM 编程的 FPGA,其编程信息需存放在外部存储器上 ,需外部存储器芯片 ,且使用 方法复杂 ,保密性差