数字电子技术复习题

S•是（A）

1、由与非门组成的基本RS触发器不允许输入的变量组合R

A、00

B、01

C、10

D、11

2、仅具有保持和翻转功能的触发器是（C）

A、JK触发器

B、D触发器

C、T触发器

D、同步触发器

3、八输入端的编码器按二进制编码时，其输出端的个数是（B）

A、2个

B、3个

C、4个

D、6个

4、用8421BCD码作为代码的计数器，至少需要的触发器个数是（C）

A、2个

B、3个

C、4个

D、5个

5、按触发方式的不同，双稳态触发器可分为（B）

A、高电平触发和低电平触发

B、电平触发或边沿触发

C、上升沿触发和下降沿触发

D、输入触发和时钟触发

6、四位移位寄存器构成扭环形计数器时，可构成（C）计数器。

A、模4

B、模6

C、模8

D、模10

7、下列叙述正确的是（D）

A、译码器属于时序逻辑电路

B、寄存器属于组合逻辑电路

C、555定时器属于数字逻辑电路

D、计数器属于时序逻辑电路

8、不产生多余状态的计数器是（A）

A、同步预置数计数器

B、异步预置数计数器

C、两种归零法都有

D、无法判断

9、关于存储器的叙述，正确的是（A）

A、存储器是随机存储器和只读存储器的总称

B、存储器是计算机上的一种输入输出设备

C、计算机停电时随机存储器中的数据不会丢失

D、存储器都是用磁介质构成的

10、和其它ADC相比，双积分型ADC的转换速度（A）

A、较慢

B、较快

C、极慢

D、无法判断

1、最基本的存储器件是（D）

A、与门

B、或门

C、非门

D、触发器

2、具有置0、置1、保持和翻转四种功能的触发器是（A）

A、JK触发器

B、D触发器

C、T触发器

D、同步触发器

3、三输入端的译码器，其输出端的个数通常是（C）

A、3个

B、6个

C、8个

D、16个

4、用8421BCD码作为代码的计数器，至少需要的触发器个数是（C）

A、2个

B、3个

C、4个

D、5个

5、按触发方式的不同，双稳态触发器可分为（B）

A、高电平触发和低电平触发

B、电平触发或边沿触发

C、上升沿触发和下降沿触发

D、输入触发和时钟触发

6、四位移位寄存器构成环形计数器时，可构成（A）计数器。

A、模4

B、模6

C、模8

D、模10

7、下列叙述正确的是（B）

A、译码器属于时序逻辑电路

B、计数器属于时序逻辑电路

C、555定时器属于数字逻辑电路

D、寄存器属于组合逻辑电路

8、同步时序逻辑电路和异步时序逻辑电路相比较，其差异在于后者（B）

A、没有稳定性

B、没有统一的时钟脉冲控制

C、没有稳定状态

D、输出只与内部状态有差

9、下列触发器，没有约束条件的是（D）

A、基本RS触发器

B、同步RS触发器

C、主从型RS触发器

D、边沿JK触发器

10、和其它ADC相比，双积分型ADC的转换速度（A）

A、较慢

B、较快

C、极慢

D、无法判断

1、下面属于有权码的是（ B ）

A 、格雷码

B 、8421BCD 码

C 、奇偶校验码

D 、余三码 2、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（ C ）

A 、与非门

B 、或门

C 、或非门

D 、异或门

3、和逻辑式AB 逻辑关系不同的逻辑式是（ B ）

A 、

B A + B 、B A •

C 、B B A +•

D 、A B A +

4、数字电路中机器识别和常用的数制是（ A ）

A 、二进制

B 、八进制

C 、十进制

D 、十六进制

5、十进制数100对应的二进制数为（ C ）

A 、1011110

B 、1100010

C 、1100100

D 、11000100

6、七段译码器74LS47（共阳）的输出低电平有效，当输入的4位数为0101显示

5时，输出七段LED 数码管的abcdefg 为（ A ）

A 、1011011

B 、0100100

C 、1101101

D 、0010010 7、在函数D ABC F +=的真值表中，0=F 的状态共有多少个（ D ）

A 、2

B 、4

C 、9

D 、7

8、下列各型号中属于优先编码器的是（ C ）

A 、74LS85

B 、74LS138

C 、74LS148

D 、74LS48

9、逻辑函数中的逻辑“或”和它对应的逻辑代数运算关系为（ A ）

A 、逻辑加

B 、逻辑乘

C 、逻辑非

10、余三码与8421BCD 码相差0011，因此，用下列哪个器件实现将8421BCD 码转换到余三码的设计最简单。（ A ）

A 、4位二进制加法器

B 、比较器

C 、数据选择器

D 、译码器

1、数字电路中并驾齐驱的两大分支是 组合逻辑 电路和 时序逻辑 电路。

2、主从型JK 触发器的特征方程Q n+1= J Q n +K Q n ; 主从型JK 触发器的功能有 置0 、 置1 、 保持 和

翻转 四种。

3、已知电路结构求解功能的过程称为 分析 ；已知功能求解电路结构的过程称为 设计 。

4、只能存入固定数据，不能写入数据的半导体器件是 只读存储器ROM ，这种器件中存储的数据可以长期 保留 ，即使断电也不会 丢失 数据。

5、为使采样后的信号能够不失真的恢复原样，采样频率f 0至少应满足是被采样信号最高频率f max 的两倍。这一结论称为 采样 定理。

6、在一个CP ＝1期间，电路中的输出信号随着输入信号发生多次翻转的现象称为 空翻 。具有这种现象的触发器是 同步RS 触发器。

7、(64.5)10=( 1000000.1 )2=( 40.8 )16 =( 100.4 )8

8、施密特触发器具有 回差 特性；555定时器是一种 模数 混合电路。

1、在数字电子技术中，组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。其中 触发器 具有记忆性。

a b c d

e f g