北邮考研计算机组成原理专业课试卷3.
北邮考研计算机组成原理专业课试卷18.
研究生入选试卷十八一.填空题(每小题3分,共18分1. 多路开关通过把适当的A.___信号加到多路开关上的方式来选择某一路数据。
“K输入m位多路开关”所选的数据源最大的数为B.___,每条I/O线传送数据宽度为C.___。
2. 模4交叉存储器是一种A.___存储器,它有4个存储模块,每个模块有自己的B.___和C.___寄存器。
3. RISC指令系统的最大特点是:A.___,B.___固定,C.___种类少。
4. 在硬布线控制器中,把控制部件看作为产生专门固定时序控制信号的逻辑电路。
这种逻辑电路是一种由A.___和B.___构成的复杂树形网络,当执行不同的指令时,通过激活一系列彼此很不相同的C.___来实现对指令的解释。
5. 总线定时是总线系统的核心问题之一,为了同步A.___和B.___的操作,必须制订C.___。
通常采用同步定时和异步定时两种方式。
6. 数组多路通道允许A.___设备进行B.___型操作,数据传送单位是C.___。
二.(10分求证:[x]补+[y]补=[x+y]补(mod 2三.(10分设有浮点数x=2-5×0.0110110,y=23×(-0.1110010,阶码用4位移码表示,尾数(含符号位用8位原码表示。
求(x×y浮。
要求尾数用原码阵列乘法器实现。
四.(10分用16K×8位的DRAM芯片构成64K×32位存储器,要求:(1画出该存储器的组成逻辑框图(2设存储器读/写周期为0.5us,CPU在1us内至少访问一次,试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?五.(11分一台处理机具有如下指令字格式:1 3位X OP 寄存器地址其中,每个指令字中专门分出3位来指明选用哪一个通用寄存器(12位,最高位用来指明它所选定的那个通用寄存器将用作变址寄存器(X=1时,主存容量最大为16384字.(1假如我们不用通用寄存器也能直接访问主存中的每一个操作数,同时假设有用的操作码位数至少有7位,试问:在此情况下,“地址”码域应分配多少位?“OP”码域应分配多少位?指令字应有多少位?(2假设条件位X=0,且指令中也指明要使用某个通用寄存器,此种情况表明指定的那个通用寄存器将用作基值寄存器.请提出一个硬件设计规则,使得被指定的通用寄存器能访问主存中的每一个位置。
北邮考研计算机组成原理专业课试卷19
研究生入学试卷十九一. 填空题（每小题3分，共18分）。
1．为了运算器构造的A.___，运算方法中算术运算通常采用B.___加减法，C.___乘除法或D.___乘除法。
2．存储器的技术指标有A.___，B.___，C.___，D.___。
3．堆栈是一种特殊的A.___寻址方式，它采用B.___原理，按结构不同，分为C.___堆栈和D.___堆栈。
○在一个CPU 周期中，采用操作码方式，一次只能控制信息从某个源部件到某个目标部件执行过程的微指令叫B.___，后者实现一条机器指令的微程序要比前者编写的微程序C.___。
5．当代标准总线由A.___，B.___，C.___和公共线组成。
6．多路型DMA 控制器不仅在A.___上，而且在B.___上可以连续多个设备，适合于连接C.___设备。
二. (10分)设［x ］补=x 0.x 1x 2···x n ,求证:0, 1＞x ≥0x=2x 0+x, 其中x=1， 0＞x ＞－1三. (10分)某加法器进位链小组信号为C 4C 3C 2C 1,低位来的进位信号为C 0,请分别按下述两种方式写出C 4C 3C 2C 1的逻辑表达式.(1) 串行进位方式(2) 并行进位方式四. (11分)某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。
现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，便其地址空间为8000H —FFFFH 。
假设此RAM 芯片有CS 和WE 信号控制端。
CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为RD(读)，WR(写)，MREQ(存储器请求)，当且仅当MREQ 和RD （或WR ）同时有效时，CPU 才能对有存储器进行读(或写)，试画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。
五. (10分)某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器，指令汇编格式中的S(源)， D(目标)都是通用寄存器，m 是主存的一个单元，三种指令的操作码分别是MOV(OP) =（A ） H,STA(OP)=(1B)H, LDA(OP)=(3C)H, MOV 是传送指令，STA 为写数指令，LDA 为读数指令。
2022年北京航空航天大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京航空航天大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.162、在一个容量为l28KB的SRAM存储器芯片上，按字长32位编址，其地址范围可从0000H到（）。
A.3HB.7HC.7HD.3fH3、假设寄存器的内容为00000000，若它等于-128，则该机器采用了（）。
A.原码B.补码C.反码D.移码4、在浮点机中，（）是隐藏的。
A.阶码B.数符C.尾数D.基数5、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。
A.rlxr4B.r2xr3C.rlxr4D.r2xr46、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。
A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能7、总线的通信控制主要解决（）问题。
A.由哪个主设备占用总线B.通信双方如何获知传输开始和结束C.通信过程中双方如何协调配合D.B和C8、指令寄存器的位数取决（）。
A.存储器的容量B.指令字长C.机器字长人D.存储字长9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。
现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。
那么，机器B的时钟频率至少应为（）能运到所希望的要求。
A.800MHzB.1.2 GHzC.1.5GHzD.1.8GHz10、CRT的分辨率为1024×512像素，像素的颜色数为256，则刷新存储器的容量为（）A.256MBB.IMBC.512KBD.2MB11、CPU在中断周期中（）A.执行中断服务程序B.执行中断隐指令C.与I/O设备传送数据D.处理异常情况12、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。
计算机组成原理考研题库
计算机组成原理考研题库一、选择题1. 下列哪个是计算机组成原理的基本单位？A. 控制器B. 存储器C. 运算器D. 输入输出设备答案：B解析：存储器是计算机组成原理的基本单位，用于存储程序和数据。
2. 下列哪种寻址方式是计算机组成原理中常用的？A. 直接寻址B. 间接寻址C. 寄存器寻址D. 立即寻址答案：A解析：直接寻址是计算机组成原理中常用的寻址方式，通过指定内存地址来定位数据。
3. 在指令的执行过程中，ALU用于完成什么操作？A. 存储数据B. 控制数据流向C. 进行数据运算D. 输入输出操作答案：C解析：ALU（算术逻辑单元）用于进行数据运算操作，如加减乘除等。
4. 下列哪个不属于计算机组成原理的存储器类型？A. RAMB. ROMC. CacheD. SSD答案：D解析：SSD（固态硬盘）不属于计算机组成原理的存储器类型，它是计算机的外部存储设备。
5. 下列哪个设备不属于计算机组成原理中的输入设备？A. 鼠标B. 键盘C. 显示器D. 扫描仪答案：C解析：显示器是计算机组成原理中的输出设备，用于显示计算机处理后的结果。
二、填空题1. 计算机组成原理的基本指令执行步骤是：取指令、______、执行、存储结果。
答案：译码解析：基本指令执行步骤包括取指令、译码、执行和存储结果。
2. 控制器中的______部分负责指令的存储和指令的读取工作。
答案：存储器解析：控制器中的存储器部分负责指令的存储和指令的读取工作。
3. CPU中的______负责对指令进行解释和执行。
答案：ALU解析：CPU中的ALU负责对指令进行解释和执行，完成数据运算操作。
4. 计算机组成原理中，______是位于CPU内部的一种高速缓存存储器。
答案：Cache解析：Cache是计算机组成原理中位于CPU内部的一种高速缓存存储器，用于加快指令的执行速度。
5. 计算机组成原理中，ROM是一种______存储器。
答案：只读解析：ROM是一种只读存储器，用于存储固化的程序和数据，无法进行写操作。
北邮考研计算机组成原理专业课试卷及答案2002-2006
n
二.(9分）设[X]补=X0.X1X2…Xn,求证：X=-X0+∑Xi2-i
i=1
证明： （1）假设X为正数，即X0=0 X=[X]补=0.X1X2…Xn=X12-1+X22-2+…….+Xn2-n n n
i=1 i=1
= 0+∑Xi2-i=-X0+ ∑Xi2-i
（2）假设X为负数，即X0=1 [X]补=1.X1X2…Xn=2+X X=1.X1X2…Xn-2=-1+0.X1X2…Xn n =-X0 +∑Xi2-i
四.（9分）CPU的地址总线16根（A15—A0，A0是低位），双向数据 总线16根(D15—D0)，控制总线中与主存有关的信号有MREQ(允 许访存，低电平有效)，R/W(高电平读命令，低电平写命令)。主 存地址空间分配如下：0—8191为系统程序区，由EPROM芯片组 成，从8192起一共32K地址空间为用户程序区，最后（最大地 址）4K地址空间为系统程序工作区。上述地址为十进制，按字编 址。现有如下芯片： EPROM : 8K×16位（控制端仅有CS）,16K×8位 SRAM :16K×1位，2K×8位, 4K×16位， 8K×16位 请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻 辑框图，注意画选片逻辑（可选用门电路及译码器）。 解: 根据给定条件,选用 EPROM: 8K×16位 芯片1片 SRAM: 8K×16位芯片4片 4K×16位芯片1片 3:8译码器1片,与非门和反向器
《计算机组成原理》 2002考研题及答案
北京邮电大学
北京邮电大学2002年硕士研究生入学考试试题
一 .选择题 （每小题1分，共10分）。
C 1.在机器数___中，零的表示形式是唯一的。 A. 原码 B.补码 C. 补码和移码 D. 原码和反码 C 2. 下列数中最小的数是___. A.(101001)2 B.(52)8 C.(101001)BCD D.(233)16 3. 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数 D 目是___。 A. 8, 512 B. 512, 8 C. 18, 8 D. 19 ,8 C,D 4. 在下面描述的汇编语言基本概念中，不正确的表述是___。 A. 对程序员的训练要求来说，需要硬件知识。 B. 汇编语言对机器的依赖性高。 C. 用汇编语言编写程序的难度比高级语言小。 D. 汇编语言编写的程序执行速度比高级语言慢。 5．交叉存储器实质上是一种___存储器，它能___执行___独立的读写操作。 A A. 模块式，并行，多个 B.模块式，串行，多个 C. 整体式，并行，一个 D.整体式，串行，多个
北邮考研计算机组成原理专业课试卷2
研究生入学试卷二一.填空题（每小题3分，共18分）。
1．移码表示法主要用于表示A.___数的阶码E,以便于比较两个B.___的大小和C.___ 操作。
2. 双端口存储器和多模块交叉存储器属于A.___存储器结构.前者采用B.___技术， 后者采用C.___技术。
3. 堆栈是一种特殊的数据寻址方式，它采用A.___原理.按结构不同，分为B.___ 堆栈和C.___堆栈。
4. 流水CPU 中的主要问题是A.___相关,B.___相关和C.___相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。
5. 总线仲裁部件通过采用A.___策略或B.___策略，选择其中一个主设备作为总线 的下一次主方，接管C.___权。
6. 显示适配器作为CRT 和CPU 的接口，由A.___存储器，B.___控制器，ROM BIOS 三部分组成。
先进的C.___控制器具有D.____加速能力。
二．（10分）设[x]补=x 0.x 1x 2…x n , 求证：（1） x= －x 0+∑=n i 1x i 2-i (2) [x/2]补= x 0. x 0x 1x 2…x n三．(11分)假设有如下器件：2片74181ALU ，4片74LS374正沿触发8D 寄存器，2片74LS373透明锁存器，4片三态输出八缓冲器（74LS240），一片8×8直接补码阵列乘法器（MUL ）,其乘积近似取双倍字长中高8位值，一片8÷8直接补码阵列除法器（DIV ）,商为8位字长。
请设计一个8位字长的定点补码运算器，它既能实现补码四则算术运算，又能实现多种逻辑运算。
四．（10分）设存储器容量为32字，字长64位，模块数m = 4,分别用顺序方式和交叉方式进行组织.若存储周期T = 200ns ，数据总线宽度为64位，总线传送周期τ= 50ns, 问：顺序存储器和交叉存储器带宽各是多少？五．（10分）一种二地址RR 型，RS 型指令结构如下所示6位 4位 4位 1位 2位 16位 OP 源寄存器 目标寄存器 I X D （偏移量）其中源寄存器，目标寄存器都是通用寄存器，I 为间接寻址标志位，X 为寻址模式字段. D 为偏移量字段.通过I,X,D 的组合，可构成一个操作数的寻址方式，其有效地址E 的 算法及有关说明列于下表:寻址方式 I X 有效地址E 算法 说明(1) 0 00 E=D D 为偏移量(2)0 01 指令地址=(PC)+D PC 为程序计数器 (3) 0 10 E=(R x )+D R x 为变址寄存器(4) 1 11 E=(R) R为通用寄存器（5） 1 00 E=(D)(6) 0 11 E=(R)+D R b为基址寄存器b请写出表中6种寻址方式名称，并说明主存中操作数的位置。
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、对36位虚拟地址的页式虚拟存储系统，每页8KB，每个页表项为32位，页表的总容量为（）。
A.1MBB.4MBC.8MBD.32MB2、某C语言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列关于数组a的访问局部性的描述中，正确的是（）。
A.时间局部性和空间局部性皆有B.无时间局部性，有空间局部性C.有时间局部性，无空间局部性D.时间局部性和空间局部性皆无3、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V5、在C语言程序中，以下程序段最终的f值为（）。
Float f=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.56、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit 264MB/sB.20bit 254MB/sC.20bit 264MB/sD.32bit 254MB/s7、下列关于总线设计的叙述中，错误的是（）。
A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输率D.采用分离事务通信方式可提高总线利用率8、指令寄存器的位数取决（）。
A.存储器的容量B.指令字长C.机器字长人D.存储字长9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、下列操作中，不属于“中断隐指令”所完成的是（）。
北邮考研计算机组成原理专业课试卷4
研究生入学试卷三一.填空题（每小题3分，共18分）。
1.直接使用西文键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的A.___编码，汉字B.___,C. ___码等三种不同用途的编码。
2.多个用户共享主存时，系统应提供A.___。
通常采用的方法是B.___保护和C.___保护，并用硬件来实现。
3.多媒体CPU是带有A.___技术的处理器，它是一种B._______技术，特别适用于C.___处理。
4.衡量总线性能的重要指标是 A.___，它定义为总线本身所能达到的最高 B.___速率。
PCI总线的总线带宽可达C.___。
5.光盘是多媒体计算机不可缺少的外存设备。
按读写性质分，光盘有A.___,B. ___,C.___型三类光盘。
6.DMA技术的出现，使得A.___可以通过B.___直接访问C.___,同时，CPU可以继续执行程序。
二.（10分）设由S,E,M三个域组成的一个32位二进制字所表示的非零规格化数x,其表示为x = (-1)S×(1.M)×2E-128问：它所能表示的规格化的最大正数，最小正数，最大负数，最小负数是多少？三．（11分）。
设X=X×2Xe ,Y=Y m×2Yem(1)写出浮点数四则运算的基本公式；（2）画出浮点运算器的逻辑结构图，并简要说明。
四．（10分）CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns.求：（1）cache/主存系统的效率。
（2）平均访问时间。
五．（10分）一台处理机具有如下指令格式２位６位３位３位X OP 源寄存器目标寄存器地址格式表明有８位通用寄存器（长度１６位），X指定寻址模式，主存实际容量为２５６k 字。
（１）假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域OP=6位，请问地址码域应分配多少位？指令字长度应有多少位？（２）假设X=11时，指定的那个通用寄存器用做基值寄存器，请提出一个硬件设计规划，使得被指定的通用寄存器能访问1M主存空间中的每一个单元。
北邮计算机统考试题及答案
北邮计算机统考试题及答案1. 数据结构与算法1.1 简述栈和队列的定义及其主要特点。
栈是一种数据结构，遵循后进先出（LIFO）的原则。
其主要特点是只能在栈顶进行插入和删除操作。
栈的插入操作称为入栈（push），删除操作称为出栈（pop）。
例如，在程序执行中，函数调用和递归调用的栈帧可以通过栈的方式实现。
队列也是一种数据结构，遵循先进先出（FIFO）的原则。
它的主要特点是只能在队尾进行插入操作，在队头进行删除操作。
队列的插入操作称为入队（enqueue），删除操作称为出队（dequeue）。
例如，在操作系统的进程调度中，可以使用队列来实现进程的排队执行。
1.2 常见的排序算法有哪些？简单描述它们的实现原理。
常见的排序算法有冒泡排序、选择排序、插入排序、快速排序和归并排序。
冒泡排序是通过相邻元素的比较和交换来实现的，每次循环找出当前未排序部分的最大值，并将其放置在已排序部分的末尾。
选择排序通过在未排序部分选择最小（或最大）的元素，将其与未排序部分的第一个元素交换位置，实现逐渐将未排序部分的最小（或最大）元素放置到已排序部分的末尾。
插入排序通过将未排序部分的元素逐个插入到已排序部分的适当位置来实现排序。
可以将未排序部分的元素与已排序部分的元素逐个比较并移动，直到找到合适的位置。
快速排序通过选择一个基准元素，将数组分成两个子数组，其中一个子数组的所有元素都小于基准元素，另一个子数组的所有元素都大于基准元素。
然后递归地对两个子数组进行快速排序。
归并排序是将两个有序子数组合并成一个有序数组的过程。
通过不断地将数组进行二分，直到只剩下一个元素。
然后将两个只有一个元素的子数组进行合并，直到最终完成整个数组的排序。
1.3 列举几种常用的查找算法，并简述它们的实现原理。
常用的查找算法有线性查找、二分查找、哈希查找和二叉查找树。
线性查找是从列表的开头开始，逐个比较每个元素，直到找到目标元素或遍历完整个列表。
二分查找是在有序数组中通过比较目标值和数组中间元素的大小来实现的。
【北邮本科课件 计算机组成原理】(2009—2012年)全国计算机统考之计算机组成原理试题及解析
硕士研究生入学考试初试专业课资料计算机专业考研统考真题——计算机组成原理部分（2009-2012 年）2009年计算机统考——计算机组成原理部分 (2)2009年计算机统考——计算机组成原理部分解析 (7)2010年计算机统考——计算机组成原理部分 (12)2010年计算机统考——计算机组成原理部分解析 (18)2011年计算机统考——计算机组成原理部分 (23)2011年计算机统考——计算机组成原理部分解析 (28)2012年计算机统考——计算机组成原理部分 (31)2012年计算机统考——计算机组成原理部分解析 (37)2009年计算机统考——计算机组成原理部分一、单项选择题：每小题2 分。
11．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是。
A．指令操作码的译码结果B．指令和数据的寻址方式C．指令周期的不同阶段D．指令和数据所在的存储单元12．一个C 语言程序在一台32 位机器上运行。
程序中定义了三个变量x、y 和z，其中x 和z 为int 型，y 为short 型。
当x=127，y=-9 时，执行赋值语句z=x+y 后，x、y 和z 的值分别是。
A．x=0000007FH，y=FFF9H，z=00000076H B．x=0000007FH，y=FFF9H，z=FFFF0076H C．x=0000007FH，y=FFF7H，z=FFFF0076H D．x=0000007FH，y=FFF7H，z=00000076H13．浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且位数分别为5 位和7 位（均含2 位符号位）。
若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y 的最终结果是。
A．00111 1100010 B．00111 0100010C．01000 0010001 D．发生溢出14．某计算机的Cache 共有16 块，采用2 路组相联映射方式（即每组2 块）。
计算机组成原理模拟试卷和答案
北京语言大学网络教育学院《计算机组成原理》模拟试卷一注意：1、试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。
请监考老师负责监督。
2、请各位考生注意考试纪律，考试作弊全部成绩以零分计算。
3、本试卷满分100分，答题时间为90分钟。
4、本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。
一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1、八位微型计算机中乘除法大多数用（）实现。
[A]软件；[B]硬件；[C]固件；[D]专用片子；2、在机器数（）中，零的表示是唯一的。
[A]原码；[B]补码；[C]移码；[D]反码；3、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。
[A]23；[B]25；[C]50；[D]19；4、某机字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
[A]8M；[B]16MB；[C]16M；[D]8MB；5、采用虚拟存贮器的主要目的是（）。
[A] 提高主存贮器的存取速度；[B] 扩大主存贮器的存贮空间，并能进行自动管理和调度；[C] 提高外存贮器的存取速度；[D] 扩大外存贮器的存贮空间；6、算术右移指令执行的操作是（）。
[A] 符号位填0，并顺次右移1位，最低位移至进位标志位；[B] 符号位不变，并顺次右移1位，最低位移至进位标志位；[C] 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位；[D] 符号位填1，并顺次右移1位，最低位移至进位标志位；7、微程序控制器中，机器指令与微指令的关系是（）。
[A] 每一条机器指令由一条微指令来执行；[B] 每一条机器指令由一段用微指令编成的微程序来解释执行；[C] 一段机器指令组成的程序可由一条微指令来执行；[D] 一条微指令由若干条机器指令组成；8、CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量是（）。
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下述说法中正确的是（）。
I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
A.8MB.16MBC.16MD.8MB3、计算机中表示地址时，采用（）。
A.原码B.补码C.移码D.无符号数4、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）A.2-9B.2-8C.2-7D.2-65、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV7、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。
A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。
现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。
计算机专业基础综合计算机组成原理历年真题试卷汇编3_真题(含答案与解析)-交互
计算机专业基础综合（计算机组成原理）历年真题试卷汇编3(总分62, 做题时间90分钟)1. 单项选择题1.下列选项中，用于提高RAlD可靠性的措施有( )Ⅰ．磁盘镜像Ⅱ．条带化Ⅲ．奇偶校验Ⅳ．增加cache机制SSS_SINGLE_SELA 仅Ⅰ、ⅡB 仅Ⅰ、ⅢC 仅Ⅰ、Ⅲ和ⅣD 仅Ⅰ、Ⅲ和Ⅳ分值: 2答案:B2.某磁盘的转速为10000转／分，平均寻道时间是6ms，磁盘传输效率是20MB／s，磁盘控制器延迟为0．2ms，读取一个4KB的扇区所需的平均时间约为( )SSS_SINGLE_SELA 9msB 9．4msC 12msD 12．4ms分值: 2答案:B3.下列关于中断I／O方式和DMA方式比较的叙述中，错误的是( )SSS_SINGLE_SELA 中断I／O方式请求的是CPU处理时间，DMA方式请求的是总线使用权B 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后C 中断I／O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D 中断I／O方式适用于所有外部设备，DMA方式仅适用于快速外部设备分值: 2答案:D4.程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数减少到原来的70％，而CPI增加到原来的1．2倍，则P在M上的执行时间是( )。
SSS_SINGLE_SELA 8．4秒B 11．7秒C 14秒D 16．8秒分值: 2答案:D5.若x=103，y=－25，则下列表达式采用8位定点补码运算实现时，会发生溢出的是( )。
SSS_SINGLE_SELA x+yB －x+yC x－yD －x－y分值: 2答案:C6.float型数据通常用IEEE754单精度浮点格式表示，假定两个float型变量x 和y分别存放在32位寄存器f1和f2中，若(f1)=CC90 0000H，(f2)=B0C0 0000H，则x和y之间的关系为( )。
SSS_SINGLE_SELA x＜y且符号相同B x＜y且符号不同C x＞y且符号相同D x＞y且符号不同分值: 2答案:A7.某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是( )。
计算机组成原理试题集(含答案)
计算机组成原理试题一一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。
）1.若十进制数据为137.5则其八进制数为（B ）。
A、89.8B、211.4C、211.5D、1011111.1012.若x补=0.1101010，则x原=（A ）。
A、1.0010101B、1.0010110C、0.0010110D、0.11010103.若采用双符号位，则发生正溢的特征是：双符号位为（B）。
A、00B、01C、10D、114.原码乘法是（A ）。
A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。
A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址6.下列数中，最小的数是（A）。
A．(101001)2B．(52)８C．(2B)16D．457.下列数中，最大的数是（D）。
A．(101001)2B．(52)８C．(2B)16D．458.下列数中，最小的数是（D）。
A．（111111）2B．（72）８C．（2F）16D．509.已知：X=－0.0011，Y= -0.0101。
（X+Y）补= ( A)。
Ａ．１．１１００Ｂ．１．１０１０Ｃ．１．０１０１Ｄ．１．１０００10.一个512KB的存储器,地址线和数据线的总和是（C ）。
A．17 B．19C．27D．3611.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。
A．64K B．32KB C．32K D．16KB12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。
A.21B.17C.19D.2012.计算机内存储器可以采用（A）。
A.RAM和ROMB.只有ROMC.只有RAMD.RAM和SAM13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。
计算机组成原理考研试题(超详解)
全国硕士研究生计算机学科入学统一考试计算机组成原理试题分析一、选择题（每个题2分）12．下列选项中，能缩短程序执行时间的措施是I．提高CPU时钟频率II．优化数据通路结构III．对程序进行编译优化A．仅I和II B．仅I和III C．仅II和III D．I、II和III[答案] D[解析] 提高CPU时钟频率会使机器执行指令的运行速度更快，对程序进行编译优化可以有效地减少指令条数，优化数据通路结构可以改进某些指令的运行效率，3者都有利于缩短程序的执行时间。
13．假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。
若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是A．r1×r2 B．r2×r3 C．r1×r4 D．r2×r4[答案]B[解析]8位寄存器能保存的补码整数的范围是-128~+127，r1中的数值是-2，r2中的数值是-14，r3中的数值是-112，r4中的数值是-8，则4个运算会发生溢出的是r2×r3。
14．假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double 分别用IEEE 754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。
若在32位机器中执行下列关系表达式，则结果为“真”的是I．i == (int) (float) i II．f == (float) (int) fIII．f == (float) (double) f IV．(d+f) - d == fA．仅I和II B．仅I和III C．仅II和III D．仅III和IV[答案]B[解析] （II）运算会丢掉浮点数的小数部分，（IV）运算过程中可能有误差使其不相等，（I）和（III）则不存在问题。
15．假定用若干个2 K×4位的芯片组成一个8 K×8位的存储器，则地址0B1FH所在芯片的最小地址是A．0000H B．0600H C．0700H D．0800H[答案] D[解析] 一个8 k×8位的存储器可以由8片2k×4位的存储器芯片组成，则每2k存储空间的起始地址为0000H、0800H、1000H、1800H，因此0B1FH所在芯片的最小地址是0800H。
2017年最新计算机专业硕士研究生入学试题（组成原理）北京邮电大学硕士研究生入学考试试题
2017年最新计算机专业硕士研究生入学试题（组成原理）北京邮电大学硕士研究生入学考试试题北京邮电大学 97 年硕士研究生入学试题1．已知：[Y]补=Y0.Y1Y2…Y n求证：[-Y]补=Y0.Y1Y2…Y n+2-n证明：若 Y为正值则依定义有：Y=[Y]补=Y0.Y1Y2…Y n[-Y]补=2+[-Y]=2+（-Y0.Y1Y2…Y n）=2-Y0.Y1Y2…Y n=Y0.Y1Y2…Y n+2-n若 Y为负值则依定义有：Y=2-[Y]补=2-Y0.Y1Y2…Y n[-Y]补=Y=2-Y0.Y1Y2…Y n=Y0.Y1Y2…Y n+2-n所以命题成立。
2．已知：X= - 0.1011*2-010Y= + 0.1101*2-011用变形补码求 X-Y=？依题意： [M X]补 = 11.0101 [E X]补 = 11.110[M Y]补 = 00.1101 [E Y]补 = 11.101 解：（1）对阶ΔE = [E X]补- [E Y]补 = 11.110- 11.101=00.001>0[E(X-Y)]补 = [E Y]补+ΔE = 11.110[M Y]补' = 00.01101（2）尾数相减[M(X-Y)]补 = [M X]补- [M Y]补' =11.0101 -00.01101=10.11101（3）规格化[M(X-Y)]补' =11.011101 [E(X-Y)]补' =11.111 （4）0舍1入处理[M(X-Y)]补' =11.0111（5）判别溢出[E(X-Y)]补' =11.101 无溢出所以：X-Y= - 0.1001*2-0013. 某机CPU可提供16条地址线，8条数据线，1条控制线（R/W），R/W = 1表示读，R/W = 0表示写。
现用存储器总容量为8KB。
拟采用2K*4位的RAM芯片。
（1）画出CPU与RAM之间的连接图。
北邮考研计算机组成原理专业课试卷15
研究生入学试卷十五一．填空题（每题3分，共18分）1.{(26)16U(63)16}⊕(135)8的值为A.___。
2.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。
3. 块寻址方式常用于A.___,以实现外存或外设同主存之间的B.___,在主存中还可用于C.___。
4. 流水线处理器是指A.___类型的机器，运算部件也可实现B.___其实质是C.___处理以提高机器速度。
5. 分布式仲裁不需要A.___,每个功能模块都有自己的B.___,通过分配C.___,仲裁号,每个仲裁器将仲裁总线得到的号与自己的仲裁号进行比较,从而获得总线控制权。
6. 中断处理过程可以A.___进行,B.___的设备可以中断C.___的中断服务程序。
二.（11分）设有两个浮点数x=2Ex×Sx,y=2Ey×S y,，E X=(-10)2,，S x=(+0.1001)2,E y=(+10)2, S y=(+0.1011)2, 若尾数4位，阶码2位，阶符1位，求x+y=? 并写出运算步骤及结果。
三．（10分）根据表A15.1，一位全加器（FA）的逻辑表达式可用“与或非”形式写出：S i = A i B i C i+A i B i C i+ A i B i C i+A i B i C i(1)__ __ __ __ __C i+1 =A i B i+A i C i+B i C i(2)用此表达式设计的一位全加器构成加法器有什么问题？请改进设计，以便缩短加法器进位时间。
并画出加法器逻辑图(2位)。
A iB iC i S i C i+10 0 0 0 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 1 00 10 1 0 0 1 10 0 10 11 1表A15.1四．（10分）CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns.求：（1）cache/主存系统的效率（2）平均访问时间五．（10分）现在要设计一个新处理机，但机器字长尚悬而未决，有两种方案等待选择：一种是指令字长16位，另一种指令字长24位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
研究生入学试卷三
一.填空题(每小题3分,共18分。
1.直接使用西文键盘输入汉字,进行处理,并显示打印汉字,是一项重大成就。
为此要解决汉字的A.___编码,汉字B.___,C. ___码等三种不同用途的编码。
2.多个用户共享主存时,系统应提供A.___。
通常采用的方法是B.___保护和
C.___保护,并用硬件来实现。
3.多媒体CPU是带有A.___技术的处理器,它是一种B._______技术,特别适用
于C.___
处理。
4.衡量总线性能的重要指标是 A.___,它定义为总线本身所能达到的最高 B.___速率。
PCI总线的总线带宽可达C.___。
5.光盘是多媒体计算机不可缺少的外存设备。
按读写性质分,光盘有A.___,B. ___,
C.___型三类光盘。
6.DMA技术的出现,使得A.___可以通过B.___直接访问C.___,同时,CPU可以继续
执行程序。
二.(10分设由S,E,M三个域组成的一个32位二进制字所表示的非零规格化数x,其表示为x = (-1S×(1.M×2E-128
问:它所能表示的规格化的最大正数,最小正数,最大负数,最小负数是多少?
三.(11分。
设X=X
×2Xe ,Y=Y m×2Ye
m
(1写出浮点数四则运算的基本公式;
(2画出浮点运算器的逻辑结构图,并简要说明。
四.(10分CPU执行一段程序时,cache完成存取的次数为1900次,主存完成存取的次数为100次,已知cache存取周期为50ns,主存存取周期为250ns.
求:(1cache/主存系统的效率。
(2平均访问时间。
五.(10分一台处理机具有如下指令格式
2位6位3位3位
X OP 源寄存器目标寄存器地址
格式表明有8位通用寄存器(长度16位,X指定寻址模式,主存实际容量为256k 字。
(1假设不用通用寄存器也能直接访问主存中的每一个单元,并假设操作码域OP=6
位,请问地址码域应分配多少位?指令字长度应有多少位?
(2假设X=11时,指定的那个通用寄存器用做基值寄存器,请提出一个硬件设计规
划,使得被指定的通用寄存器能访问1M主存空间中的每一个单元。
六.(11分图A3.1所示为双总线结构机器的数据通路,IR为指令寄存器,PC为程序计数器(具有自增功能,M为主存(受R/W信号控制,AR为主存地址寄存器,DR为数据缓冲寄存器。
ALU由加减控制信号决定完成何种操作。
控制信号G控制的是
一个门电路。
另外,线上标注有控制信号,例如Yi表示Y寄存器的输入控制信
号,R1o示寄存器R1的输
出控制信号。
未标注的线为直通线,不受控制。
现有“ADD R2, R0”指令完成(R0 + (R2 →R0的功能操作。
请画出该指令的指令周期流程图,并列出相应的微命令控制信号序列。
假设该指令的地址已放入PC中。
图A3.1
七.(10分总线的一次信息传送过程大致分哪几个阶段?若采用同步定时协议,请画出读数据的同步时序图。
八.(10分刷新存储器(简称刷存的重要性能指标是它的带宽。
实际工作中,显示适
配器的几个功能部分要争取刷存的带宽。
假设总带宽50%用于刷新屏幕,保留50%带宽用于其他非刷新功能。
(1若显示工作方式采用分辨率为1024×768,颜色深度为3B,刷新频率为72HZ,计算刷
存总带宽应为多少?
( 2 为达到这样高的刷存带宽,应采取何种技术措施?
九.(10分请在下表中第二列、第三列填写简要文字对CISC和RISC的主要特征进行对
比。
比较内容CISC RISC
(1指令系统
(2指令数目
(3指令格式
(4寻址方式
(5指令字长
(6可访存指令
(7各种指令使用频率
(8各种指令执行时间
(9优化编译实现
(10程序源代码长度
(11控制器实现方式
(12软件系统开发时间
研究生入学试卷三答案
一. 填空题
1. A.输入 B.内码 C.字模
2.A.存储保护 B.存储区域 C.访问方式
3.A.MMX B.多媒体扩展结构 C.图象数据
4.A.总线带宽 B.传输 C.264MB/S
5.A.只读 B.一次 C.重写
6.A.外围设备 B.DMA控制器 C.内存
二. 解:(1最大正数
0 11 111 111 111 111 111 111 111 111 111 11 X = [1+(1-2-23]×2127
(2最小正数
0 00 000 000 000 000 000 000 000 000 000 00 X=1.0×2-128
(3最小负数
1111 111 11 111 111 111 111 111 111 111 11
X== -[1+(1-2-23]×2127
(4最大负数
100 000 000 000 000 000 000 000 000 000 00
X=-1.0×2-128
三.解:(1浮点数四则运算基本公式:
加法:X+Y= (X m 2Xe-Ye + Y m×2Ye (X e≤Y e
减法:X-Y= (X m 2Xe-Ye- Y m×2Ye (X e≤Y e
乘法:X×Y= (X m×Y m ×2Xe+ Ye
除法:X÷Y=(X m÷Y m ×2Xe-Ye
(2浮点运算器的逻辑结构图如图A3.2所示。
图A3.2为浮点运算器的结构图。
输入数据总线
图A3.2
该运算器由两个相对独立的定点运算器组成。
阶码部件只进行加、减操作,实现对阶(求阶差和阶码加减法操作(E1±E2。
尾数部分可进行加、减、乘、除运算,并与阶码部件协同完成对阶和规格化等功能。
尾数的加、减由加法器完成,尾数乘除由高速乘除部件完成。
寄存器M1,M2,M和积商寄存器本身具有移位功能,以便完成对阶和规格化等操作。
四.解:(1命中率H = Nc / (Nc + Nm = 1900 / (1900 + 100 = 0.95
主存慢于cache的倍率r = tm / tc = 250ns / 50ns = 5
访问效率 e = 1 / [r+(1-rH] = 1 / [5+(1-5]×0.95 = 83.3%
(2平均访问时间ta = tc / e = 50ns / 0.833 = 60 ns
五.解:(1因为218=256K,所以地址码域=18位, 操作码域=6位
指令长度=18 + 3 + 3 + 6 + 2 = 32位
(2此时指定的通用寄存器用作基值寄存器(16位,但16位长度不足以覆
盖1M字地址空间,为此将通用寄存器左移,4位低位补0形成20位基地址。
然后与指令字形式地址相加得有效地址,可访问主存1M地址空间中任何单元。
六.解:ADD指令是加法指令,参与运算的二数放在R0和R2中,相加结果放在R0中。
指令周期流程图图A3.3包括取指令阶段和执行指令阶段两部分。
每一方框表示一个CPU周期。
其中框内表示数据传送路径,框外列出微操作控制信号。
o,G
取
R/W=1
o,G
2o,G
0o,G
,G
七.解:总线的一次信息传送过程,大致分为如下五个阶段:请求指令,总线仲裁,寻址
(目的地址,信息传送,状态返回(或错误报告。
在同步定时协议中,事件出现在总线上的时刻由总线时钟信号来确定。
如图
A3.4所示,总线周期从t0开始到t3结束。
在t0时刻,由CPU产生设备地址放在地址总线上,同时经控制线指出操作的性质(如读内存或读I/O设备。
有关设备接到地址码和控制信号后,在t1时刻,按CPU要求把数据放到数据总线上,然后,CPU在时刻t2进行数据选通,将数据接收到自己的寄存器。
此后,经过一段恢复时间,到t3时刻,总线周期
结束,可以开始另一个新的数据传送。
图A3.4
八.解:(1因为刷新所需带宽=分辨率×每个像素点颜色深度×刷新速率
所以1024×768×3B×72/S = 165888 KB/S = 162 MB/S
刷新总带宽应为162MB/S × 100/50 = 324MB/S
(2为达到这样高的刷存带宽,可采取如下技术措施:
使用高速DRAM芯片组成刷存
刷存采用多体交叉结构
刷存至显示控制器的内部总线宽度由32位提高到64位,甚至128位
刷存采用双端口存储器,将刷新端口与更新端口分开。
九.解:
比较内容CISC RISC
⑴指令系统复杂、庞大简单、精简
⑵指令数目一般大于200 一般小于100
⑶指令格式一般大于4 一般小于4
⑷寻址方式一般大于4 一般小于4
⑸指令字长不固定等长
⑹可访存指令不加限制只有LOAD/STORE指令
⑺各种指令使用频率相差很大相差不大
⑻各种指令执行时间相差很大绝大多数在一个周期内完成
⑼优化编译实现很难较容易
⑽程序源代码长度较短较长
⑾控制器实现方式绝大多数为微程序控制绝大多数为硬布线控制⑿软件系统开发时间较短较长。