第四章存储系统-4.4
微型计算机系统原理及应用 第4章 半导体存储器
17
4.3 半导体只读存储器(ROM)
4.3.1 掩膜式只读存储器ROM ROM制造厂家按用户提供的数据,在芯片制造时
写定。用户无法修改。
18
4.3.2 可编程的只读存储器PROM 只能写入一次。
19
4.3.3 可编程、可擦除的只读存储器EPROM
1. 紫外线擦除的EPROM 进行照射10~20min,擦除原存信息,成为全1状态。
8
2.静态RAM的结构 将多个存储单元按一定方式排列起来,就组成了一个静 态RAM存储器。
9
典型的SRAM 6116:2KB,A0~A10,D0~D7形成 128*16*8(每8列组成看作一个整体操作)的阵列
片选CS# 输出允许 OE#
读写控制 WE#
10
典型的SRAM芯片6264 (8KB)
29
存储器芯片的选用
RAM、ROM区别:
–ROM:ROM用来存放程序,为调试方便,多采用EPROM
–RAM:存储器容量不大,功耗较小时,可采用静态RAM;
系统较大,存储器容量很大,功能和价格成为主要矛盾, 要选择动态RAM,这时要考虑刷新问题。
组成存储器模块时,需要考虑的因素主要有:容
量、速度、负载等:
14
2. 双端口RAM举例
CY7C130/131/140/141 1K*8bit高速双端口SRAM A0~A9:地址线 I/O0~I/O7:数据线 CE#:片选 OE#:输出允许线 R/W#:读写控制 BUSY#: INT#:
15
存储器的基本组成 半导体存储器的内部结构为例
译码电路: 重合译码方式 存储体:核心。一个 基本存储电路可存入 一个二进制数码
A12 A7 A6 A5 A4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 Vcc WE CS 2 A8 A9 A 11 OE A 10 CS 1 D7 D6 D5 D4 D3
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统(一)4.1 存储系统层次结构随堂测验1、哈弗结构(Harvard Architecture)是指()(单选)A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元,很快会再次被访问,这种局部性是()(单选)A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是()(多选)A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是()(多选)A、由于技术与工作原理不同,CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是()(多选)A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位,数据存储按整数边界对齐,关于short 变量j 在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位,数据存储按整数边界对齐,关于char 变量j 在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中,正确的是()(此题为多选题)A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中,而数据的高位,保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中,而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时,其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时,其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是()(此题为多选题)A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址,数据按整数边界存放,可通过设置使其采用小端方式或大端方式,有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H,无论采用大端还是小段方式,在内存单元FFFF C001H,一定不会存放的数是()(此题为多选题)A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位,其存储器容量为64KB,按字编址时,其寻址范围是()(单选)A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片,其数据线和地址线之和为()(单选)A、48B、46C、36D、39。
第4章 S7-200系列的PLC构成
要参考依据。S7-200的CPU 22X系列的主要技术性能指标见表4.1所示。 6.主机电源 S7-200系列的CPU单元有一个内部电源,它为CPU模块、扩展模块 和24V DC用户供电。
4.1 S7-200 系列PLC系统结构
第4章 S7-200系列的PLC构成
内容提要
本章主要以西门子公司生产的S7-200系列小型PLC为例,对PLC系统 的硬件及内部资源做一介绍。
学习要求
了解S7-200系列PLC发展概述。
掌握S7-200 PLC的硬件系统。 熟悉S7-200 PLC编程元件及编程知识。 重点掌握编程软元器件、编址方法和数据格式。
4.3 S7-200 CPU存储器区域的寻址方式
4.3.2 CPU存储区域的直接寻址
1.位寻址方式 位寻址是指明存储器或寄存器的元件名称、字节地址和位号的一种直接寻址方式
图4.9 CPU存储器中位数据表示方法和位寻址方式
4.3 S7-200 CPU存储器区域的寻址方式
4.3.2 CPU存储区域的直接寻址
基本数据类型 十进制表示 双字 D(32 位) BOOL(1 位) 实数(32 位) 0~4294967295 0~1 1038 ~1038 (IEEE32 浮点数) 十六进制表示 0~FFFFFFFF DINT (32 位)
无符号整数表示范围 基本数据类型 十六进制表示 0~FF 0~FFFF 字节 B (8 位) 只用于 SHRB 指令 INT (16 位)
4.3.2 CPU存储区域的直接寻址
在指令中直接使用存储器或寄存器的元件名称、地址编号 来查找数据,这种寻址方式称为直接寻址
第4章4-5节基本分页、分段存储管理方式
页号
计算公式:物理地址 块号 页面大小+块内地址 块号*页面大小 计算公式:物理地址=块号 页面大小 块内地址
0 1
块 号 2 4 6 7
逻辑地址3500:
页号:3500/1024=3 对应物理块号:7 页内地址:428
2 3
故物理地址为: 7*1024+428=7596
逻辑地址4500:
页号:4500/1024=4
第四章 存 储 器 管 理
问题:
在分页系统中,内存的利用率是不是就 可以达到100%了? 由于进程的最后一页经常装不满一块 而形成了不可利用的碎片,称之为“页内 页内 碎片”。 碎片
第四章 存 储 器 管 理
2) 页面大小 在分页系统中的页面其大小应适中: 页面 太小 太大 页面数 分配时间 多 少 长 短 内存碎片 减小 变大 内存利 用率 高 低
n
1742 外部页表
1023 0 1 2 第n页页表 1468
图 4-4 两级页表结构 1023
… … … 内存空间
114 1151468第四章 存 Nhomakorabea 器 管 理
(2)地址变换机构
外部页号 P1 外部页内地址 页内地址 P2 d
逻辑地址
外部页表寄存器
+
… 外部页表
+
… 页表
b d 物理地址
图 4-5 具有两级页表的地址变换机构
第四章 存 储 器 管 理
4.4.2 地址变换机构
假设页面大小为1K 假设页面大小为
1. 基本的地址变换机构
越界中断 逻辑地址 3100 页表寄存器
页表始址 页表长度
≥
页号 3
页内地址 28
块号 页号 0 1 2 3 … 页表 物理地址 9244 1 3 4 9
第四章内存及其与CPU连接
选中存储芯片,即进行片选;然后再从选中
旳芯片中根据地址码选择出相应旳存储单元,
以进行数据存取,这称为字选。
• 1、线选译码法
线选法就是用除了片内寻址外旳高位地址线直接(或经反 相器)接至各个存储芯片旳片选端,当某条地址线信息为“0” 时,就选中与之相应旳存储芯片。
2、全译码法
全译码法是用除了片内寻址外旳全部高位地址线作 为地址译码器旳输入,把经过译码器译码后旳输出作 为各芯片旳片选信号,将它们分别接到存储芯片旳片 选端,以实现对存储芯片旳选择。
芯片 RAM1
RAM芯片组地址范围
A15 A14 A13 A12 A11 A10
其可存储二进制位旳数量为2x×y。 • 3)控制信号:
CS*:片选信号 OE*:输出允许信号 ME*:写入允许信号
• 存储芯片内部由存储矩阵、地址译码电路和 读/写控制电路等构成。
• 1、存储矩阵
存储矩阵是存储单元旳集合,一种存储 单元能够存储一位或多位二进制数数据。所 以,能够把存储器芯片分为位片构造和字片 构造两种类型。
• 2、地址译码电路
• 译码器将地址锁存器输入旳地址码转换 成译码器输出线上相应旳有效电平,表达选 中了某一存储单元,并由驱动器提供驱动电 流去驱动相应旳读/写电路,完毕被选中单 元旳读/写操作。
• 译码驱动方式分为 一维地址译码和二维 地址译码两种。
• 3、读/写控制电路
控制逻辑接受CPU送来旳开启、读、写等命令, 经控制电路处理后,由控制逻辑产生一组时序信号来 控制存储器旳读出和写入操作。
缓存 主存 辅存 图1 微型计算机存储器旳三级构造
• 高速缓冲存储器(Cache):主要由双极 型半导体存储器构成,速度快。为了弥 合主存和CPU旳速度上旳较大差别而设置。 存储正在执行旳程序和数据,速度与CPU 相匹配。有片内片外之分。
计算机组成原理—习题解答(第四章)
第四章题解计算机组成原理习题解答第四章4.2❒4.2在存储系统的层次结构中,设计高速缓冲存储器和虚拟存储器的目的各是什么?对这两个存储层次的管理有何异同点?❒题解:1、设计cache的目的是为了提高存储器的访问速度。
Cache层使得CPU在对存储器进行访问时,速度可以接近Cache的速度,容量可以达到主存的容量。
设计虚存的目的是为了提高存储器的容量。
虚拟存储技术使得用户在使用存储器时,感觉可用容量接近于辅存的容量,而访问速度上接近于主存。
综合上述两个存储层次的作用,从整个存储系统来看,就达到了速度快、容量大、位价低的优化效果。
2、两个存储层次管理的异同点:两个层次的功能均由系统自动实现,对用户来讲都是透明的。
第四章4.2两个存储层次均以信息块作为基本信息的传送单位,Cache存储器每次传送的信息块是定长的,只有几十字节,而虚拟存储器信息块划分方案很多,有页、段等等,长度均在几百~几百K 字节左右。
主存Cache 存储体系中CPU与Cache和主存都建立了直接访问的通道。
一旦不命中时,CPU 就直接访问主存并同时向Cache调度信息块。
而辅助存储器与CPU之间没有直接通路,一旦在主存不命中时,只能从辅存调块到主存。
Cache 存储器存取信息的过程、地址变换和替换策略全部用硬件实现,对程序员均是透明的。
而主存-辅存层次的虚拟存储器基本上是由操作系统的存储管理软件并辅助一些硬件来进行信息块的划分和主存-辅存之间的调度,所以对设计存储管理软件的系统程序员来说,它是不透明的,而对应用程序员,因为虚拟存储路提供了庞大的逻辑空间可以任意使用,是透明的。
第四章4.4❒4.4 图4-3中,如果检索寄存器的值为“**** 1011 **** ****”,屏蔽寄存器的值是什么?检索完成后,匹配寄存器中的值又是什么?❒题解:❒屏蔽寄存器的值是:0000 1111 0000 0000;完成检索后匹配寄存器的值为:01000…第四章4.74.7 将数据Cache和指令Cache分开有什么好处?答:将数据Cache和指令Cache分开有如下好处:1)可支持超前控制和流水线控制,有利于这类控制方式下指令预取操作的完成;2)指令Cache可用ROM实现,以提高指令存取的可靠性;3)数据Cache对不同数据类型的支持更为灵活,既可支持整数(例32位),也可支持浮点数据(如64位)。
第4章 存储器管理_习题
第4章存储器管理4.4自测题4.4.1基本题一.判断题(正确的在括号中记√,错误的记×)1.为了减少内部碎片,页应偏小为好。
( )2.为了减少缺页中断率,页应该小一些。
( )3.为提高对换空间的利用率,一般对其使用离散的分配方式。
( )4.用户程序中出错处理部分不必常驻内存。
( )5.使用预分页的原因是每个进程在最初运行时需要一定数量的页面。
( )6.可变分区法可以比较有效地消除外部碎片,但不能消除内部碎片。
()7.分页存储管理方案易于实现用户使用内存空间的动态扩充。
( )8.LRU页面调度算法总是选择在主存驻留时间最长的页面被淘汰。
( )9.最佳适应算法比首次适应算法具有更好的内存利用率。
( )10.请求分段存储管理中,分段的尺寸要受主存空间的限制。
( )二.单项选择题,在每小题的四个备选答案中选出一个正确答案,并将其代码写在题干后面的括号内。
不选、错选或多选者该题无分。
1.在可变式分区管理中,最佳适应算法是将空白区在空白区表中按______次序排列。
A.地址递增B.地址递减C.容量递增D.容量递减2.动态重定位技术依赖于_______.A.重定位装入程序B.重定位寄存器C.地址机构D.目标程序3.请求分页存储管理方案的主要特点是__________。
A.不要求将作业装入内存B.不要求将作业全部装入内存C.不要求使用联想存储器D.不要求缺页中断的处理4.在存储管理方案中,___________可与覆盖技术配合。
A.页式管理B.段式管理C.段页式管理D.可变分区管理5.一个计算机系统虚存的最大容量是由__________决定的。
A.主存的容量B.辅存的容量C.主存容量+辅存容量D.计算机的地址机构6.在存储管理中,采用覆盖与交换技术的目的是_________。
A.节省主存空间B.物理上扩充主存容量C.提高CPU效率D.实现主存共享7.在可变式分区分配方案中,只需要进行一次比较就可以判定是否满足作业对主存空间要求的是______。
精品文档-计算机系统结构(第五版)(李学干)-第4章
第4章 存储体系
图 4 - 7 采用页式存储后D道程序仍可装入
第4章 存储体系
假设系统内最多可在主存中容纳N道程序,对每道程序都 将有一个页表。
图4 - 8 示意出页式管理的定位映像机构及其虚、实地址
第4章 存储体系
图 4 - 8 页式管理的定位映像机构及其虚、实地址的变换过程
第4章 存储体系
第4章 存储体系
论点2 分配给某道程序的容量S1的增大也只是在开始时对 H
图4 - 24 的实线反映了用堆栈型替换算法时H与S1的关系。 如果采用FIFO算法替换,由于它不是堆栈型算法,随着S1 的增大,H总的趋势也是上升的,但是从某个局部看,可能会 有下降,如图4-24中虚线所示。这种现象同样会体现在Sp、S1 与H的关系上。
第4章 存储体系
2. 段式存储中各段装入主存的起点是随意的,段表中的地址 字段很长,必须能表示出主存中任意一个绝对地址,加上各段 长度也是随意的,段长字段也很长,这既增加了辅助硬件开销, 降低了查表速度,也使主存管理麻烦。 例如,主存中已有A、B、C三个程序,其大小和位置如图4 - 7所示,现有一长度为12 KB的D道程序想要调入。
3. 参看图4 - 19,在页式虚拟存储器中每当用户用虚地址访 问主存时,都必须查找内页表, 将多用户虚地址变换成主存 的实地址①、②。
第4章 存储体系
图 4 - 19 页式虚拟存储器工作的全过程
第4章 存储体系
4.2.3 1. 对页面失效的处理是设计好页式虚拟存储器的关键之一。 2. 要想使虚拟存储器的等效访问速度提高到接近于主存的访
内容时,总希望它已在速度最快的M1中,这就要求未来被访问 信息的地址能预知,这对存储体系的构成是非常关键的。
第4章 存储体系
分页与分段存储管理
分页与分段存储管理
4.4 基本分段存储管理方式
4.4.1 分段存储管理方式的引入
分页与分段存储管理
引入分段存储管理方式, 主要是为了满足用户和程序员
1)
2) 信息共享
3) 信息保护
4)
5) 动态链接
分页与分段存储管理
4.4.2 分段系统的基本原理
1. 分段
分页与分段存储管理
0
作业空间 (MAIN)=0 段表
内存空间
0
3 0K 0 2 0K 0 1 5K 0
段号 段长 基址 (X)=1 0 1 2 (S)=3 3 3 0K 2 0K 4 0K 8 0K
(MAIN)=0 3 0K (X)=1 2 0K (D)=2 1 5K (S)=3 1 0K
4 0K
8 0K
(D)=2
1 5K 1 20 K 1 0K 1 50 K
分页与分段存储管理
第四章 存储器管理
4.1 程序的装入和链接
4.2 连续分配方式
4.3 基本分页存储管理方式
4.4 基本分段存储管理方式
上节回顾
1. 四种内存连续分配方式: 单一连续分配:
分页与分段存储管理
固定分区分配:
动态分区分配:FF、CF、BF分配算法 动态重定位分区分配:重定位寄存器 2. 基本分页 页与物理块 地址结构
分页与分段存储管理
4.3 基本分页存储管理方式
分页存储管理,是将一个进程的逻辑地址空间分成若干个大小 相等的片,称为页面或页,并为各页加以编号,从0开始,如 第0页、第1页等。 相应地,也把内存空间分成与页面相同大小的若干个存储块, 称为(物理)块或页框(frame), 也同样为它们加以编号,如0#块、 1 # 块等等。在为进程分配内存时,以块为单位将进程中的若 干个页分别装入到多个可以不相邻接的物理块中。
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问: 主机存储容量为4GB,按字节寻址,其地址线 位数应为多少位?数据线位数多少位? 按字寻址(16位为一个字),则地址线和数据线 各是多少根呢?
12
数据在主存中的存放
设存储字长为64位(8个字节),即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线(单向) 数据线(双向) 芯片容量
D0
…… D 7
22
(2) 重合法(1K*1位重合法存储器芯片)
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
精品课件-微型计算机原理及应用(第二版)-第4章
第4章 存储系统
图4.2 6264全地址译码器
第4章 存储系统
图4.3 另一种译码电路
第4章 存储系统
2) 部分地址译码 部分地址译码就是只用部分地址线译码控制片选来决定 存储器地址。一种部分地址译码的连接电路原理图如图4.4 所示。
第4章 存储系统
图4.4 6264部分地址译码连接
第4章 存储系统
第4章 存储系统
2) 金属氧化物(MOS)RAM 用MOS器件构成的RAM又可分为静态读写存储器(SRAM)和 动态读写存储器(DRAM)。当前的微型计算机中均采用这种类 型的金属氧化物(MOS)RAM。 静态RAM的主要特点是,其存取时间为几到几百纳秒 (ns),集成度比较高。目前经常使用的静态存储器每片的容 量为几十字节到几十兆字节。SRAM的功耗比双极型RAM低, 价格也比较便宜。
第4章 存储系统
CS1、CS2为两条片选信号引线。当两个片选信号同时有 效时,即 C=S01、CS2=1时,才能选中该芯片。不同类型的芯 片,其片选信号多少不一,但要选中芯片,只有使芯片上所有 片选信号同时有效才行。一台微型计算机的内存空间要比一块 芯片的容量大。在使用中,通过对高位地址信号和控制信号的 译码产生(或形成)片选信号,把芯片的存储容量放在设计者所 希望的内存空间上。简言之,就是利用片选信号将芯片放在所 需要的地址范围上。这一点,在下面的叙述中将会看到。
第4章 存储系统
2.存取时间 存取时间就是存取芯片中某一个单元的数据所需要的时 间。 当拿到一块存储器芯片的时候,可以从其手册上得到它的存 取时间。CPU在读写RAM时,它所提供给RAM芯片的读写时间 必须比RAM芯片所要求的存取时间长。如果不能满足这一点, 微型机则无法正常工作。 3.可靠性 微型计算机要正确地运行,必然要求存储器系统具有很 高的可靠性。内存的任何错误都足以使计算机无法工作。而 存储器的可靠性直接与构成它的芯片有关。目前所用的半导 体存储器芯片的平均故障间隔时间(MTBF)大概为5×106~ 1×108 h左右。
第四章 存储器管理(1-2)
物理地址空间
Load A data1
100
Load A 200
1100
Load A 1200
编译 连接
data1 3456 200 3456
地址映射
1200 3456 。 。
第四章 存 储 器 管 理
地址映射的方式
静态地址映射: 1)程序被装入内存时由操作系统的连接装入程序完成 程序的逻辑地址到内存地址的转换; 2)地址转换工作是在程序执行前由装入程序集中一次 完成。 假定程序装入内存的首地址为BR,程序地址为VR,内存 地址为MR,则地址映射按下式进行:MR=BR+VR
② 便于实现对目标模块的共享:将内存中的一个模块可 以连接到多个程序中。 ③ 要运行的程序都必须在装入时,全部连接调入内存。
第四章 存 储 器 管 理
3. 运行时动态链接(Run-time Dynamic Linking) 动态链接方式:将对某些模块的链接推迟到执行时才实施, 亦即,在执行过程中,当发现一个被调用模块尚未装 入内存时,立即由OS去找到该模块并将之装入内存, 把它链接到调用者模块上。特点如下: 特点:凡在执行过程中未被用到的目标模块,都不会被调 入内存和被链接到装入模块上,这样不仅可加快程序 的装入过程,而且可节省大量的内存空间。
硬件支持:在动态地址重定位机构中,有一个基地址寄存器BR和一 个程序地址寄存器VR,一个内存地址寄存器MR。
转换过程:MR=BR+VR
第四章 存 储 器 管 理
把程序装入起始地址为100的内存区
0 100
重定位寄存器 1000
…
MOV r1,[50]
0 1000 1100
… …
MOV r1பைடு நூலகம்[50]
存储器(15-16)新
– DRAM的特点是集成度高(存储容量大, DRAM的特点是集成度高 存储容量大, 的特点是集成度高( 可达1Gbit/片以上),功耗低 片以上),功耗低, 可达1Gbit/片以上),功耗低,但速度慢 10ns左右),需要刷新 左右),需要刷新。 (10ns左右),需要刷新。 – DRAM在微机中应用非常广泛,如微机 DRAM在微机中应用非常广泛 在微机中应用非常广泛, 中的内存条(主存)、 )、显卡上的显示存 中的内存条(主存)、显卡上的显示存 储器几乎都是用DRAM制造的 制造的。 储器几乎都是用DRAM制造的。
6264外部引线图 6264外部引线图 逻辑符号:
6264
D7-D0 A12-A0 OE WE CS1 CS2
16
6264芯片的主要引线 6264芯片的主要引线
地址线: 地址线: 数据线: 数据线: A0~A12 D 0~ D 7 WE CS1、CS2
输出允许信号:OE 输出允许信号: 写允许信号: 写允许信号: 选片信号: 选片信号:
第4章 存储系统
1
本章主要内容
微型机的存储系统、分类及其特点 半导体存储芯片的外部特性及其与系统 的连接 存储器扩展技术 高速缓存
2
4.1
概 述
两大类——内存 两大类——内存、外存 内存、
内存——存放当前运行的程序和数据 内存——存放当前运行的程序和数据。 存放当前运行的程序和数据。
– 特点:快,容量小,随机存取,CPU可直接访问。 特点: 容量小,随机存取,CPU可直接访问 可直接访问。 – 通常由半导体存储器构成 通常由半导体存储器 半导体存储器构成 – RAM、ROM RAM、
21
1 动态RAM存储电路 动态RAM存储电路
由一只MOS 管 和一个电容C 组成, 由一只 MOS管 T和一个电容 C 组成 , 靠 C 存储 电荷来存储数据。 电荷来存储数据。
第4章存储系统
教学内容安排•第一章绪论•第二章数码系统•第三章运算方法和运算器•第四章存储系统•第五章指令系统•第六章中央处理器•第七章输入输出设备•第八章输入输出系统第四章存储系统• 4.1 计算机内存的分类• 4.2 计算机外存的分类• 4.3 主存储器的扩充• 4.4 主存储器的组织• 4.5 主存储器的性能教学重点和难点•计算机内存的分类•主存储器的扩充•主存储器的组织•概述–存储器是计算机系统的重要组成部分,有主存储器和辅助存储器之分。
–主存储器,又可称作内存储器。
–辅助存储器,又可称作外存储器。
–中央处理器与主存储器之间关系非常密切第四章存储系统4.1计算机内存的分类第四章存储系统 4.1计算机内存的分类•根据不同特点进行分类–按材料划分•半导体存储器。
•磁芯存储器。
–按功能划分•RAM(Random Access Memory)——随机读取存储器。
•ROM(Read Only Memory)——只读存储器。
–按存储器中信息的可保存性划分•永久性存储器。
•非永久性存储器。
第四章存储系统 4.1计算机内存的分类•半导体读写存储器–按存储元的结构划分•静态随机读取存储器SRAM(Static RAM)。
–优点:不需要刷新,简化了外部电路。
–缺点:包含管子数目多,功耗较大。
•动态随机读取存储器DRAM(Dynamic RAM)。
–优点:集成度高,功耗低,适于构成大容量的存储器。
–缺点:需增加刷新电路。
第四章存储系统 4.1计算机内存的分类•半导体只读存储器–掩模式只读存储器ROM•优点:结构简单,可靠性高。
•缺点:灵活性差,不允许使用者做任何修改。
–可编程只读存储器PROM(Programmable ROM)•特点:只能一次写入。
–可擦除可编程只读存储器EPROM(Erasable PROM)•优点:可多次写入(但每次写入前需用紫外线擦除设备擦除)。
•缺点:不能对个别存储元单独擦除和重写,需配套的擦除设备。
《计算机组成原理》课程复习大纲
《计算机组成原理》课程考试复习大纲一、考试要求本课程是一门专业课,要求学生在学完本课程后,能够牢固掌握本课程的基本知识,并具有应用所学知识说明和处理实际问题的能力。
据此,本课程的考试着重基本知识考查和应用能力考查两个方面,包括识记、理解、应用三个层次。
各层次含义如下:识记:指学习后应当记住的内容,包括概念、原则、方法的含义等。
这是最低层次的要求。
理解:指在识记的基础上,全面把握基本概念、基本原则、基本方法,并能表达其基本内容和基本原理,能够分析和说明相关问题的区别与联系。
这是较高层次的要求。
应用:指能够用学习过的知识分析、计算和处理涉及一两个知识点或多个知识点的会计问题,包括简单应用和综合应用。
二、考试方式闭卷笔试,时间120分钟三、考试题型●选择题:15%●填空题:30%●应用题:25%●计算题:30%四、考核的内容和要求(基本要求、重点、难点)1.第一章概述1.1 计算机的定义和特性:掌握1.2 计算机的发展历程:了解1.3 计算机的组成与结构:重点掌握1.4 计算机的分类与应用:一般了解2.第二章数据的表示2.1 数据、信息和媒体:了解概念2.2 数字化信息编码:了解概念2.3 数值数据的编码表示:熟练掌握各种进位制之间的等值转换;掌握定点与浮点表示的概念、方法和特点;熟练掌握原码、补码和反码的定义、表示方法和特点,尤其是补码;了解无符号数的表示;掌握浮点数的编码表示;掌握BCD码的作用和编码方法。
2.4 非数值数据的编码表示:了解2.5 二进制信息的计量单位:掌握2.6 数据校验码:掌握校验码的作用及奇偶校验码。
3.第三章运算器与运算方法3.1 基本组成:掌握3.2 算术与逻辑单元:掌握半加器与全加器的逻辑设计;串行进位与并行进位的特点。
3.3 定点加、减法运算:熟练掌握补码加、减法运算。
3.4 定点乘法运算:熟练掌握原码和补码的一位乘算法。
3.6 浮点运算:熟练掌握浮点加减法运算过程;了解浮点乘除法运算方法。
存储管理
第四章 存储管理
OS 作业1 (8 KB) 作业4 (24 KB) 作业5 (128 KB)
作业4 (24 KB)
作业6 (256 KB) 作业7 (256 KB)
888 KB
1024 KB (a) (b)
(c)
图 4.9 可再定位式分区分配的靠拢过程
第四章 存储管理
352 KB 有效地址 352 KB + 50 L 1,352 K + 9800 352 KB + 9800 浮动寄存器 -32 KB
第四章 存储管理
第四章
存储管理
4.1 4.2 4.3 4.4 4.5 4.6 存储管理的基本概念 早期的存储管理 分页存储管理 请求分页存储管理 分段存储管理 段页式存储管理
第四章 存储管理
4.1 存储管理的基本概念
存储管理的主要内容:
1. 2.
存储分配问题:研究存储共享和各种分配算法。 地址再定位问题:研究各种地址变换机构, 以及 静态和动态再定位方法。 存储保护问题:研究保护各类程序、 数据区的方 法。 存储扩充问题:主要研究虚拟存储器问题及其各种 调度算法。
实现了主存的共享,因而有助于多道程序设计,更 有效地利用了处理机和I/O设备,从而使系统的吞吐 量和作业周转时间得到了相应的改善。 相对于后面介绍的存储管理方式,本方案为实现分 区分配所使用的表格、占用的存储容量相对较少, 算法也相对简单。 实现存储保护的措施也比较简单。 多重分区分配方案能实现对子程序、 数据段的共享。
剩余容量 7KB 23KB 23KB 87KB 399KB 539 KB
可变式分区法
作业4 24 KB 作业5 128 KB 作业6 256 KB
第四章 存储管理
精品文档-计算机组成与系统结构(裘雪红)-第4章
第4章 存 储 系 统
45
刷新操作的具体形式有如下两种: ① 只用 RAS 刷新。图4.16描述的就是这种操作形式。
② CAS 在 RAS 有效前进行刷新。在 RAS 有效前使 CAS 有效,即可进入 CAS 在 RAS 有效前进行刷新的周期。此时, 时钟激活一个芯片内部的刷新计数器,用来产生需要刷新的行
第4章 存 储 系 统
6
4.1.3 存储器的性能指标 1. 存储容量 存储容量指的是存储器所能存储的二进制信息的总位数,
其表示方式一般为:存储器总存储单元数×每个存储单元的位数。 例如,某计算机内存容量为1024 K×8 bit或1024 KB、 1 GB(通常用b表示位bit,B表示字节Byte); 某磁盘存储器的容 量为160 GB。
27
图 4.8 主存字扩展的连接电路图
第4章 存 储 系 统
28
(3) 主存的位扩展。当存储器芯片的数据位数较少,而构 成的主存每一存储地址单元要求的存储数据位较多时,可采用
位扩展,即用多片存储器芯片来达到位扩展的目的。图4.9就是 一种主存位扩展连接的形式。
在图4.9中,存储器芯片的容量是2 K×4 bit,而要构成的
除上述指标外,还有如体积、重量、封装方式、工作电压、环 境条件等指标。
第4章 存 储 系 统
11
4.2 内部存储器(主存储器)
4.2.1 随机读写存储器RAM 在计算机中,常用的随机读写存储器RAM分为两大类:一类
是静态随机读写存储器SRAM, 另一类是动态随机读写存储器 DRAM。
第4章 存 储 系 统
第4章 存 储 系 统
16
(2) 动态读写存储器DRAM。 动态存储器DRAM也有多种结
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
– CPU送出主存地址36H=110110H,主存页号为1101。在相联映像 表中查表,表中没有登记主存页号1101,所以,Cache未命中,要 去访问主存。
• 如果CPU要访问的内容不在Cache中,称“不命中”或 “失靶”,则CPU送来的地址直接送到主存,在主存中读 取数据,同时主存和Cache之间还要交换数据。
业精于勤而荒于嬉,行成于思而毁于随
4.4.1工作原理
• 为了便于在Cache和主存间交换数据,Cache和主存空间 都划分为大小相同的页,即主存空间的页和Cache空间页 所包含的字节数相同。Cache空间的分配以及数据交换都 以页为单位进行。
• 写回法是CPU对内存写的信息只写入Cache,在Cache页 被替换时,先将该页内容写回主存后,再调入新页。
• 写直达法又称存直达法,在每次CPU进行写操作时,将信 息也写回主存。这样,在页替换时,就不必将被替换的 Cache页内容写回,而可以直接调入新页。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
– 当CPU送出主存地址01H=000001H,其中页号为00,到相联映像 表中对应的00页,查得表中登记的标记是00,与要访问的主存地 址标记一样,所以命中,即主存0000页在Cache 的00页,拼接上 页内地址,得到要访问的主存单元在Cache的0001单元。
– 当CPU送出主存地址31H=110001H,其中页号为00,到相联映像 表中对应的00页,查得表中登记的标记是00,与要访问的主存地 址标记11不一样,所以未命中,要到主存访问数据。
业精于勤而荒于嬉,行成于思而毁于随
4.4.1工作原理
• 在具有高速缓冲存储器的存储体系中,当CPU发出访问主 存的操作请求后,CPU要访问的主存地址送到Cache,经 相联存储映像表进行地址变换,就是把主存地址转换为 Cache地址
• 如果CPU要访问的内容在Cache中,称为“命中”,则从 Cache中读取数据送CPU。
– 当CPU送出主存地址36H=110110H,其中页号为01,到相联映像 表中对应的01页,查得表中登记的标记是11,与要访问的主存地 址标记11一样,所以命中,即主存1101页在Cache 的01页,拼接 上页内地址,得到要访问的主存单元在Cache的0110单元。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• [例4-9]CPU访问下列访主存字节地址序列1,4,8,5, 20,17,19,56,9,11,4,43,5,6。假定Cache采 用直接映像法,每页4字节,Cache容量为16字节。初始 Cache为空,写出Cache的装入数据和命中情况。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• 解:
– CPU送出主存地址01H=000001,除以每页字节数,得到主存页 号为0000,页内地址为01。用主存页号对Cache组数2取模,得 到组号为0,标记为000。在映像表中0组的2页中查找标记000, 命中。
– CPU送出主存地址31H=110001,除以每页字节数,得到主存页 号为1100,页内地址为01。用主存页号对Cache组数2取模,得到 组号为0,标记为110。在映像表中0组的2页中查找标记110,命 中。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• CPU访问时,首先根据主存地址,直接查出该主存页对应 的Cache页号。在相联映像表中找到对应的Cache页后, 检查它的标记和要访问的主存页标记是否一致。若一致, 访问“命中”,再根据页内地址,从Cache中读数据。否 则“不命中”(或失靶),CPU直接从主存中读出。
• CPU提供给Cache的地址是主存地址,要访问Cache,必 须把主存地址转换为Cache地址,这种地址变换叫做地址 映像。常用的地址映像方式有全相联映像、直接映像和组 相联映像。
• (1)全相联映像方式
– 全相联方式的映像规则是:主存中任一页可装入Cache内任一页 的位置。采用相联存储器中的目录表来存放地址映像关系,即记 录Cache中每一页所对应的主存中的页。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• [例4-8]Cache中有4页,主存中有16页。每页有4个字节。 已知Cache中存储映像表如表4-2。写出CPU连续访问主 存中第01H单元和31H单元,36H单元的命中情况。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• 解:主存地址6位,其中2位为标记,2位为页号,2位为页 内地址。Cache地址为4位,2位为页号,2位为页内地址。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• (2)直接映像方式 • 直接映像方式中,一个主存页只能放入到Cache中的一个
固定页中。直接映像的方法是将主存地址对Cache页数取 模,得到的结果就是映像的Cache的页号。 • 主存地址分为页面标记、页号和页内地址,Cache地址分 为cache页号和页内地址。 • 主存中某一页按照映像关系装入Cache中规定页后,将主 存标记部分装入相联映像表中对应Cache页的行中。
4.4.2映像方式
• (3)组相联映像方式
– 组相联映像方式中将Cache空间分成组,每组多页。主 存页号对Cache组数取模,得到主存中一页对应Cache 中的组号,允许该页映射到指定组内的任意页。
– 组相联映像法在各组间是直接映像,组内各页则是全相 联映像,这样就实现了前两种方式的兼顾。
– 组相联映像中,Cache页冲突概率比直接映像法低得多, 由于只有组内各页采用全相联映像,地址相联表较小, 易于实现,而且查找速度也快得多。
• 在高档微机中为了获得更高的效率,不仅设置了独立的指 令Cache和数据Cache,还把Cache设置成二级或三级。
业精于勤而荒于嬉,行成于思而毁于随
4.4.1工作原理
• 高速缓冲存储器Cache由Cache存储体和Cache控制部件 组成。Cache存储体通常由双极型半导体存储器或SRAM 组成。Cache控制部件是完成Cache管理算法的硬件电路, 这个电路对程序员透明。Cache的组成结构如图4-19所示。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• [例4-6]Cache中有4页,主存中有16页。每页有4个字节。 已知Cache中目录表(存储映像表)如表4-1。写出CPU 连续访问主存中第01H单元、31H单元和36H单元的命中 情况。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• 全相联映像方式的优点是块冲突概率最低,只要Cache有 空闲页,便可装入。只有当全部装满后,才会出现冲突。 Cache 访问过程中,需要依次查找目录表中的每一行,全 部查完才能确定不命中,计算机系统中Cache容量一般都 较大,目录表容量大,查表速度难以提高,所以目前很少 使用。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• [例4-11]Cache中有4页,主存中有16页。每页有4个字节, 每组2页。已知Cache中标记情况表(存储映像表,如表 4-3。)。写出CPU连续访问主存中第01H单元和31H单元、 36H单元的命中情况。
业精于勤而荒于嬉,行成于思而毁于随
– 组相联映像方式中,主存地址包含页面标记、组号和页内 地址,Cache地址包含组号、组内页号、页内地址。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• 当CPU送出主存地址,主存页号对Cache组数取模,得到 该页映像的组号,在映像表中相应组的若干页中查找是否中,则在主存中进行访问并将该页调入 Cache中,将标记写入相联映像表中。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• [例4-5]若Cache中有4页,主存中有16页。每页有4个字节。 写出主存地址和Cache地址的对应关系。
• 解:Cache有4页,共4×4=16个字节,所以字节地址为4 位,最后2位为页内地址,前2位为页号。
• 主存共有16×4=64个字节,所以字节地址为6位,最后 2位为页内地址,最高4位是标记。
• 解:主存地址6位,前4位为主存页号,后2位为页内地址。
– CPU送出主存地址01H=000001H,主存页号为0000。在相联映 像表中查表,找到了表中登记的主存页号0000,所以,命中。并 且得到对应的Cache页号为00,即主存中0000页,在cache的00页。 拼接上页内地址,就是在Cache的0001单元。
– 主存地址分为主存页号和页内地址,Cache地址分为Cache页号 和页内地址。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• 主存中一页数据装入Cache中一页后,将主存页号存入目 录表中对应Cache页号的行单元中。当CPU送出主存地址 后,让主存页号与目录表中各行单元中的页号作相联比较。 如果有相同的,则将对应行的Cache页号取出,拼接上页 内地址就形成了Cache地址。如相联表中无相同的页号, 表示主存页未装入Cache,失靶,则去主存读。
– CPU送出主存地址36H=110110,除以每页字节数,得到主存页号 为1101,页内地址为10。用主存页号对Cache组数2取模,得到组 号为1,标记为110。在映像表中1组的2页中查找标记110,命中。
业精于勤而荒于嬉,行成于思而毁于随
4.4.2映像方式
• [例4-10]若Cache中有4页,主存中有16页。每页有4个字 节。若Cache中每2页为1组,共有2组。写出主存地址和 Cache地址的对应关系。