计算机体系结构试题汇总
计算机系统结构考试试题
计算机系统结构考试试题一、选择题（每题 2 分，共 40 分）1、以下关于计算机系统结构的说法中，错误的是（）A 计算机系统结构是指计算机系统的软、硬件的界面B 计算机系统结构是对计算机系统中各级界面的定义及其上下的功能分配C 计算机系统结构是指计算机系统的概念性结构和功能特性D 计算机系统结构与计算机组成和计算机实现无关2、提高并行性的技术途径不包括（）A 时间重叠B 资源重复C 资源共享D 增加指令3、指令流水线中出现数据相关时，通常采用的解决办法不包括（）A 停顿B 分支预测C 数据旁路D 指令预取4、以下关于存储系统的说法中，正确的是（）A Cache 是为了弥补主存速度的不足B 虚拟存储器是为了扩大主存容量C 相联存储器是按地址访问的D 主存是按内容访问的5、以下关于中断的说法中，错误的是（）A 中断是指计算机在执行程序过程中，遇到突发事件而中断当前程序的执行B 中断响应的过程包括关中断、保存断点、识别中断源、保护现场等C 中断向量是中断服务程序的入口地址D 中断处理的过程包括恢复现场、开中断、返回原程序等6、以下关于总线的说法中，错误的是（）A 总线是连接计算机各部件的公共信息传输线B 总线可以分为数据总线、地址总线和控制总线C 同步总线的传输效率高于异步总线D 总线的带宽等于总线的时钟频率乘以总线的宽度7、以下关于输入输出系统的说法中，正确的是（）A 程序查询方式的效率最高B 中断方式需要 CPU 不断查询设备状态C DMA 方式可以直接在内存和外设之间传输数据D 通道方式的功能比 DMA 方式强大8、以下关于多处理机系统的说法中，错误的是（）A 多处理机系统是指由两个或两个以上的处理机组成的计算机系统B 多处理机系统的并行性比单处理机系统高C 多处理机系统的通信方式包括共享存储器和消息传递D 多处理机系统的性能只取决于处理机的数量9、以下关于流水线的说法中，正确的是（）A 流水线的段数越多，流水线的效率越高B 流水线的吞吐率与流水线的段数无关C 流水线的加速比等于流水线的段数D 流水线的效率与任务的类型有关10、以下关于 RISC 指令集的说法中，错误的是（）A RISC 指令集的指令长度固定B RISC 指令集的指令格式种类少C RISC 指令集的寻址方式简单D RISC 指令集的指令功能强大11、以下关于 CISC 指令集的说法中，正确的是（）A CISC 指令集的指令长度可变B CISC 指令集的指令格式种类多C CISC 指令集的寻址方式复杂D 以上都是12、以下关于超标量技术的说法中，错误的是（）A 超标量技术是指在一个时钟周期内同时发射多条指令B 超标量技术可以提高指令的并行度C 超标量技术需要增加硬件的复杂度D 超标量技术可以在任何指令集架构上实现13、以下关于向量处理机的说法中，正确的是（）A 向量处理机是专门用于处理向量数据的计算机B 向量处理机的运算速度比标量处理机快C 向量处理机的并行性主要体现在指令级并行D 以上都是14、以下关于存储层次的说法中，错误的是（）A 存储层次的目的是为了提高存储系统的性能价格比B 存储层次的性能由命中率、访问时间和失效开销决定C 增加 Cache 的容量可以提高命中率D 降低主存的访问时间可以提高存储层次的性能15、以下关于虚拟存储器的说法中，正确的是（）A 虚拟存储器的容量等于主存容量加上辅存容量B 虚拟存储器的页面大小是固定不变的C 虚拟存储器的地址转换是由硬件完成的D 虚拟存储器的页面替换算法对系统性能有很大影响16、以下关于多总线结构的说法中，错误的是（）A 多总线结构可以提高系统的性能B 多总线结构可以增加系统的可靠性C 多总线结构可以减少系统的成本D 多总线结构可以提高系统的可扩展性17、以下关于 I/O 接口的说法中，正确的是（）A I/O 接口是 CPU 与外设之间的桥梁B I/O 接口可以实现数据格式的转换C I/O 接口可以实现数据缓冲和锁存D 以上都是18、以下关于 DMA 控制器的说法中，错误的是（）A DMA 控制器可以接管总线控制权B DMA 控制器可以在内存和外设之间直接传输数据C DMA 控制器可以减少 CPU 的干预D DMA 控制器可以提高系统的并行性19、以下关于通道的说法中，正确的是（）A 通道是一种具有特殊功能的处理器B 通道可以实现对 I/O 设备的统一管理C 通道可以提高系统的 I/O 性能D 以上都是20、以下关于计算机系统性能评价的说法中，错误的是（）A MIPS 是衡量计算机性能的常用指标之一B MFLOPS 是衡量浮点运算性能的指标C 基准测试程序可以用来评价计算机系统的性能D 计算机系统的性能只取决于硬件的性能二、填空题（每题 2 分，共 20 分）1、计算机系统结构的经典定义是由提出的。
计算机体系结构考试卷子及答案
1.某台主频为1GHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下:求该计算机的有效CPI、MIPS和程序执行时间。
（10分）2.将计算机系统中某一功能的处理速度加快15倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？3.如果某计算机系统有3个部件可以改进，则这3个部件进改进后达到的加速比分别为：S1=30，S2=20，S3=10。
（1）如果部件1和部件2改进前的执行之间占整个系统执行的时间比例都为30%，那么，部件3改进前的执行时间占整个系统执行时间的比例为多少，才能使3个部件都改进后的整个系统的加速比Sn达到10？（2）如果3个部件改进前执行时间占整个系统执行时间的比例分别是30%，30%和20%，那么，3个部件都改进后系统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？（10分）4.假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。
具体数据如下表所示:(1）改进后，各类操作的加速比分别是多少?(2）各类操作单独改进后，程序获得的加速比分别是多少?(3）4类操作均改进后，整个程序的加速比是多少?5.一台模型机的9条指令的使用频度如下：（10分）ADD（加）：26%SHR（右移）：2%SUB（减）：17%CLL（循环左移）：5%JOM（按页转移）：11%CLA（累加器清零）：15%STO（存）：2%STP（停机）：12%JMP（转移）：10%试设计这9条指令的Huffman编码的操作码表示以及其等长扩展操作码表示，并计算这两种表示的平均操作码长度。
6.有一个“Cache-主存”存储层次。
主存共分为8个块（0～7），Cache为4个块（0～3），采用直接映像方式。
（1）对于如下主存块地址流：0、2、6、1、3、7、0、1、4、5、4、6、0、7、2，如主存中内容一开始未装入Cache，请列出每次访问后Cache中各块的分配情况；（2）对于（1），指出既发生块失效又发生块争用的时刻；（3）对于（1），求出此期间的Cache命中率。
第一章 计算机网络体系结构(题目)
第一章计算机网络体系结构【例 1.1】计算机网络可以被理解为（）A．执行计算机数据处理的软件模块B．由自主计算机互连起来的集合体C．多个处理器通过共享内存实现的紧耦合系统D．用于共同完成一项任务的分布式系统【例 1.2】广域网中广泛采用的拓扑结构是（）A．树型 B.网状 C星型 D.环型【例 1.3】局域网与广域网之间的差异不仅仅在于它们所能覆盖的地理范围不同，而且还在于（）A.所使用的传输介质不同B.所提供的服务不同C.所能支持的通信量不同D.所使用的协议不同【例 1.4】OSI参考模型中，网络层、数据链路层和物理层传输的协议数据单元（PDU）分别称为（）A. 报文（message）、帧（frame）、比特（bit）B. 分组（packet）、报文（message）、比特（bit）C. 分组（packet）、帧（frame）、比特（bit）D. 数据报（datagram）、帧（frame）、比特（bit）【例 1.5】在TCP/IP协议簇的层次中，解决计算机之间通信问题的是（）A．网络接口层 B.网络层 C.运输层 D.应用层【例 1.6】在OSI参考模型中，服务原语可划分为4类，包括请求、指示、响应和（）A.答复B.确认C.应答D.接收【例 1.7】一个系统的协议结构有N层，应用程序产生M字节长的报文，网络软件在每层加上h字节的协议头，网络带宽中有多大比率用于协议头信息的传输？【例 1.8】请描述OSI模型中数据流动的过程。
精选试题练习【题 1.1】计算机网络可以被看成是自治的计算机系统的集合，其中“自治的计算机”主要指（）A.可以独立运行的计算机B.网络计算机C.裸机D.网络终端【题 1.2】将计算机与计算机之间连接起来实现资源共享和数据通信，属于计算机网络发展的（）A.联机系统阶段B.计算机网络阶段C.标准化网络阶段D.网络互连和高速网络阶段【题 1.3】计算机网络中可以共享的资源包括（）A.客户机和服务器B.硬件、软件和数据C.主机、CPU、内存和外部设备D.计算机和传输介质【题 1.4】一下不属于协议的三要素的是（）A.语法B.语义Ｃ．时序 Ｄ．异步【题1.５】通信协议包括了对通信过程的说明，规定了应当发出哪些控制信息，完成哪些动作以及做出哪些应答，并对发布请求、执行动作以及返回应答予以解释。
计算机组织架构考试题库及答案
计算机组织架构考试题库及答案计算机组织架构是计算机科学的一个重要分支，它研究的是计算机系统中硬件和软件的组成、结构、操作和设计方法。
以下是计算机组织架构的考试题库及答案，供您参考。
一、选择题1. 计算机组织架构主要研究的是计算机系统中硬件和软件的( )。
A. 组成B. 结构C. 操作D. 设计方法答案：A、B、C、D2. 计算机的中央处理器（CPU）主要由( )两部分组成。
A. 控制器和运算器B. 控制器和内存C. 运算器和内存D. 控制器和输入输出设备答案：A3. 下列哪种存储器是计算机的主要存储设备？( )A. 只读存储器（ROM）B. 随机访问存储器（RAM）C. 磁盘存储器D. 光盘存储器答案：B4. 计算机的指令包括操作码和( )。
A. 地址码B. 操作数C. 寄存器D. 指针答案：B5. 计算机的输入输出设备中，属于输入设备的是( )。
A. 打印机B. 鼠标C. 显示器D. 键盘答案：B、D二、填空题1. 计算机的中央处理器（CPU）主要由控制器和______两部分组成。
答案：运算器2. 计算机的存储器分为内存和外存，其中内存主要包括______和______。
答案：随机访问存储器（RAM）、只读存储器（ROM）3. 计算机的指令由操作码和______组成。
答案：操作数4. 计算机的______负责将指令译码，并控制计算机的运行。
答案：控制器5. 计算机的______用于存储正在运行的程序和数据。
答案：内存三、简答题1. 请简述计算机组织架构的主要研究内容。
答案：计算机组织架构主要研究计算机系统中硬件和软件的组成、结构、操作和设计方法，包括计算机的中央处理器（CPU）、内存、输入输出设备、指令系统等方面的设计和技术。
2. 请简述中央处理器（CPU）的主要功能。
答案：中央处理器（CPU）是计算机的核心部件，主要负责执行计算机指令、控制计算机运行、进行数据运算和处理等功能。
它主要由控制器和运算器两部分组成，通过控制器的控制，协调运算器和其他硬件设备的工作，完成对指令的执行和数据的处理。
计算机体系结构题库
计算机体系结构题库1.名词解释（每个3分，共15分）多级层次结构----按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为微程序机器级、传统机器语言机器级、操作系统机器级、汇编语言机器级、高级语言机器级、应用语言机器级等。
解释----对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
翻译----先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
透明性----在计算机技术中，把本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
Amdahl定律----当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
模拟----用软件的方法在一台现有的计算机（称为宿主机host）上实现另一台计算机（称为虚拟机）的指令系统。
仿真----用一台现有计算机（称为宿主机）上的微程序去解释实现另一台计算机（称为目标机）的指令系统。
指令系统的完整性----在一个有限可用的存储空间内，对于任何可解的问题，编制计算程序时，指令系统所提供的指令足够使用。
指令系统的规整性----没有或尽可能减少例外的情况和特殊的应用，所有运算都能对称，均匀地在存储器单元或寄存器单元之间进行。
静态流水线----指在同一时间内，多功能流水线中的各段只能按同一种功能的连接方式工作的流水线。
当流水线要切换到另一种功能时，必须等前面的任务都流出流水线之后，才能改变连接。
动态流水线----指在同一时间内，多功能流水线中的各段可以按照不同的方式连接，同时执行多种功能的流水线。
它允许在某些段正在实现某种运算时，另一些段却在实现另一种运算。
计算机系统结构-----传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
计算机体系结构基础知识试题及
计算机体系结构基础知识试题及答案解析一、选择题1. B2. A3. D4. C5. B6. C7. A8. D9. B 10. C二、填空题1. 互联网2. 中央处理器3. 存储器4. 输入/输出设备三、简答题1. 计算机体系结构是指计算机硬件与软件之间的逻辑结构和功能关系，即计算机的整体结构和组成方式。
2. CPU（中央处理器）是计算机体系结构的核心，它负责执行计算机的指令并控制计算机的运行。
3. 存储器是计算机中用于存储数据和程序的部件，包括主存储器（RAM）和辅助存储器（硬盘、固态硬盘等）。
4. 输入/输出设备用于实现计算机与外部设备之间的数据交换，包括显示器、键盘、鼠标、打印机等。
四、论述题计算机体系结构是计算机科学中的重要组成部分，它对于计算机的设计和开发具有重要意义。
计算机体系结构的基本原理可以通过一系列试题来进行检测和考察。
下面是一套基础的计算机体系结构试题及其答案解析。
首先是选择题部分，这部分试题主要考察对计算机体系结构基础知识的理解和应用能力。
通过选择正确的答案来判断考生对相关知识的掌握情况。
根据试题解析，我们可以得出正确的答案和解释。
接下来是填空题部分，这部分试题主要考察考生对计算机体系结构相关术语的理解和记忆能力。
通过填写正确的术语来补全句子，从而测试考生对相关知识的熟悉程度。
最后是简答题部分，这部分试题通过提出开放式问题，要求考生对计算机体系结构的相关概念和原理进行简要的叙述。
考生需要用清晰、准确的语言来回答问题，展示自己对知识的理解和运用能力。
综上所述，计算机体系结构基础知识试题及答案解析是一套用于考察计算机科学学习者对计算机体系结构基本原理的掌握程度的试题。
通过做题和解析，考生可以检测自己的学习效果，并加深对相关知识的理解。
希望这套试题能为广大学习者提供帮助，推动计算机科学的进一步发展。
（完整版）计算机系统结构考试题目及参考答案.doc
（完整版）计算机系统结构考试题目及参考答案.doc一：名词解释1：虚拟机：由软件实现的机器。
2：CPI ：是衡量CPU 执行指令效率的重要标志，指执行每条指令所需的平均时钟周期数。
3：摩尔定律：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18 个月便会增加一倍，性能也将提升一倍。
4：并发性：指两个或多个事件在同一时间间隔内发生的并行性。
5：程序局部性原理：是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。
相应地，执行所访问的存储空间也局限于某个内存区域。
局部性原理又表现为：时间局部性和空间局部性。
6： CISC/RISC ： CISC ：即复杂指令系统计算机，指在系统中增加更多和复杂的指令，来提高操作系统效率的计算机。
RISC ：即精简指令系统计算机，指在系统中选取使用一些频率最高的、长度固定的、格式种类少的简单指令的计算机。
7：计算机系统结构：指对机器语言计算机的软、硬件功能的分配和对界面的定义。
8：系列机：指先设计好一种系统结构，而后就按这种系统结构设计它的系统软件，按器件状况和硬件技术研究这种结构的各种实现方法，并按照速度、价格等不同要求，分别提供不同速度、不同配置的各档机器。
9：模拟：用机器语言程序解释实现程序移植的方法。
10：仿真：用微程序直接解释另一种机器的指令系统。
11：寻址方式：寻找操作数或指令的有效地址的方式。
12：替换算法：在存储体系中，当出现页面失效时或者主存的所有页面已经全部被占用而又出现页面失效时，按照某种算法来替换主存中某页。
[ 由于主存中的块比Cache 中的块多，所以当要从主存中调一个块到Cache 中时，会出现该块所映象到的一组（或一个）Cache 块已全部被占用的情况。
这时，需要被迫腾出其中的某一块，以接纳新调入的块。
]二：选择题1，直接执行微指令的是（ C ）A 汇编程序B 编译程序C 硬件D 微指令程序2，对汇编语言程序员不透明的是（ C ）A 程序计数器B 主存地址寄存器C 条件码寄存器D 指令寄存器3，最早的冯·诺依曼型计算机是以（ B ）为中心的A 运算器B 控制器C 存储器D I/O 设备4，计算机系统结构的角度的结构来看，机器语言程序员看到的机器属性是（ C ）A 计算机软件所要完成的功能B 计算机硬件的全部组成C 编程要用到的硬件组织D 计算机各部分硬件的实现5，不同系列计算机之间实现可移植性的途径，不包括（ B ）A 采用统一的高级语言B 采用统一的汇编语言C 模拟D 仿真6，利用时间重叠原理，实现并行处理的是（ A ）A 流水处理机B 多处理机C 阵列处理机D 集群系统7，多处理机实现的并行主要是（B）A 指令级并行B 任务级并行C 操作级并行D 操作步骤的级并行8 计算机系统结构不包括（ B ）A 信息保护B 存储速度C 数据表示D 机器工作状态9，不需要编址的数据存储空间（ D ）A CPU 通用寄存器B 主存储器C I/O 寄存器D 堆栈10， RISC 执行程序的速度比CISC 快的原因是（ C ）A RISC 指令系统中条数较少B 程序在 RISC 编译生成的目标程序较短C RISC 指令平均执行周期数较少D RISC 中只允许 LOAD 和 STORE 指令存储11，程序员在编写程序时，使用的访存地址是（ B ）A 主存地址B 逻辑地址C 物理地址D 有效地址12，虚拟存储器主要是为了（ A ）A 扩大存储器系统容量B 提高存储器系统速度C 扩大存储器系统容量和提高存储器系统速度D 便于程序的访存操作13，与全相联映像相比，组相联映像的优点是（ B ）A 目录表小B 块冲突概率低C 命中率高D 主存利用率高14，输入输出数据不经过CPU 内部寄存器的输入输出方式是（ C ）A 程序控制方式B 中断C DMA 方式D 上述三种方式15，在配置了通道的计算机系统中，用户程序需要输入输出时引起的中断是（ A ）A 访管中断B I/O 中断C 程序性中断D 外部中断16，当计算机系统通过执行通道程序，完成输入输出工作时，执行通道程序的是（B）A CPUB 通道C CPU 和通道D 指定的外设三：填空1，常见的计算机系统结构的分类法有两种：Flynn 分类法，冯氏分类法冯氏分类法是根据系统的最大并行度对计算机系统结构进行分类，大多数的位并行的单处理机属于字串位并的处理机方式2，由软件实现的机器称为：虚拟机3，在一个计算机系统中，低层机器的属性往往对高层机器的程序员是透明的。
计算机体系结构试题及答案
计算机体系结构试题及答案一、简答题1、请你简述冯·诺依曼结构的工作原理。
指出：它的结构特点是什么？冯·诺依曼结构是指计算机采用存储程序的工作方式，包含五个部分：算术逻辑单元（ALU）、控制单元（CU）、存储器（Memory）、输入/输出设备（I/O）、数据通路（Bus）。
它的工作原理是，程序从存储器中读取指令，指令分解成操作码和地址，控制单元根据操作码控制算术逻辑单元完成运算，然后将结果存储到存储器中或输出到I/O设备中。
其结构特点是：CPU与存储器采用同一总线，存储程序的方式，将数据和指令存储在同一存储器中，指令操作码和地址采用相同位数的二进制代码表示。
2、请你简述计算机的指令周期，以及每个阶段的作用。
指令周期是指计算机执行一条指令所经历的若干个阶段，一般包括取指令（Fetch）、指令译码（Decode）、执行指令（Execute）、存储结果（Write Back）四个阶段。
具体作用如下：取指令：从存储器中读取指令。
指令译码：对指令进行解析，确定指令的类型和操作数。
执行指令：根据指令类型和操作数进行相应的运算。
存储结果：将执行结果存储到指定的地址中，或者输出到I/O设备中。
3、请你简述计算机CPU的主要组成部分及其作用。
计算机CPU包含三个主要组成部分：算术逻辑单元（ALU）、控制单元（CU）、寄存器组。
具体作用如下：算术逻辑单元（ALU）：执行算术和逻辑运算，例如加、减、乘、除、与、或、非等运算。
控制单元（CU）：控制计算机的运行，包括指令译码、节拍发生、中断处理、目标跳转等操作。
寄存器组：存储一些特殊的数据，例如程序计数器（PC）、指令寄存器（IR）、通用寄存器等。
4、请你简述计算机的系统总线及其作用。
计算机的系统总线是一种用于传送信息的共享通信通路，分为三类：地址总线（Address Bus）、数据总线（Data Bus）、控制总线（Control Bus）。
其主要作用是实现各个组件之间的数据传输和控制信号传送，如CPU向存储器读写数据、I/O设备访问存储器等。
计算机体系结构试题及答案版本
计算机体系结构试题及答案1、计算机高性能发展受益于：(1)电路技术的发展；(2)计算机体系结构技术的发展。
2、层次结构：计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。
第六级：应用语言虚拟机 ->第五级：高级语言虚拟机 ->第四级：汇编语言虚拟机 ->第三级：操作系统虚拟机->第二级：机器语言(传统机器级) ->第一级：微程序机器级。
3、计算机体系结构：程序员所看到的计算机的属性，即概括性结构与功能特性。
4、透明性：在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
5、Amdahl提出的体系结构是指机器语言级程序员所看见的计算机属性。
6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定，也就是指令集的设计，该界面之上由软件的功能实现，界面之下由硬件和固件的功能来实现。
7、计算机组织是计算机系统的逻辑实现；计算机实现是计算机系统的物理实现。
8、计算机体系结构、计算机组织、计算机实现的区别和联系？答：一种体系结构可以有多种组成，一种组成可以有多种物理实现，体系结构包括对组织与实现的研究。
9、系列机：是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。
10、软件兼容：即同一个软件可以不加修改地运行于系统结构相同的各机器，而且它们所获得的结果一样，差别只在于运行时间的不同。
11、兼容机：不同厂家生产的、具有相同体系结构的计算机。
12、向后兼容是软件兼容的根本特征，也是系列机的根本特征。
13、当今计算机领域市场可划分为：服务器、桌面系统、嵌入式计算三大领域。
14、摩尔定律：集成电路密度大约每两年翻一番。
15、定量分析技术基础（1）性能的评测：（a）响应时间：从事件开始到结束之间的时间；计算机完成某一任务所花费的全部时间。
（b）流量：单位时间内所完成的工作量。
（c）假定两台计算机 x、y；x比 y 快意思为：对于给定任务，x的响应时间比y少。
体系测试题及答案
体系测试题及答案一、选择题（每题2分，共20分）1. 体系结构中，以下哪一项不是基本构件？A. 处理器B. 总线C. 存储器D. 打印机2. 在计算机体系结构中，下列哪个选项是衡量性能的关键指标？A. 内存大小B. CPU频率C. 硬盘容量D. 显示器分辨率3. 以下哪个不是计算机体系结构的分类？A. 冯·诺依曼体系结构B. 哈佛体系结构C. 网络体系结构D. RISC体系结构4. 计算机体系结构中的流水线技术主要用于：A. 提高内存访问速度B. 减少数据传输延迟C. 提高指令执行效率D. 增强图形处理能力5. 以下哪个不是计算机体系结构中的并行技术？A. 指令级并行B. 数据级并行C. 线程级并行D. 磁盘阵列6. 在计算机体系结构中，缓存的目的是：A. 存储操作系统B. 存储临时文件C. 减少CPU与内存之间的速度差异D. 存储用户数据7. 以下哪个是衡量计算机体系结构性能的指标？A. 像素B. 分辨率C. 时钟频率D. 硬盘转速8. 计算机体系结构中的多核处理器技术主要用于：A. 减少能耗B. 提高计算速度C. 增加存储容量D. 改善图形显示9. 以下哪个是计算机体系结构中的虚拟化技术？A. 多任务处理B. 多线程处理C. 多核处理D. 虚拟内存10. 在计算机体系结构中，以下哪个技术可以提高系统的可靠性？A. 冗余设计B. 电源管理C. 热插拔技术D. 网络通信答案：1.D 2.B 3.C 4.C 5.D 6.C 7.C 8.B 9.D 10.A二、填空题（每空1分，共10分）1. 计算机体系结构中的______是指将指令和数据分开存储和处理。
2. 计算机体系结构中的______技术可以提高指令的执行速度。
3. 计算机体系结构中的______技术允许多个指令在不同的阶段同时执行。
4. 计算机体系结构中的______是指使用多个处理器来提高计算能力。
5. 计算机体系结构中的______是指通过软件来模拟硬件的功能。
计算机组成原理与体系结构基础知识试题及
计算机组成原理与体系结构基础知识试题及解析计算机组成原理与体系结构基础知识试题及解析一、选择题1. 下面哪个不是计算机中的主要硬件组成部分？A. 中央处理器B. 内存C. 硬盘D. 显卡答案：D解析：显卡是计算机中的辅助硬件组成部分，用于处理图形输出。
而中央处理器、内存和硬盘是计算机的三大核心硬件组成部分。
2. 下面哪个不是计算机存储器的一种？A. 随机存取存储器（RAM）B. 只读存储器（ROM）C. 磁盘存储器D. 闪存存储器答案：C解析：磁盘存储器属于外部存储器，不属于计算机存储器的范畴。
计算机存储器主要包括RAM、ROM和闪存存储器。
3. 下面哪个不属于计算机指令的基本格式？A. 操作码+操作数B. 地址码+操作码C. 操作数+寄存器D. 机器码答案：B解析：计算机指令的基本格式通常为操作码+操作数。
其中操作码表示要执行的操作，操作数则是操作的对象。
地址码+操作码不符合常见的指令格式。
4. 下面哪个不属于计算机中的主要总线？A. 数据总线B. 地址总线C. 控制总线D. 系统总线答案：D解析：系统总线并非计算机中的主要总线，而是由数据总线、地址总线和控制总线组成的总线系统。
5. 下面哪个不是计算机系统中的输入设备？A. 键盘B. 鼠标C. 打印机D. 扫描仪答案：C解析：打印机是计算机系统中的输出设备，而键盘、鼠标和扫描仪属于输入设备。
二、填空题1. 操作系统负责管理计算机的资源，同时提供给用户一个__________的工作环境。
答案：友好2. 在计算机中，字长是指CPU一次能处理的二进制数据的位数，它也是计算机的__________。
答案：基本数据类型3. 计算机内存中保存的数据在计算机断电后会丢失，因此又称为__________。
答案：易失性存储器4. ALU（算术逻辑单元）是计算机中负责执行__________运算的部件。
答案：算术和逻辑5. 程序计数器是CPU中的一个寄存器，用来存储下一条指令的__________。
计算机组成与系统结构试题整理
一、选择题（50分，每题2分，正确答案可能不只一个，可单选或复选）1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。
2.（多线程、多核）技术体现了计算机并行处理中的空间并行。
3.（冯•诺伊曼、存储程序）体系结构的计算机把程序及其操作数据一同存储在存储器里。
4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。
5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。
6.（流水线）技术体现了计算机并行处理中的时间并行。
7.（数据流）是执行周期中从内存流向运算器的信息流。
8.（指令周期）是取出并执行一条指令的时间。
9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。
10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、中规模集成电路）作为电子器件。
11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超大规模集成电路）作为电子器件。
12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、LRU算法、随机替换）。
13.Cache的功能由（硬件）实现，因而对程序员是透明的。
14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。
15.Cache由高速的（SRAM）组成。
16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加工）。
17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合控制方式）反映了时序信号的定时方式。
18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。
19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控制方式）。
计算机体系结构试卷试题(答案全)
一填空题（每空1分，共30分）1、系列机是指具有相同的体系结构，但具有不同组织和实现的一系列不同型号的机器。
2、存储程序计算机结构上的主要特点之一是以运算器为中心。
3、从计算机系统结构的多级层次结构可知，通常情况下，第1、2、3级用解释方法实现，第4或更高级用翻译方法实现。
4、对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系结构设计中的大概率事件优先原则。
5、容量为64块的Cache采用组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为 19 位，主存区号为 6 位。
6、可改进比例的值总是小于等于1 。
7、一般有两种策略来保存寄存器的内容,即：调用者保存和被调用者保存。
8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。
9、对某流水线处理器测试时发现其存在结构冲突，通常可采用资源重复和流水化功能单元方法解决该问题。
10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。
11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。
12、为解决流水线使用非流水数据通路的寄存器引起冲突，在流水线设计中采用寄存器文件技术解决该问题。
13、Cache的替换算法常见的有 FIFO 、LRU 和随机法。
14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。
15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。
二、选择题（1—15题，每题1分，共15分）1、下面的指令中， A 不属于RISC处理器指令集。
Ａ.ADD R4,[1000] Ｂ.LD R3,(R4) Ｃ.SUB R4,R3 Ｄ.SD 0(R3),R42. 在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了 A 的影响。
计算机系统结构考试试题
计算机系统结构考试试题
1. 简答题
a. 请简要阐述计算机系统结构的定义及其重要性。
b. 解释什么是指令集体系结构（ISA），并举例说明不同的ISA 类型。
c. 论述冯·诺伊曼体系结构的特点以及对计算机发展的影响。
2. 计算题
a. 给定一个16位的寄存器，寄存器中保存的数值为56902，将其转换为二进制和八进制表示。
b. 设计一个具有4位地址总线和8位数据总线的存储系统，假设寻址方式为直接地址寻址，计算其寻址范围。
c. 若一个指令的操作码占8位，寄存器地址占3位，立即数占5位，计算其最大可表示的指令数量。
3. 综合题
请设计一个简单的微处理器，包括寄存器组、ALU和控制器。
然后给出一个简单的汇编语言程序，要求能够将两个寄存器中的数值相加并存储到第三个寄存器中。
4. 分析题
请分析Intel x86和ARM架构在计算机系统结构上的异同点，并
讨论其适用领域及性能表现。
5. 论述题
论述存储层次结构在计算机系统中的重要性，并详细说明主存、
缓存和辅存的功能和特点。
同时分析存储层次结构对计算机系统性能
的影响。
在考试中，学生需要结合所学知识，对以上试题进行回答和解答。
对于计算题部分，需要给出详细的计算过程和结果。
对于综合题和分
析题部分，需要清晰地阐述思路和实现方案。
最终的目的是检验学生
对计算机系统结构理论和实践的掌握程度，以及对计算机体系结构相
关概念的理解和应用能力。
希望学生能够在考试中发挥所长，充分展示自己的学习成果和能力。
祝各位同学取得优异的成绩！。
计算机体系结构复习题(终极版)
3、指令Add R2 , 500(R0)是什么的寻址方式？ 答：寻址方式是偏移寻址； 4、指令Add R7 , (R3)是什么的寻址方式？ 答：寻址方式是：寄存器间接寻址。 5、指令Add R9 , (R7 + R6)是什么的寻址方式？ 答：寻址方式是：索引寻址； 6、指令Add R1 , (1001)是什么的寻址方式？ 答：寻址方式是：直接寻址。
4、计算机系统设计的量化设计原则有哪些？说 出它们的含义？ 答：加速经常性事件的原则：对经常发生的情 况采用优化方法的原则进行选择，以得到更多 的总体上的改进。 Amdahl定律：加快某部件执行速度所能获得的 系统性能加速比，受限于该部件的执行时间占 系统中总执行时间的百分比。 CPU性能公式：执行一个程序所需的CPU时间， CPU时间 = 执行程序所需的时钟周期数×时钟 周期时间 程序的局部性原理：程序执行时所访问的80%是 程序代码的20%的部分。
6
7
8
9 A B
1 0 11 1 2 1 3 1 4 1 5 1 6 1 7 1 8 C D A× B C× D
时间
输 入
A1 A2 A3 A4 B1 B2 B3 B4
TP
7 18 t
S
36 t 18 t
2
E
4 6 3 4 8 18
0 . 25
（3）计算性能
流水线的加速比为
S
Ts T
k
效率：流水线中的设备实际使用时间与整个 运行时间的比值，即流水线设备的利用率。
当流水线各段时间相等时，流水线的效率与 吞吐率成正比。 E=TP△t
计算机网络体系结构考试试题
计算机网络体系结构考试试题二、本章近年考点分析【09】A．应用层B．网络层C．表示层D．会话层【09】18．TCP/IP分层模型中的4层从底到高是___________。
A．网络接口层、传输层、网络层、应用层B．物理层、IP层、传输层、应用层C．物理层、数据链路层、网络层、应用层D．网络接口层、IP层、传输层、应用层【09】65．传输操纵协议/网际协议的英文缩写是___________________。
【09】68．IP地址191.251.10.1默认的子网掩码是____________________________。
【10】18．ISO/OSI网络参考模型共分_________层。
A．4 B．5 C．6 D．7【10】20．以太网网卡的MAC地址是_________位。
A．16B．32C．48D．128【10】63．________是通信双方为了实现通信所进行的约定或者所制定的对话规则。
【10】64．IPV6使用________位二进数表示网络地址。
【10】77．计算机网络案例：根据网络拓扑图完成下列问题（15分）。
1、请在右侧横线中写出图示位置网络设备的名称。
（每空2分，共4分）2、给出LAN1、LAN2、LAN3的网络地址。
（每空1分，共3分）3、已知该网络首选DNS服务器为202.121.4.141，备用DNS服务器为202.121.4.158，请完成IP地址222.1.1.1的主机Internet协议（TCP/IP）属性对话框的填写。
（每空2分，共8分）【11】19．下列协议中，属于TCP/IP协议簇应用层协议的是。
A．UDP B．Telnet C．RARP D．TCP【11】20．数据链路层传输的数据单位是。
A．报文 B．比特 C．字节 D．帧【11】63．OSI参考模型共有七层，其中负责处理通信双方之间的数据格式变换、数据加密与解密、数据压缩与恢复等问题的是层。
【11】77．网络配置案例根据题77图所示网络拓扑图，按题目要求完成下列问题。
计算机体系结构试题及答案(Computer architecture questions and answers)
计算机体系结构试题及答案（Computer architecture questions andanswers）Questions and answers of computer architecture1, benefiting from the development of high performance computer: (1) the development of circuit technology; (2) the development of computer architecture technology.2, structure: computer systems can be classified by function of language as a multilevel structure, each layer in different language features. Sixth: the application of virtual machine language - > fifth: high-level language virtual machine assembly language - > Fourth: - > Third: virtual machine operating system virtual machine - level second: machine language (traditional machine level) - > Level 1: micro machine level program.3, computer architecture: see computer programmer attribute, namely the general structure and functional properties.4, transparency: in computer technology, the things or properties already exists, the concept from a point of view and have called transparency.5, the proposed architecture Amdahl attribute refers to the computer machine language level programmers see.The essence of 3 6, a classic computer architecture concept is to determine the computer system hardware and software interface, which is the instruction set design, above theinterface by software function realization, interface by hardware and firmware functions to achieve.7, computer organization is the logic of the computer system; computer is a physical computer system to achieve.The difference and connection between the 8, computer architecture, computer organization, computer?Answer: a system structure can have a variety of components, a component can have a variety of physical implementation, including system structure research on organization and implementation.9, a series of machine: refers to a system of the same structure but with different organization and implementation of a series of different types of machines.10, software compatibility: the same software can be run without change on the machine system of the same structure, and the results they get the same, the only difference is the different running time.11, compatible machine: different manufacturers, has the same computer architectures.12, backward compatibility is the basic characteristics of software compatibility, is the fundamental characteristics of series machine.13, in the field of computer market can be divided into threemajor areas: servers, desktop systems, embedded computing.14, Moore: integrated circuit density approximately doubled every two years.Technology based analysis of 15 quantitative performance evaluation: (1) (a) response time: from the beginning to the end of the time between events; all the time spent on the computer to complete a task. (b): the complete flow in unit time and workload. (c) x, y assumed two computers; X faster than y means: for a given task, the response time of X is less than y. The performance of X is several times the Y refers to the response time of X / y = n response time, response time and performance is inversely proportional to.16, the probability of event priority principle: (basic idea) for the probability of events (the most common event), giving priority to use it right and resource rights, to obtain the global optimal results.17, Amdahl Law: accelerate the execution speed of a component system performance obtained speedup, the importance is limited by the components in the system of. System acceleration ratio = total execution time (improved) / total execution time (improved) =......18, Amdahl law corollary: if only for a part of the computer in the performance improvement is more improved, the effect of the system. If only a part of the whole task is optimized, so much the acceleration ratio is not greater than 1 / (1- improvement ratio).19, the performance of CPU: Cpu time = total number of clock cycles / clock frequency Cpi = total number of clock cycles (IC / CPI: the number of clock cycles per instruction; the average IC implementation process: the number of instructions.)The performance of Cpu formula: total CPU time = CPI * IC / CPI clock frequency which reflects the computer architecture and computer technology, computer instruction set; Ic reflects the structure and technology of computer programming instruction set; clock frequency: reflect the implementation of computer technology, production technology and computer organization.20, parallelism refers to at the same time or two or more than two kinds of properties of the same or different work in the same time interval.The second chapter1, according to the CPU internal storage unit type of instruction set architecture for classification, can be divided into the stack based instruction set architecture, instruction set architecture and accumulator type general register type instruction set architecture.2, general register type instruction set machine is further subdivided into 3 types:Register to register type (R-R), register memory type (R-M), a memory register.3, addressing: (1) register addressing: example: ADD R4 R3, meaning Regs[R4]<-Regs[R4]+Regs[R3](2) immediate values: example: ADD R4, addressing 3 meanings: Regs[R4]<-Regs[R4]+3(3): offset cases: ADD R4, 100 (R1) meaning:Regs[R4]+Mem[100+Regs[R1]](4) register indirect addressing: example: ADD R4 (R1) meaning: Regs[R4]<-Regs[R4]+Mem[Regs[R1]](5) index addressing: example: ADD R3 (R1+R2) meaning:Regs[R3]<-Regs[R3]+Mem[Regs[R1]+Regs[R2]](6) direct addressing or absolute addressing: for example: ADD R1, (1001): Regs[R1]<-Regs[R1]+Mem[1001] meaning(7) memory indirect addressing: example: ADD R1, a (R3) meaning: Regs[R1]<-Regs[R1]+Mem[Mem[Regs[R3]]](8) the increment addressing: example: ADD R1 (R2) + meaning: Regs[R1]<-Regs[R1]+Mem[Regs(9) decrement addressing(10) zoom addressingThe function of structure design of the instruction set, 4:The instruction set classification structure in operationThe type of operation example(1) arithmetic and logical operations on integer arithmetic and logic operations: addition, subtraction, and, or etc.(2) data transmission LOAD/STORE(3) control branch, jump, procedure call and return, trap(4) operating system calls, virtual memory management.(5) floating point addition and subtraction operation(6) is converted to decimal decimal decimal decimal add, multiply, to characters(7) string string comparison, mobile(8) the pixel operation, compression operation5, complex instruction machine (CISC): refers to strengthen the instruction function, realize the function of software to hardware design, computer system to realize the instruction set architecture based on.The shortcomings of the CISC instruction set:(1) in the command system, the frequency of use of all kinds of orders is different.(2) the CISC instruction set architecture complexity brings complexity of computer architecture, which not only increases the development time and cost, but also easy to cause the design error.(3) the CISC instruction set architecture complexity brings great burden to the VLSI design, is not conducive to the monolithic integration.(4) in the CISC instruction set architecture, many complex instructions require very complex operation, so slow.(5) in the CISC instruction set architecture, because of the directive function is not balanced, not conducive to the use of computer architecture technology (such as advanced water technology) to improve the performance of the system.In 1980s 6, reduced instruction set computer developed: its purpose is to reduce the instruction set of the complexity of the structure as far as possible, in order to simplify the realization of the goal of improving performance, but also in today's instruction set is a main trend of the structure and function of design.Follow the design principles:(1) choose to use the highest frequency of instruction, and added some of the most useful instructions.(2) the function of each instruction is as simple as possible, and completed in one machine cycle.(3) all have the same length as the instruction.(4) only the LOAD and STORE operating instructions to access memory and other instruction operation is performed in the register between.(5) in a simple and effective way to support advanced language.7 operand types: integer, decimal, floating point (point), characters, strings, vectors, stack etc..There are two ways to express 8, operand types: (1) specified by the operation code encoding. (2) data can be a mark by the hardware to explain the type of the operand specified by these tags, so as to choose the appropriate operation.9, the operand type size: byte (8), the word (16b), the word (32b), double word (64b)The third chapter1, pipeline technology: refers to a repeat of the timing process is decomposed into several sub processes, and each process can be effective in its special function with other processes executing at the same time.2, pipeline classification: (1) according to the function of the number of points: single function pipeline, multifunctional pipeline;(2) according to the connection between the same time segments to static and dynamic pipeline pipeline(3) according to the line level: component level pipeline (operation line), pipelined processor (instruction pipelining), inter processor pipeline (macropipeline)(4) according to whether there is water between each section of a feedback loop: linear and nonlinear pipeline pipeline(5) according to the data representation: scalar processor, vector processor3, the first processor controller structure comprises three independent controllers and four buffer stack. The three controller: memory controller, controller, controller operation instruction. Four: the first instruction buffer buffer stack stack, linear buffer stack, stack current readings, then write the number of stack.4, the throughput is the number: the number of tasks or output per unit time of the pipeline. TP = n / TkThe actual throughput rate is less than the maximum throughput of Tk = (k+n-1) t5, speedup: refers to the speed of the line and the function of non line speed ratio (s);Efficiency: refers to the utilization rate of pipeline equipment (E).6, if the line segment is equal to the time: throughput rate: TP=n/ (k+n-1) t TPmax=1/ tIf each execution time is not equal, complete several tasks: TP=n (sigma / Ti + (n-1) max (delta T1, Delta t2... Delta TK)7, the speedup and efficiency of the relationship: E = s/m or S = mE8, efficiency and throughput of the relationship: E = TP t0 TP = E/ or T11, efficiency: K E = n a task flow segment occupied area of the total space / time zones = T0 / K Tk?E = n/ (k+n-1) S = k? N / TP / (k+n-1) = n (k+n-1) t12, single function pipeline stack: refers to only perform one fixed function pipeline stack.13, multi functional water: water each stack stack to achieve different functions through different connections.14, nonlinear pipeline scheduling task: to find a minimum cycle, according to a new task to the input line cycle, each function section line are not in conflict, and the pipeline throughput and maximum efficiency.15, nonlinear pipeline: between some water section of feedback loop or feed-forward loop.16, start distance: continuous input even intervals between tasks.17, pipeline conflict: several tasks competing for the same water section.18, forbidden vector: distance between sets of appointments each row in the table of any of the two "x".19, conflict vector: C = (Cm? Cm-1?... C1? C2? M) which allowed maximum value in the vector20, the relevant data: in the process of execution of the instructions, if the instructions used, the number of variables, such as the operation is in front of the results of the implementation of the relevant instructions, called data.21, control: caused by conditional branch instructions, rotor program instructions, the relevant interrupt.22, three kinds of data: limit write, read after write, write.The fourth chapter1, ILP: when there are correlation between instructions in the pipeline, they can overlap parallel execution, the potential parallelism is called instruction level parallelism exists in this sequence of instructions.2, in a variety of technical development loop level parallelismin the most basic techniques are: instruction scheduling, loop unrolling technique and technical change.The fifth chapter (storage system)1, the definition method of memory storage system: two or more than two speed, capacity and price vary with hardware, software or hardware and software combination connected into a storage system. And the memory system is transparent to application programmers, and to the application programmer, it is a memory, the memory of the memory close to the speed of the fastest, the storage capacity and the storage capacity of the largest equal unit capacity price close to the lowest memory.2, the storage system is divided into two categories: (1): Cache storage system composed of Cache and main memory, the purpose is to improve the speed of memory. (2) virtual storage system consists of a main memory and hard disk, to expand memory capacity.3, the price of storage system: C = (C1S1+C2S2) / (S1+S2)4, the storage system speed: Representation: access cycle, access cycle, storage period, access time, etc..5, the hit rate of definition: probability in M1 memory access toU = N1 / (N1+N2) N1 of M1 memory access times, N2 is on the M2 memory access times.6, the efficiency of access:T1 1E = T1/T = = = f (U, T2/T1)U? T1+ (1-u) T2 u+ (1-u) T2/T1?7, using prefetching to improve the hit rate (method).Do not hit, a block of data in a plurality of adjacent M2 memory units taken out into the M1 memory.U (u+n-1 / N) = 'U' is the pre shooting technique after u is the original hit rate;The product of n as the data block size and the number of data reuse.8, accelerate the internal address transformation method: (1) the table of contents: with a small capacity high speed memory storing the page table; (2): fast and slow speed of table table table to form a two level storage system; (3): the hash function associative access into the access address access.9, the page replacement algorithm: (1) random algorithm (RAND);(2) FIFO algorithm (FIFO); (3) least recently used (LFV); (4) LRU (LRV); (5) the optimal replacement algorithm (OPT).10, "bump" phenomenon: a page is just out of the main memory, but also to be transferred.11, the stack type replacement algorithm: for an arbitrary program page address stream for the two main memory page number distribution, a memory allocated m page and n a memory page, and M = n. If at any time t, main memory page number set Bt satisfy the relation: Bt (m) = Bt (n) is a type of this kind of algorithm stack replacement algorithm.12, Cache address mapping method: (1) fully associative mapping;(2) direct mapping; (3) set associative mapping;(4) choose a set associative mapping mapping section (5).13, Cache memory replacement algorithm: (1) rotation method (2) LRV algorithm (3) comparing (4) stack method.The consistency of Cache 14, single processor:Direct method: [including write write through method, CPU writes data to Cache, while the page is written to main memory.And write back: "conflict modify method, CPU data into Cache, do not write memory, only when the replacement when the modified Cache block write back to main memory.Comparing the advantages and disadvantages of the two:(1) reliability: write direct method is better than the write back.(2) the amount of memory and communication, write back and writeless than direct method.(3) the complexity of control, direct write back write is simple.(4) the hardware implementation cost is written back to the write through law.The consistency of 15, multiprocessor: (1) the directory protocol (2) and listen to the agreementThe sixth chapter (input / output system)1, measure the performance index of I/O system mainly has the response time and reliability.Data transmission, 2 disk external transfer rate and internal transfer rate.3, the external transmission rate (burst data transmission rate): computer read from the cache data into the hard disk by disk interface, to the corresponding speed controller.4, internal transfer rate (sustained transfer rate): hard disk data from disk read, to buffer memory on the hard disk speed.5, reliable performance parameters reflecting storage peripherals are reliability, availability and credibility.6, reliability measure: mtbf.7, availability metrics: mean time between failure.8, bus: bus communication link between each subsystem shared, the two has the advantages of low cost and diversity.The main disadvantage of the 9 bus: it has exclusive use, causing the bottleneck equipment information exchange, thus limiting the total throughput of I/O system.10, split transaction bus: there is a plurality of devices, available through the packaging technology to improve the bus bandwidth, so that each I/O operation will not have to occupy the bus in the transmission process, the basic idea of the bus transaction is divided into two parts of requests and responses, such as the bus idle time interval to request and response in the a bus transaction between other bus transaction is used. (also known as water bus, bus, bus suspension packet switching)11, the control of external equipment input / output mode is divided into: direct transfer procedures, query, interrupt, DMA, channel mode.Addressing mode 12, I/O equipment: (1) memory mapped I/O or unified addressing (2) I/O addressing individual equipment13, channel: to perform limited I/O instruction, and can be a plurality of peripheral devices share a small dedicated DMA processor.14, channel function: (1) received from the CPU I/O command, and according to the peripheral equipment and the channelinstruction requires the selection of the specified connection.(2) CPU channel organization channel program, remove channel instructions from the main memory, decode the channel command, and issued a command to the device controller is selected according to the needs of. (3) as the main memory and peripheral assembly and disassembly information, data transmission and memory I/O control equipment and provide a transmission path, indicating the data memory address and send byte number. (4) specify the transfer at the end of the operation to be carried out. (5) check the peripheral equipment working state, normal or fault.(6) complete the format conversion required in data transmission process.15, types of channels: (1) channel multiplexer (2) selects the channel (3) multi channel array.The working process, 16 channels: (1) using SVCI into management program in the user program by CPU, through the management procedures to organize a channel program, and start the channel. (2) channel processor implementation of CPU for which the organization's channel program, complete the assigned work data I/O. Channel processor execute channel program was performed with the CPU user program in parallel.(3) channel program after the end to the CPU interrupt request, CPU responding to an interrupt request after second times to enter the operating system, call management program of the I/O interrupt request processing.The seventh chapter (multiprocessor)1, Cache coherence protocol: (1) the directory protocol and listen to the agreement; (2) laterally divided into: write Invalid Protocol and write update protocol; (3) longitudinally divided into single treatment protocol and single data stream protocol.2, the classification of parallel computer architecture: single instruction single data stream (SISD), single instruction multiple data stream (SIMD) and multiple instruction single data stream (MISD) and multiple instruction multiple data stream (MIMD).3, the directory protocol is divided into three categories: full map directory, the directory, the directory chain co..4, the chain Directory: by maintaining a directory pointer chain to track shared data copy.Thought: when P1 read x memory, X sent to cachel, a chain and write cachel end pointer CT also holds a pointer to a cachel in memory, P2 to read x, memory holds a pointer to a cachel2, a processor need to write x, he must be along the whole a directory even send a data information in the received signal to answer the invincible, all processors, memory to allow the processor to write rightThe cachel data block in need of replacement, to delete the cache directory from the chain, there are solutions;(1) the cachei+1 pointer to cachei+1, store the new data blockin cachel (2) cachel and cachel in the chain seat all subsequent units in X is invalid (3) using two-way chain, when replacing the no longer need to traverse the entire chain, but the pointer has doubled, agreement more perfectAdvantages: B does not limit the sharing of copy number data blocks while maintaining scalability, pointer length has the number of processors on the relation between growth, the number of processors and the number of pointers for each block of data is independent of the cacheDisadvantages: complex chain directory in Chengdu more than two directory5 definition: Internet; is symmetric systems or distributed system nodes may like processor, memory module or other devices, they exchange information through the Internet, in the topology, the Internet provides a set of interconnected or image as input and output between two groups of nodes6 (1) the number of nodes is called the network scale(2) the number of edges and nodes interconnected to the maximum value of the node is called the network diameter(3) any network nodes even the maximum length of the shortest path is called the network diameter(4) equal width (b) in the network into a two phase digestion method, the minimum number of edges cut along the road is called channel bisection width(5): refers to the designation of the routing path selection in network communication7 function: if the Internet Interconnection Network N a end and N end respectively with the integer 0, 1,...... .N algebra, is said to work with the interconnection function number and number of symmetric relations such asSaid method 8 interconnection network(1) the interconnection function representation (2) graphical representation (3) input and output the corresponding representation9 common data routing (or interconnection function) function:(1) the replacement cycle (2) (3) (4) uniform shuffle hypercube routing function (5) broadcasting and communication。
计算机系统结构试题汇总(带答案)
______，调出有关处理该中断服务程序，准备运行。
19.设多体单字低位交叉的存贮器，单体容量为 I 的 m 个分体，其 Mj 的编址模式为 m×i+j,
其中 i=0,1,…，I-1;j=______，如 m=4,M2 体对应二进制地址码最低二位的状态为______。 20.自定义数据表示包括标志符数据表示和______两类，标志符应由编绎程序建立，对______
I1： RI←A1+A2 I2： R2←A3+A4 I3： R3←A5+A6 I4： R4←A7+A8 I5： R5←A9+A10 I6： R6←R1+n2 I7： R7←R3+R4 I8： R8←R5+R6 I9： F←R7+R8 这并不是唯一可能的计算方法。假设功能段的延迟为△t。 1．画出流水线时空图。(8 分) 2．计算流水线的实际吞吐率、加速比和效率。(每个 4 分，共 12 分)
6. 透明性：指一种本来存在的事物或属性，从某种角度看似乎不存在的现象。 7. LRU 算法：即近期最少使用算法，它选择近期最少访问的页面作为被替换的页面。 8．RISC：精简指令系统计算机，这种系统中，尽量简化指令功能，只保留那些功能简 单，能在一个节拍内执行完成指令，较复杂的功能用一段子程序来实现。 9．超标量处理机：通常把一个时钟周期内能够同时发射多条指令的处理机称为超标量 处理机。 10．流水线的链接技术：指一条指令的结果寄存器可能成为后继指令的操作数寄存器的 技术。
五、(10 分) 已知四个程序在三台计算机上的执行时间(s，秒)如下：
程序
执行时间(s，秒)
计算机 A
计算机 B
计算机 C
程序 1
1
10
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机系统结构姓名：学号：一、简答题（每小题10分，共20分）1．简述使用物理地址进行DMA存在的问题，及其解决办法。
2．从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。
二、（60分）现有如下表达式：Y＝a ×X其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。
假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。
1．请写出实现该表达式的MIPS代码。
2．假设指令的平均执行时钟周期数为5，计算机的主频为500 MHz，请计算上述MIPS 代码（非流水化实现）的执行时间。
3．将上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。
注意：可以改变操作数，但不能改变操作码和指令条数。
画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。
4．根据3的结果说明流水线相关对CPU性能的影响。
三、（20分）请分析I/O对于性能的影响有多大？假设：1．I/O操作按照页面方式进行，每页大小为16 KB，Cache块大小为64 B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。
2．Cache中95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。
3．访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache 的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。
如果替换块被修改过，则再加上30个周期用于写回主存。
计算机平均每1百万个周期处理一页。
试题二计算机系统结构姓名：学号：一、名词解释（每题3分，共15分）1. Cache 2:1 经验规则3. 同构型多处理机5. 堆栈型机器2. 计算机体系结构4. 通道处理机二、填空（每空1分，共20分)1.设计I/O系统的三个标准是（）、（）和（）。
2.存储器层次结构设计技术的基本依据是程序的（）。
3.相联度越高，（）失效就越少；（）失效不受Cache 容量的影响，但（）失效却随着容量的增加而减少。
4.在虚拟存储器中，一般采用（）地址映象方法和（）更新策略。
5.计算机系统中提高并行性的技术途径有（）、（）和（）三种。
在高性能单处理机的发展中，起主导作用的是（）。
6.在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（）相关,否则就有可能出现（）、（）和（）相关。
7.对向量的处理有（）方式、（）方式、（）方式。
三、简答题（每题6分，共24分）1.任写出三种Cache的优化技术，并简述其基本思想。
2.在指令集结构设计中，应该考虑哪些主要问题？3.数据相关有哪几种类型？解决数据相关有哪些主要方法？4.试以系列机为例，说明计算机体系结构、计算机组成和计算机实现三者之间的关系。
四、计算题1. 给定以下的假设，试计算直接映象Cache和两路组相联Cache的平均访问时间以及CPU的性能。
由计算结果能得出什么结论？（1）理想Cache情况下的CPI为2.0，时钟周期为2 ns，平均每条指令访存1.4次。
（2）两者Cache容量均为128 KB，块大小都是32字节。
（3）组相联Cache中的多路选择器使CPU的时钟周期增加了10%。
（4）这两种Cache的失效开销都是80 ns。
（5）命中时间为1个时钟周期。
（6）128 KB直接映象Cache的失效率为1.0%，128 KB两路组相联Cache的失效率为0.7%。
（15分）2. 计算机系统字长64位，包含三个选择通道和一个多路通道，每个选择通道上连接了两台磁盘机和三台磁带机，多路通道上连接了了两台行式打印机，两台读卡机、10台终端，假定各设备的传输率如下：磁盘机：600 KBps，磁带机：200 KBps，行打机：6.6 KBps，读卡机：1.2 KBps，终端：1 KBps。
计算该计算机系统的最大I/O数据传输率。
（6分）3. 某计算机系统采用浮点运算部件后使浮点运算速度提高到原来的20倍，而系统运行一程序的整体性能提高到原来的10倍，试计算该程序中浮点操作所占的比例。
（5分）4. 动态多功能流水线由6个功能段组成，如下图所示：其中，s1、s4、s5、s6组成乘法流水线，s1、s2、s3、s6组成加法流水线，各个功能段时间为：s1、s3、s4、s6为△t，s2、s5为2△t，假设该流水线的输出结果可以直接返回输入端，而且设置有足够地缓冲寄存器，若以最快的方式用该流水计算：∏（Ai＋Bi）（其中i＝1..4，∏为连乘符号）（1）画出其处理过程的时空图。
（2）计算其实际的吞吐率和效率。
（15分）试题三计算机系统结构姓名：学号：一、名词解释（每题3分，共15分）8.Victim Cache9.RAID10.累加器型机器11.透明性12.向量处理机二、填空（每空1分，共20分)1.Cache失效可以分为（）、（）和（）三种。
2.说出三种对计算机发展非常关键的实现技术:( ) 、( )和( ) 。
3.2:1 Cache经验规则是指大小为N的（）Cache的失效率约等于大小为N/2的（）Cache的失效率。
4.单机和多机系统中并行性发展的技术途径有：（）、（）和（）。
5.通道分为（）通道、（）通道和（）通道三种类型。
6.在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（）相关，否则就有可能出现（）、（）和（）相关。
7.输入/输出系统包括（）和（）。
三、简答题（每题6分，共24分）1.任写出三种降低Cache失效开销的方法，并简述其基本思想。
2.指令集结构设计中表示寻址方式的主要方法有哪些？简述这些方法的优缺点。
3.软件兼容有几种？其中哪一种是软件兼容的根本特征？4.造成流水线“断流”的主要原因是哪三种相关？简述三种相关的基本思想。
四、计算题1.在伪相联中，假设在按直接映象找到的位置处没有发现匹配，而在另一个位置才找到数据（伪命中）需要2个额外的周期；直接映象的命中时间为1个时钟周期，两路组相联的命中时间为1.2个时钟周期，直接映象情况下失效开销为80个时钟周期，当Cache容量为64 KB时，直接映象的失效率为1.4%，两路组相联的失效率为1%，问：直接映象、两路组相联和伪相联这三种组织结构中，哪一种速度最快？（15分）2. 将计算机系统中某一功能的处理速度加快15倍，但该功能的处理时间仅为整个系统运行时间的30%，则采用此增强功能方法后，能使整个系统的性能提高多少？（5分）3. 计算机A 和计算机B 具有相同的指令系统。
执行同一个程序时，计算机A 的时钟周期为1 ns ，CPI 为2.0，计算机B 的时钟周期为2 ns ，CPI 为1.2。
请问执行这个程序时，哪台计算机更快？（6分）4. 动态多功能流水线由6个功能段组成，如下图：其中，s1、s4、s5、s6组成乘法流水线，s1、s2、s3、s6组成加法流水线，，各个功能段时间为：s1、s3、s4、s6为△t ，s2、s5为2△t ，假设该流水线的输出结果可以直接返回输入端，而且设置有足够地缓冲寄存器，若以最快的方式用该流水计算：∑=41i i i B A（1） 画出时空图。
（2） 计算实际的吞吐率、加速比和效率。
（15分）试题四计算机系统结构姓名：学号：一、名词解释（每题3分，共15分）13.通用寄存器型机器14.虚拟Cache15.通道处理机4．机群5．定向技术二、填空（每空1分，共20分）1.流水线中的相关有（）相关、（）相关和（）相关三种。
2.设计I/O系统的三个标准是（）、（）和（）。
3.对向量的处理有（）方式、（）方式、（）方式。
4.同构型多处理机和异构型多处理机所采用的提高并行性的技术途径分别是（）和（）。
5.地址映象方法有( )、( )和( )等三种，其中( )的冲突率最低。
6.软件兼容有（）、（）、（）和（）四种。
其中（）是软件兼容的根本特征。
三、简答题（每题6分，共24分）1.计算机体系结构设计和分析中最经常使用的三条基本原则是什么？并说出它们的含义。
2.任写出三种降低失效率的方法，并简述其基本思想。
3.指令集结构设计中，应该考虑哪些主要问题？4.通道分为哪三种类型？它们分别适合为哪种外围设备服务？四、计算题1.假定Cache的失效开销为50个时钟周期，当不考虑存储器停顿时，所有指令的执行时间都是2.0个时钟周期，访问Cache失效率为2%，平均每条指令访存1.33次。
求没有Cache和有Cache两种情况下的平均指令执行时间。
（12分）2.在三级Cache中，第一级Cache、第二级Cache和第三级Cache的局部失效率分别为4%、30%和50%。
它们的全局失效率各是多少？（8分）3.计算机A和计算机B具有相同的指令系统。
执行同一个程序时，计算机A 的时钟周期为1.1 ns，CPI为2.0，计算机B的时钟周期为2 ns，CPI为1.3。
请问执行这个程序时，哪台计算机更快？（6分）4.静态多功能流水线由6个功能段组成，如下图所示：其中，s1、s4、s5、s6组成乘法流水线，s1、s2、s3、s6组成加法流水线，各个功能段时间均为△t，假设该流水线的输出结果可以直接返回输入端，而且设置有足够地缓冲寄存器，若以最快的方式用该流水计算：∏（Ai＋Bi）（其中i＝1..4，∏为连乘符号）（3）画出时空图；（4）计算实际的吞吐率、加速比和效率。
（15分）试题五计算机系统结构姓名：学号：一、名词解释（每题3分，共15分）16.系列机3．强制性失效5. 失效率2．定向技术4．通道处理机二、填空（每空1分，共20分）1.数据相关有三种，分别是：（）、（）和（）。
2.从处理数据的角度，并行性等级可以分为字串位串、（）、（）和全并行。
3.在存储层次中，映象规则有（）、（）和（）。
4.计算机系统中提高并行性的技术途径有（）、（）和（）三种。
在高性能单处理机的发展中，起主导作用的是（）。
5.设有一个“Cache-主存”层次，Cache为4块，主存为8块；试分别对于以下2种情况，计算访存块地址为5时的索引（index）。
(1)组相联，每组两块；索引为（）。
(2)直接映象；索引为（）。
6.对向量的处理有（）方式、（）方式、（）方式。
7.根据CPU内部存储单元类型，可将指令集结构分为（）型指令集结构、（）型指令集结构和（）型指令集结构。