期中测试题部分参考答案

注意：填空题必须抄题目，其他的三道题可以不抄题目。

一、填空题

1．冯·诺依曼结构的特点是_存储程序_。

2．主机由CPU和_主存储器_组成。

3．计算机系统由_硬件_系统和__软件__系统组成。

4．计算机系统的层次结构中，位于硬件之外的所有层次统称为__虚拟机器__。

5．计算机的存储器系统是指_Cache、主存储器和辅助存储器_。

6．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是_2M_。

7．存取速度最快的器件是_寄存器_。

8．若信息码字为11100011，生成多项式G(x)=x5+x4+x+1，则计算出的CRC校验码为1110001111010。

9．按照数据传送方式的不同，总线可分为_串行总线_和__并行总线___。

10. _单向总线只能将信息从总线的一端传到另一端，不能反向传输。

11. 在单机系统中，CPU向存储器写信息，通常采用_不互锁_类型的联络方式。

12.在多机系统中，某个CPU需访问共享存储器（仅所有CPU访问的存储器），通常采

用_半互锁_类型的联络方式实现通信。

13.存储器可分为主存和__辅存_，程序必须存于_主存_内，CPU才能执行其中的指令。

14. 一个32位的个人计算机，一个字节（Byte）由__8___位（bit）组成。

15.总线同步通信影响总线效率的原因是_必须按最慢速度的部件来设计公共时钟周期_。

16. _分离式_通信充分地利用了总线的有效占用，总线上所有模块都成为_主_模块。

17.在多级存储体系中，Cache的主要功能是_提高存储速度__，虚拟存储器的主要功能

是_扩大存储容量。

18.动态半导体存储器的刷新一般有_集中式_、_分散式_和__异步式_。

19．若RAM芯片内有1024个单元，用单译码方式，地址译码器有_1024_条输出线；

用双译码方式，地址译码器有__32___条输出线。

20.高速缓冲存储器中保存的信息是主存信息的_活跃块的副本__。

二、判断题（如果错误，请纠正）

1．存储程序的基本含义是将编好的程序和原始数据事先存入主存中。√

2．计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令。×指的是每秒执行多少条指令或每秒执行多少次浮点运算。

3．一个16K×32位的存储器，其地址线和数据线的总和是46。√

4．在同步通信中，一个总线周期的传输过程是：先传输数据，再传输地址。×先地址后数据。

5．计算机存储数据的基本单位是字节（Byte）。×位（bit）

6．邮局对信件进行自动分拣，使用的计算机技术是模式识别。√

7．在三种集中式总线控制中，独立请求方式对电路故障最敏感。×链式查询。

8．磁盘的盘面上有很多半径不同的同心圆，这些同心圆称为柱面。×磁道

9．存取周期是指启动一次存储器操作到完成该操作所需的时间。×

启动一次存储器操作到完成该操作所需的时间称为存取时间。

10. CPU访问主存储器的时间是由存储体的容量决定的，存储容量越大访问存储器所需

要时间就越长。×CPU范围主存储器的时间与存储体的容量无关。

11.用1024×1芯片组成8KB存储器，CPU提供地址线A0～A15，其中A0为高位，则加

到各芯片地址端的地址线是A0～A9。×

因为A0为高位，A15是低位，加到各芯片地址端的是地址线的低10位，为A6～A15。

12.一般情况下，ROM和RAM在存储体中是统一编址的。√

13．集中刷新方式在刷新时间内并不影响CPU的读写操作。×

集中刷新方式在刷新期间，CPU不能访问内存。

14. 在程序的执行过程中，Cache与主存的地址映射是由硬件自动完成的。√

15. 用户编程的地址称为虚地址，通常虚地址的范围要比实地址大得多。√

三、问答题

1．计算机的硬件是由哪些部件组成的？它们各自有哪些功能？

计算机的硬件由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。

它们各自的功能如下。

输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算

机内部所能识别和接受的信息方式。

输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。

存储器：用来存放程序和数据。

运算器：对信息进行处理和运算。

控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动

工作。

2．某总线在一个总线周期中可并行传送8个字节数据，假设一个总线周期等于一个时钟周期，总线的时钟频率是66MHz，求总线的带宽。

8B/T =8B×f=8B×66MHz=528MBps

3．什么是总线判优？为什么需要总线判优？

总线判优是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的

优先等级顺序确定某个主设备可以占有总线。因为总线传输的特点是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势

必导致信号冲突传输无效，故需用判优来解决。

4．什么是总线标准？为什么要定制总线标准？

总线标准是国际公布或推荐的互联各个模块的标准，这个标准为各模块互联提供一

个标准界面，这个界面对它两端的模块都是透明的，即界面的任一方只需根据总线

标准的要求完成自身一方接口的功能，而不必考虑对方与界面的接口方式。

指定总线标准使系统设计简化，便于模块生产批量化，确保其性能稳定，质量可靠，

实现可移化，便于维护等，较好地解决了系统、模块、设备与总线之间不适应、不

通用及不匹配等问题。

四、综合题

1．求有效信息位为01101110的海明校验码。

2．CPU执行一段程序，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。求：Cache-主存系统的命中率、平均访问时间和效率。

命中率为1900/（1900+100）=0.95

平均访问时间=50ns×0.95+250ns×(1-0.95)=60ns

设访问缓存的时间为t，访问主存的时间为5t,则：

效率=访问缓存时间/平均访问时间×100%=t/(0.95×t+(1-0.95) ×5t) ×100%=83.3%

3.已知地址总线A15～A0，其中A0是最低位。用ROM芯片（4K×4）和RAM芯片（2K×8）组成一个半导体存储器，按字节编址。该存储器ROM区的容量为16KB，RAM的容量为10KB。问：（1）组成该存储器需要用多少块ROM芯片和RAM芯片？