计算机组成原理勘误表

且CPU与存储模块之间不需要任何接口电路
263
顺5
即CPU与主存储器之间的接口电路
即CPU与存储模块之间的接口电路
264
顺1
且并联在一起的片选线存储模块选择（CE）
且并联在一起的片选线作为存储模块的选择线（CE）
264
倒1
存储模块的低位地址信号，
存储模块的高位地址信号，
268
倒10
…存储器芯片引脚线的连接与图5-39类似。
勘误表
页码
行号或图表号
原错误
改进后正确
7
倒9
和普适计算
和普适云计算
9
倒9
用于控制处理次序与数据依赖机制的数据传递与工作驱动是
用于控制处理次序的工作驱动与数据依赖机制的数据传递是
13
倒6
存储器三个层次
存储器等三个层次
16
图1-5
空白（左上角）
主机（左上角）
19
顺10
从降低了
从而降低了
19
倒12
用MISP表示
313
倒1
…(031)8→MAR，
…(030)8→MAR，
314
顺17
正是存放SHR指令的内存单元。
正是存放SHR指令的主存单元。
314
顺18
从内存中取出目的操作数地址。
从主存中取出目的操作数地址。
314
倒18
…(030)8→MAR，
…(031)8→MAR，
314
倒14
将累加器内容取反
将累加器内容逻辑右移
倒5
AC(GR)→ALUS、ALUS→ALU、MDR→ALUS
AC(GR)→ALUR、ALUR→ALU、MDR→ALUR
308
倒1
IR(Ad)→ALUS、
IR(Ad)→ALUR、
309
顺17
ALUS→ALU、
ALUR→ALU、
313
表6-3顺4
将累加器内容算术右移存到…
将累加器内容逻辑右移存到…
313
276
图5-46
最左ROM芯片的WE，连R/W
最左ROM芯片的PGM，不连R/W
277
倒11
…ROM芯片之间进行字间串扩展
…ROM芯片之间进行字间扩展
277
倒11
…需要10片8K×8位的SRAM芯片，
…需要10片4K×8位的SRAM芯片，
291
顺18
主存容量为128KB，
主存容量为256KB，
291
87
顺8
若采用变址接寻址
若采用变址寻址
93
表2-17
Rb
Ry
93
倒7
(4)基值寻址，操作数在E=(Rb)+D
(4)基址寻址，操作数在E=(Ry)+D
94
图2-45
Rb
Ry
94
倒6
图2-45例2.26设计的指令格式
图2-45 例2.27设计的指令格式
96
倒8
地址码个数可以减少
地址码个数可以不同
96
倒3
设PC、Rx、Ry分别为
99
倒4
I=01表示X1…，I=10表示X2…
I=01表示RX1…，I=10表示RX2…
99
倒3
(X1)=0037H、(X2)=1122H
(RX1)=0037H、(RX2)=1122H
104
顺21
可分为简单读写、组合读写、…
可分为简单读写、复合读写、…
105
图3-3右块
地址+数据读+等待+数据写
58
顺9
例2.13采用的就是一维
例2.14采用的就是一维
59
顺2
表2-10 例2.14被检验数据块
表2-10 例2.15被检验数据块
60
顺8
奇偶检验位P4、P3、P2、P1分别
奇偶检验位P1、P2、P3、P4分别
61
顺2
每组中的位由一位奇偶检验位
每组中的数位由一位奇偶检验位
63
图2-25
下面一行顺数第三个字符----D3
过程调用指令于条件转移指令
过程调用指令与条件转Байду номын сангаас指令
97
顺8
原码、反码、补码与移码，其中机器数字长为8位。
原码、反码、补码与移码(仅定点整数)，其中机器数字长为8位(移码偏置值为27)。
97
顺11
机器数的真值。
机器数的真值(移码偏置值为24)。
98
顺1
移码表示的定点小数
移码表示的定点整数
98
倒6
设PC、Rx、Rb分别为
倒11
由含有WE控制线的8K×8位的…
由含有CS控制线的8K×8位的…
294
顺5
…指令功能与寻址方式而形成的，
…指令的功能需求与寻址方式而形成的，
294
顺8
指令功能与寻址特性是由中央…
指令的功能与寻址特性是由中央…
294
倒22
③指令功能与寻址特性实现的…
③指令的功能与寻址特性的实现…
294
倒1
…按指令功能与寻址特性进行…
顺12
正数点为2n-1个，负数点为(2n-1+1)个
正数点为(2n-1)个，负数点为2n个
51
顺4和顺8
原码有效数值位的值越大
原码有效数值位的量值越大
51
顺11和顺15
补码有效数值位的值越大
补码有效数值位的量值越大
51
倒14
A和B浮点机器数一般表示格式
A和B浮点机器数一般格式表示
53
倒5
浮点机器数精度，是否可表示
地址+数据写+等待+数据读
113
倒6
由总线仲裁器发出的计数器值
由总线仲裁器发出计数器值
115
顺7
独立请求集中式仲裁方式
独立请求集中仲裁方式
115
图3-18
部件N-3中长向下箭线连于BRN-3
部件N-3中长向下箭线不能连于BRN-3
115
倒7
分别需要读取N-2、N-3、
分别需要读取N-1、N-2、
116
232
倒5
其中2(W/2)-1=P。
其中2(W/2)=P。
233
倒14
…类似RS触发器的双稳态电路，
…类似基本RS触发器的双稳态电路，
233
倒12
六管记忆元中的两个MOS反相器…
六管记忆元中的两个MOS管…
235
顺5
存储字长为1静态MOS存储器的…
静态MOS存储器的…
235
顺9
…T7、T8和一个判别电路；
顺6
一是从内存取出该指令的…
一是主存取出该指令的…
313
顺13
“由于控制信号序列发生器…”
该句另起一段
313
顺14
其中ID译码与测试与CU生成…
而ID译码测试与CU生成…
313
倒5
正是存放ADD指令的内存单元。
正是存放ADD指令的主存单元。
313
倒4
从内存中取出一个源操作数。
从主存中取出一个源操作数。
…存储器芯片引脚线的连接与图5-40类似。
269
图5-42
左上角与非门和A13直接连# 的片选
左上角与非门CE输入端加非“”，加一个或门，其输入端连CE和A13，其输出端连# 的片选，A13不直接连# 的片选
271
图5-43
CS（三处）
CE
272
图5-44
M/IO
CE
273
图5-45
CE和D7～D0
…按指令的功能与寻址特性进行…
295
顺11
不同功能、不同寻址方式的…
不同功能需求、不同寻址方式的…
299
倒12
…分析指令的功能特性和通过…
…分析指令的功能需求和通过…
301
倒10
识别指令的功能特性和寻址方式，
识别指令的功能需求和寻址方式，
307
顺15
则取决于指令的功能特性。
则取决于指令的功能需求。
308
顺3
请求信号线BRN、BRN、……、
请求信号线BRN、BRN-1、……、
117
顺8
和计算机有很大影响
和计算机性能有很大影响
147
倒10
使次最低位及其后的进位输出与最低位的进位输出并行生成，
使次最低位及其后的进位输出并行生成，
152
图4-11
C0有实线连接到P1*与门输入端
C0无实线连接到P1*与门输入端
316
顺8
…可在一个存储周期内完成。
…可在一个存取周期内完成。
316
顺9
314
倒12
累加器自算术右移，即R(AC)→AC、AC0→AC0。
累加器逻辑右移SHR，即R(AC)→AC、0→AC7、AC0→CF。
315
顺2
正是存放JMP指令的内存单元。
正是存放JMP指令的主存单元。
315
顺19
和指令处理的可知
和指令处理可知
315
顺4
通常把一个指令周期一般分为
通常把一个指令周期分为
M/IO和D15～D0
273
倒7
(1024×210×32)/(256×210×8)=16片，
(1024×210×32)/(256×210×8)=16片，
273
倒4
(3)中的“存储器…均是相同的。”
“存储器…均是相同的。”调到(4)中的后面
274
倒3
存储访问控制信号（M/IO
存储访问控制信号（M/IO
175
顺14
Pj=Pjn+1Pjn…P2P1
Pj=Pj(n+1)Pjn…Pj2Pj1
180
图4-23
并行加法器左上角的Pjn+2′～Pj1′
并行加法器左上角的Pj(n+2)′～Pj1′
187
图4-27
X1
x1
191
倒9
即最后部余数为正
即最后部分余数为正
195
倒2
商的处理规则
商处理规则
202
倒11
即Mx+y=Mx±My×2-△E
顺21
采用补码计算[X-Y]补
采用补码计算[X+Y]补
164
顺18
判溢的异或门的输出V
判溢异或门的输出V
勘误表
页码
行号或图号
原错误
改进后正确
167
顺5
则变形补码表示的
则移码表示的
167
顺7
利用补码加法运算公式
利用移码加法运算公式
169
倒4
如111-111=111+999
如111-001=111+999
…在1K到几K主存存储字之间。
229
顺16
主存的速度一般是辅存的105倍。
主存的速度一般是辅存的十万倍以上。
230
倒7
…送到MAR中的N位地址信号，
…送到MAR中的W位地址信号，
230
倒6
使2N个选择信号中的一个有效，
使2W个选择信号中的一个有效，
230
倒6
以选中与N位地址信号对应…
以选中与W位地址信号对应…
下面一行顺数第三个字符----D4
66
顺3
做模2除如下
做模2除如前
勘误表
页码
行号或图表号
原错误
改进后正确
66
顺9
对于例2.18余数与出错位
对于例2.19余数与出错位
67
倒3
对于例2.18，数据有效编码为
对于例2.19，数据有效编码为
70
倒1
一个结果操作数地址地址
一个结果操作数地址
71
顺1
一个结果操作数地址地址
一个结果操作数地址
71
倒9
如主存储器地址空间为16Kb
如主存储器地址空间为16K
73
顺11
双目操作指令可能都是零地址
双目操作指令也可能是零地址
77
顺13
每次传送后地址加1
每次传送后地址加4
78
倒16
操作为:AL←(AL)+0A0H
AL←(AL)+0A0H+CF
80
顺20
控制程序运行在主程序调用
控制程序运行是在主程序调用
倒6
0≤X≤2-n-1
0≤X≤2n-1
41
倒5
-(2-n-1)≤X≤0
-(2n-1)≤X≤0
42
顺18
[X]原=0 0110000
[X]原=0 0001101
44
顺9
补码最高为位为符号位
补码最高位为符号位
45
倒13
反码最高为位为符号位
补码最高位为符号位
47
顺1
[+0]移=[-0]补=1 00…00
[+0]移=[-0]移=1 00…00
用MISP（百万条指令/秒）表示
22
顺6
那软件则工具
那软件则是工具
22
顺15
也就可以理解理了
也就可以理解了
23
顺2
是指扩展计算机
是指为扩展计算机
27
倒9
2M-1≤N≤2M
2N-1≤M≤2N
36
顺6
和18条寻址方式
和18种寻址方式
41
倒9
[X1]原=X1=0.0110
[X1]原=X1=0.0110
41
即Mx+y=Mx±My×2-△E
209
顺9
F=A∧B，实现与运算
E=A∧B，实现与运算
210
图4-41
C1
Ci
211
顺7
共有23根引脚，其中输出引脚8根、输入引脚15根
共有22根引脚，其中输出引脚8根、输入引脚14根
223
倒12
……与串行存储器的访问特性。
……与串行存储器的访问规则。
225
表5-1第二行第四列
…T7、T8和一个判别电路组成；
235
图5-9右下方
A(W/2)
A(W-1)
242
顺6
即片选与读信号同时有效时间；
即片选与写信号同时有效时间；
242
顺8
…读或写时间的两个不同的概念，
…读或写时间是两个不同的概念，
253
图5-24左边
译码器输入A1、A2、A3、A4
译码器输入A1、A2
262
倒6
即CPU与存储器之间的不需要任何接口电路
47
顺8
移码的最高为位为符号位
移码的最高位为符号位
47
顺9
[X]移=0X1X2…Xn-1Xn
[X]移=0XnXn-1…X2X1
47
顺10
[X]移=0X1X2…Xn-1Xn
[X]移=0XnXn-1…X2X1
48
顺9
便于比较浮点数大小和简化
便于比较大小和简化
48
顺11
均为2n-1个
均为(2n-1)个
48
浮点机器数精度是否可表示
53
倒1
为24位(单精度)或53位(双精度)
为24位(单精度)或52位(双精度)
54
倒5
如精心设计逻辑思路来
如精心设计逻辑电路来
55
顺5
称为检错码纠错码
称为检错纠错码
57
顺11
表2-9 例2.13被检验数据
表2-9 例2.14被检验数据
57
倒5
偶检验码所有位做异或运算
奇检验码所有位做异或运算
153
图4-13
右侧C4与G1*间的有虚线“----”
右侧C4与G1*间的无虚线“----”
160
顺10
X=1000，Y=-1001
X=-1000，Y=-1001
160
顺11
采用补码计算[X-Y]补
采用补码计算[X+Y]补
161
顺20
③X=1000，Y=-1001
X=-1000，Y=-1001
161
随机、易失、写常态、非破坏
随机、易失、写常态、非破坏读
225
表5-1第三行第四列
随机、易失、写常态、非破坏
随机、易失、写常态、非破坏读
226
顺3
…N个存储器中存储速度最快…
…N个存储器中存取速度最快…
227
顺5
由于程序访问具有时间局部性
由于程序访问具有空间局部性
229
顺14
…在1K到几十K主存存储字之间。