最新微机原理与接口教案1

微机原理与接口教案1第2课次授课计划基本内容:第二章 16位微处理器2.1 8086的编程结构2.2 8086的引脚信号和工作模式目的要求:1.掌握8086CPU的编程结构2.掌握8086的内部组成结构、寄存器结构3.掌握8086总线周期的概念4.理解8086的并行流水线工作方式5.掌握存储器的编址6.掌握8086CPU主要引脚信号的功能（地址总线、数据总线、控制总线）7.理解8086CPU工作模式及典型配置。

难点:CPU的编程结构标志寄存器的含义理解8086CPU外部引脚信号的作用及它们之间是如何协同工作的复习巩固:1.微型计算机工作过程2.微型计算机结构新课讲授:2.1.1 8086的编程结构1.8086 CPU的一般性能特点（1）16位的内部结构，16位双向数据信（2）20位地址信号线，可寻址1MB存储单（3）较强的指令系统。

（4）利用16位地址总线进行I/O端口寻址，可寻址64K个I/O端口。

（5）中断功能强，可处理内部软件中断和外部中断，中断源可达256个。

（6）单一的+5V电源，单相时钟频率5MHz。

2.编程结构8086是intel系列的16位微处理器，有16根数据线和20根地址线，可寻址空间1MB 要掌握一个CPU的性能和使用方法，首先应该了解它的编程结构。

所谓编程结构，就是从程序员和使用者的角度看到的结构，当然，这种结构与CPU内部的物理结构和实际布局是有区别的。

下图就是8086的编程结构图。

在编程结构图中可以看到，从功能上，8086分两部分，即总线接口部件（bus interface unit,BIU）和执行部件（execution unit,EU）。

（1）总线接口部件（BIU）1.总线接口部件的功能是负责与存储器、I/O端口传送数据。

具体来看，就是完成取指令，指令排队，配合执行部件的动作，从内存单元或I/O端口取操作数，或者将操作结果送内存单元或者I/O端口。

2.8086的总线接口部件由以下各部分组成：①4个段地址寄存器：CS：16位代码段寄存器（code segment）；DS：16位数据段寄存器（data segment）；ES：16位附加段寄存器（extra segment）；SS：16位堆栈段寄存器（stack segment）。

②16位指令指针寄存器IP（instruction pointer）：用来指向下一条要取出的指令代码。

③20位地址加法器：将16位逻辑地址变换成存储器读/写所需的20位物理地址。

④6字节指令队列缓冲器：预存6字节的指令代码。

⑤总线控制逻辑：发出总线控制信号。

实现存储器读/写控制和I/O读/写控制。

它将8086 CPU的内部总线与外部总线相连，是8086 CPU与外部打交道不可缺少的路径。

3.8086总线接口部件的特点：①8086的指令队列为6个字节，CPU在执行指令的同时，从内存中取下面1条指令或几条指令放在指令队列中。

这样，一般情况下，8086执行完一条指令就可以立即执行下一条指令，而不像以往的计算机那样轮番地进行取指令和执行指令的操作，从而提高了CPU的效率。

②地址加法器用来产生20位地址。

8086用20位地址寻址1MB的内存空间，但8086内部寄存器都是16位的，所以需要一个附加机构来根据16位寄存器提供的信息计算出20位的物理地址。

即：物理地址（PA）=段基址×10H+偏移地址（EA）（2）执行部件（EU）1.执行部件负责指令的执行，由下列4部分组成：①4个通用16位寄存器，即AX、BX、CX、DX；②4个专用16位寄存器，即基数指针寄存器BP（base pointer），堆栈指针寄存器SP（stack pointer），源变址寄存器SI（source index），目的变址寄存器DI(destination index)；③标志寄存器FR（flag register）；④算术逻辑部件ALU（arithmetic logic unit）。

2.通用寄存器①4个通用寄存器可作为16位寄存器使用，也可作为8位寄存器使用。

比如，BX寄存器作为8位寄存器时，分别称为BH和BL，BH为高8位，BL为低8位。

②数据寄存器特有的习惯用法：AX：累加器，指令系统中有许多指令都是利用累加器来执行的。

所有I/O 指令都通过AX与接口传送信息，中间运算结果也多放于AX中；BX：基址寄存器。

在间接寻址中用于存放基地址；CX：计数寄存器。

用于在循环或串操作指令中存放计数值；DX：数据寄存器。

在间接寻址的I/O指令中存放I/O端口地址；在32位乘除法运算时，存放高16位数。

③地址指针寄存器SP：堆栈指针寄存器，其内容为栈顶的偏移地址；BP：基址指针寄存器，常用于在访问内存时存放内存单元的偏移地址。

④BX与BP在应用上的区别作为通用寄存器，二者均可用于存放数据；作为基址寄存器，用BX 表示所寻找的数据在DS数据段；用BP则表示数据在SS堆栈段。

⑤变址寄存器SI：源变址寄存器DI：目标变址寄存器变址寄存器在指令中常用于存放数据在内存中的地址。

3.标志寄存器标志寄存器共有16位，其中7位未用，所用的各位含义如下：（1）状态标志位状态标志有6个，即SF、ZF、PF、CF、AF和OF。

①符号标志SF：它和运算结果的最高位相同。

它指出前面的运算执行后的结果是正（SF=0）还是负（SF=1）。

②零标志ZF：如果当前的运算结果为0，则ZF=1；如果当前的运算结果不为0，ZF=0。

③奇偶标志PF：如果运算结果的低8位中所含的1的个数为偶数，则PF=1；否则PF=0。

④进位标志CF：执行一个加法运算使最高位产生进位时，或者执行一个减法运算引起最高位产生借位时，则CF=1；否则CF=0。

另外循环指令也影响CF。

⑤辅助进位标志AF：当加法运算时，第三位往第四位（即半字节）有进位，或减法运算时第三位从第四位有借位，则AF=1；否则AF=0。

用于BCD 码的调整依据。

⑥溢出标志OF：当运算过程中产生溢出时，OF=1；否则OF=0。

溢出：当字节运算的结果超出了范围–128~+127，或者当字运算的结果超出了范围-32768~+32767时称为溢出。

（2）控制标志位①方向标志DF（direction flag）这是控制串操作指令用的标志。

如果DF 为0，则串操作过程中地址会不断增值；反之，如果DF为1，则串操作过程中地址不断减值。

②中断允许标志IF（interrupt enable flag）这是控制可屏蔽中断的标志。

如IF为0，则CPU不能响应可屏蔽中断请求；如IF为1，则CPU可接受可屏蔽中断请求。

③跟踪标志TF（trap flag）又称为单步标志，如果TF为1，则CPU按跟踪方式执行指令。

这些控制标志一旦设置后，便对后面的操作产生控制作用。

3.并行流水线工作方式4 . 8086的总线周期概念为了取得指令或传送数据，就需要CPU的总线接口部件执行一个总线周期。

CPU完成一次访问内存（或接口）操作所需要的时间就叫做总线周期。

在8086中，一个最基本的总线周期由4个时钟周期组成，时钟周期是CPU 的基本时间计量单位，它由计算机主频决定。

在一个最基本的总线周期中，习惯上将4个时钟周期分别称为4个状态，即T1状态、T2状态、T3状态和T4状态。

（1）T1状态，发地址信息。

CPU往多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。

（2）T2状态，输出状态信息。

CPU从总线上撤销地址，使总线的低16位浮置成高阻态，用于传输数据。

总线的高4位（A19~A16）用来输出本总线周期状态信息。

这些状态信息用来表示中断允许状态、当前正在使用的段寄存器名单。

（3）T3状态，多路总线的高4位继续提供状态信息，而总线的低16位上出现由CPU写出的数据或者CPU从存储器或者端口中读入的数据。

（4）T3之后，可能插入TW（等待状态）。

由于外设或存储器速度较慢，常常不能及时配合CPU传送数据。

这时，外设或存储器会通过READY信号线在T3状态启动之前向CPU发送一个“数据未准备好”的信号，于是CPU会在T3之后插入1个或多个附加的时钟周期TW。

在TW状态，总线上的信息情况和T3状态的信息情况一样。

当指定的存储器或外设完成数据传送时，便在READY线上发出“准备好”信号，CPU接收到这一信号后，会自动脱离TW状态进入T4状态。

（5）在T4状态，总线周期结束。

需要指出，只有在CPU和内存或I/O接口之间传输数据，以及填充指令队列时，CPU才执行总线周期。

如果在1个总线周期之后，不立即执行下一个总线周期，那么，系统总线就处在空闲状态，此时，执行空闲周期。

下图表示了一个典型的总线周期序列。

5.存储器编址（1）内存单元的编址每个内存单元在整个内存空间中都具有惟一的地址----物理地址（20位）。

每个内存单元的地址码都由两部分组成：段（基）地址 16位逻辑地址（CS、DS、ES、SS）段内地址 16位相对地址/偏移地址（BP、BX、IP等）段基地址：决定存储单元在内存中的位置。

相对地址（偏移地址）：决定该存储单元相对段内第一个单元的距离。

逻辑段的起始地址称为段首（段首的偏移地址=0），每个逻辑段内的第一个单元。

物理地址：内存单元在整个内存空间中的唯一地址。

（2）实地址模式下的存储器地址变换内存物理地址由段基地址和偏移地址组成：物理地址=段基地址×16+偏移地址物理地址=段基地址×10H+偏移地址（3）物理地址计算方法（4）CS、DS、SS和其他寄存器组合指向存储单元的示意图2.2.1 8086CPU的引脚信号和工作模式1.最小模式和最大模式的概念（1）最小模式：在系统中只有8086一个微处理器。

所有总线控制信号都直接由8086产生，系统中的总线控制电路因此可降到最少。

（2）最大模式：用于较大规模的8086系统中，总是包含有俩个或多个微处理器，其中一个主处理器为8086，其他处理器为协处理器，协助主处理器工作。

2. 8086CPU的引脚信号和功能对8086各引脚信号进行分类介绍，下图2-1为8086的引脚信号图。

图2-1 8086的引脚信号图（1）地址/数据总线AD15～AD0分时复用的存储器或端口的地址和数据总线。

传送地址时为单向的三态输出，而传送数据时可双向三态输入／输出。

正是利用分时复用的方法才能使8086／8088用40条引脚实现20位地址、16位数据及众多的控制信号和状态信号的传输。

作为复用引脚，在总线周期的T1状态时，作为地址线，A15～A0输出存储器或I/O端口的地址信号。

在T2～T4状态，D15～D0用作双向数据线。

在T2状态浮置成高阻状态，为传输数据作准备;在T3状态,用于传输数据;T4状态结束总线周期。

当CPU响应中断，以及系统“保持响应”时，AD15～AD0浮空置为高阻状态。