西南科技大学2017年数字电子技术期末考试试题及答案

合集下载

数字电子技术期末复习试卷及答案(四套)

数字电子技术期末复习试卷及答案(四套)

数字电子技术基础试卷(本科)及参考答案试卷一一、(20分)选择填空。

从每个小题的四个选项中选出一个正确答案,并将其编号填入该题后的括号中。

1.十进制数3.625的二进制数和8421BCD码分别为()A.11.11 和11.001 B.11.101 和0011.1C.11.01 和11.1 D.11.101 和11.1012.下列几种说法中错误的是()A.任何逻辑函数都可以用卡诺图表示。

B.逻辑函数的卡诺图是唯一的。

C.同一个卡诺图化简结果可能不是唯一的。

D.卡诺图中1的个数和0的个数相同。

3.和TTL电路相比,CMOS电路最突出的优点在于()A.可靠性高B.抗干扰能力强C.速度快D.功耗低4.为了把串行输入的数据转换为并行输出的数据,可以使用()A.寄存器B.移位寄存器C.计数器D.存储器5.单稳态触发器的输出脉冲的宽度取决于()A.触发脉冲的宽度B.触发脉冲的幅度C.电路本身的电容、电阻的参数D.电源电压的数值6.为了提高多谐振荡器频率的稳定性,最有效的方法是()A.提高电容、电阻的精度B.提高电源的稳定度C.采用石英晶体振荡器C.保持环境温度不变7.已知时钟脉冲频率为f cp,欲得到频率为0.2f cp的矩形波应采用()A.五进制计数器B.五位二进制计数器C.单稳态触发器C.多谐振荡器8.在图1-8用555定时器组成的施密特触发电路中,它的回差电压等于()A.5V B.2VC.4V D.3V图1-8二、(12分)已知输入信号A、B、C的波形,试画出图2所示各电路输出(L1、L2、L3)的波形。

设触发器的初态为0。

图2三、(10分)如图3所示,为检测水箱的液位,在A 、B 、C 、三个地方安置了三个水位检测元件,当水面低于检测元件时,检测元件输出低电平,水面高于检测元件时,检测元件输出高电平。

试用与非门设计一个水位状态显示电路,要求:当水面在A 、B 之间的正常状态时,仅绿灯G 亮;水面在B 、C 间或A 以上的异常状态时,仅黄Y 灯亮;水面在C 以下的危险状态时,仅红灯R 亮。

数字电子技术期末考试试题

数字电子技术期末考试试题

数字电子技术期末考试试题期末考试试题课程名称 《数字电子技术》 适用专业自动化、测控 考试时间 ( 120 )分钟一、 填空题(22分每空2分)1、=⊕0A , =⊕1A 。

2、JK 触发器的特性方程为: 。

3、单稳态触发器中,两个状态一个为 态,另一个为 态.多谐振荡器两个状态都为 态, 施密特触发器两个状态都为 态.4、组合逻辑电路的输出仅仅只与该时刻的 有关, 而与 无关。

5、某数/模转换器的输入为8位二进制数字信号(D 7~D 0),输出为0~25.5V 的模拟电压。

若数字信号的最低位是“1”其余各位是“0”,则输出的模拟电压为 。

6、一个四选一数据选择器,其地址输入端有 个。

二、 化简题(15分 每小题5分)用卡诺图化简逻辑函数,必须在卡诺图上画出卡诺圈1) Y (A,B,C,D )=∑m (0,1,2,3,4,5,6,7,13,15)2)∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数,必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形(触发器的初始状态为0). 1、2、四、 分析题(17分)1、分析下图,并写出输出逻辑关系表达式,要有分析过程(6分)2、电路如图所示,分析该电路,画出完全的时序图,并说明电路的逻辑功能,要有分析过程(11分)五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况:绿灯亮表示全部正常;红灯亮表示有一台不正常;黄灯亮表示两台不正常;红、黄灯全亮表示三台都不正常。

列出控制电路真值表,要求用74LS138和适当的与非门实现此电路(20分)2、中规模同步四位二进制计数器74LS161的功能表见附表所示;请用反馈预置回零法设计一个六进制加法计数器。

数字电子技术试题及答案(题库)

数字电子技术试题及答案(题库)

《数字电子技术》试卷姓名:__ _______ 班级:__________ 考号:___________ 成绩:____________1. 有一数码10010011,作为自然二进制数时,它相当于十进制数( ),作为8421BCD 码时,它相当于十进制数( )。

2.三态门电路的输出有高电平、低电平和( )3种状态。

3.TTL 与非门多余的输入端应接( )。

4.TTL 集成JK 触发器正常工作时,其d R 和d S 端应接( )电平。

5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ,该函数的反函数F =( )。

6. 如果对键盘上108个符号进行二进制编码,则至少要( )位二进制数码。

7. 典型的TTL 与非门电路使用的电路为电源电压为( )V ,其输出高电平为( )V ,输出低电平为( )V , CMOS 电路的电源电压为( ) V 。

8.74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出 01234567Y Y Y Y Y Y Y Y 应为( )。

9.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。

该ROM 有( )根地址线,有()根数据读出线。

10. 两片中规模集成电路10进制计数器串联后,最大计数容量为( )位。

11. );Y 3 =( )。

12. 某计数器的输出波形如图1所示,该计数器是( )进制计数器。

13.驱动共阳极七段数码管的译码器的输出电平为( )有效。

二、单项选择题(本大题共15小题,每小题2分,共30分)(在每小题列出的四个备选项中只有一个是最符合题目要求的,请将其代码填写在题后的括号内。

错选、多选或未选均无分。

)1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。

A .F(A,B,C)=∑m (0,2,4) B. (A,B,C)=∑m (3,5,6,7) C .F(A,B,C)=∑m (0,2,3,4) D. F(A,B,C)=∑m (2,4,6,7)2.8线—3线优先编码器的输入为I 0—I 7 ,当优先级别最高的I 7有效时,其输出012Y Y Y ••的值是( )。

数字电子技术期末考试试题含答案

数字电子技术期末考试试题含答案

.《数字电子技术》考试一试卷(第一套)课程号2904025035考试时间100分钟合用专业年级(方向):应用物理、电信科技2010级考试方式及要求:闭卷笔试题号一二三四五六七总分得分阅卷人(注:集成电路CD4532、74HC138、74HC151的功能见附表)一、填空题(共28分)1、(2分)()H=()D=()8421BCD。

2、(2分)逻辑函数L=+A+B+C+D=(1)。

3、(2分)由传输门组成的电路以以下图所示,当A=0时,输出L=B。

4、(2分)三态门可能输出的三种状态是低电平、高电平易高阻态_。

5、(3分)A/D变换器一般要经过_采样__、保持、量化和__编码__这4个步骤,A/D变换器的变换速度主要取决于变换种类。

对双积分型A/D变换器、并行比较型A/D变换器和逐次比较型A/D变换器的相对速度进行比较,变换速度最快的是_并行比较型A/D变换器__。

.西南石油大学试卷第2页共11页6、(2分)集成优先编码器CD4532(功能表见后)正常接电源和地,且 待编码信号输入端I 0 2 6 7,输入使能端 EI=1 ,其他输入端为 , =I =I =I =10 其输出Y 21Y 0为 111。

Y7、(3分)集成数据选择器74HC151组成的电路以以下图所示,则其输出Y=ABCABCABC 。

(注:不需化简)Y0 ABE YS2S174HC151CS0D0D1 D2D3D4 D5D6D70 18、(3分)某PLA 电路以以下图所示,其输出逻辑函数表达式 X=ABC A BC A BC 。

ABC×× ×× ×× × ×××× ×××××××X Y9、(2分)某单极性输出的 8位D/A 变换器正常工作,当输入数字量为 (10101010)B 时,其输出电压为,当输入数字量为(10101100) 时,其输出电压为V 。

《数字电子技术》期末考试试卷附答案

《数字电子技术》期末考试试卷附答案

《数字电子技术》期末考试试卷附答案一、填空题(共10空,每空3分,共30分)1. (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 。

3 . 三态门输出的三种状态分别为:、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器,其地址线为条、数据线为条。

二、选择题 (选择一个正确的答案填入括号内,每题4分,共40分 )1.设下图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:()图。

2.下列几种TTL电路中,输出端可实现线与功能的电路是()。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路,其多余输入端正确的处理方法是()。

A.通过大电阻接地(>1.5KΩ) B、悬空C、通过小电阻接地(<1KΩ)D、通过电阻接V CC4.图2所示电路为由555定时器构成的()。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路()。

A、计数器B、寄存器C、译码器D、触发器6.下列几种A/D转换器中,转换速度最快的是()。

A. 并行A/D转换器 B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7.某电路的输入波形 u I 和输出波形 u O 如下图所示,则该电路为()。

A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8.要将方波脉冲的周期扩展10倍,可采用()。

A. 10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器9、已知逻辑函数与其相等的函数为()。

A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时,最多可以有()个数据信号输出。

A、4B、6C、8D、16三、分析下列电路。

(30分)1、写出如图1所示电路的真值表及最简逻辑表达式。

第一学期《数字电子技术》课程期末考试试卷A和答案数字电路与逻辑设计

第一学期《数字电子技术》课程期末考试试卷A和答案数字电路与逻辑设计

北京信息科技大学2008~2009学年第一学期《数字电子技术》课程期末考试试卷A课程所在学院:自动化学院适用专业班级:测控0601-03考试形式:闭卷注意:所有答案写在答题纸上,写在试卷上无效。

一、填空题(本题满分20分,共含10道小题,每小题2分)1∙(7AC1)16=( )2=( 1=( )]0。

2.具有推挽式输出级的TT1电路(是/否)可以将输出端并联使用,普通的CMOS门(是/否)可以将输出端并联使用。

(输入端的状态均为不定)3.相同编号的最小项和最大项存在的关系为o4.(+1oo"的原码为,反码为,补码为o5.若A是逻辑变量,则A㊉I=。

二、逻辑函数式的化筒(12分)1 .利用公式法化简为最简与或式:F=AB∖A f CD+(AD+3'C')')(4+B)2 .利用卡诺图法将逻辑函数化简为最简与或式:y(A,B,G=>z(OJ2,4),给定约束条件为m3+rτ‰t+mβ+rr‰j=O下面电路图中,写出输出信号是什么状态(高电平、低电平或高阻态),已知乂为74系四、试用一片8选1数据选择器74HC151产生逻辑函数:Y=AB r CD÷48(C÷r>)+ABXCΦZ))÷ABC r 要求给出设计的全过程,并画出逻辑电路图。

(12分)s ,A2A4YO O O OO O O1O∣O O1O D1O O11O1O OO1O1/人O11O2O11151X X X高阻五、TT1主从JK触发器的输入波形如图所示,画出输出端Q的波形(12分)CP六、分析如图时序逻辑电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路的功能以及能否自启动。

(14分)CP七、 试用一片4位同步二进制计数器741S163接成十进制计数器(允许附加必要的门电路,采用清零法),并作简要说明。

741S163的引脚图如下所示。

数电期末考试题及答案

数电期末考试题及答案

数电期末考试题及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是()。

A. 与运算B. 或运算C. 非运算D. 异或运算答案:C2. 一个触发器可以存储()位二进制信息。

A. 1B. 2C. 3D. 4答案:A3. 以下哪个不是组合逻辑电路的特点?()A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 没有记忆功能D. 任何时刻输出仅由该时刻的输入决定答案:B4. 一个4位二进制计数器可以计数到()。

A. 8B. 16C. 15D. 14答案:B5. 一个D触发器的特点是()。

A. 有两个稳定状态B. 只有一个稳定状态C. 没有稳定状态D. 以上都不是答案:A6. 在数字电路中,以下哪个不是基本的门电路?()。

A. 与门B. 或门C. 非门D. 异或门答案:D7. 一个3线-8线译码器可以译码()种不同的输入。

A. 3B. 8C. 6D. 7答案:B8. 一个8位寄存器可以存储()位二进制数。

A. 8B. 16C. 32D. 64答案:A9. 以下哪个是同步时序电路的特点?()A. 电路的输出仅依赖于当前的输入B. 电路的输出依赖于当前的输入和电路的历史状态C. 电路的输出不依赖于输入D. 电路的输出仅依赖于电路的历史状态答案:B10. 一个JK触发器可以表示()种不同的状态。

A. 1B. 2C. 3D. 4答案:B二、填空题(每题2分,共20分)1. 在数字电路中,一个基本的与门电路有_____个输入端和一个输出端。

答案:22. 一个4位二进制计数器的计数范围是从0到_____。

答案:153. 一个D触发器在时钟信号的上升沿到来时,其输出Q将与输入D保持_____。

答案:一致4. 在数字电路中,一个3线-8线译码器的输出是_____进制的。

答案:二5. 一个8位寄存器可以存储的最大十进制数是_____。

答案:2556. 一个JK触发器在J=0,K=0时,其状态将保持_____。

数字电子技术期末复习题库及答案完整版

数字电子技术期末复习题库及答案完整版

数字电子技术期末复习题库及答案完整版数字电子技术期末复习题库及答案HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。

能够反映和处理逻辑关系的数学工具称为逻辑代数。

2、在正逻辑的约定下,“1”表示高电平,“0”表示低电平。

3、数字电路中,输入信号和输出信号之间的关系是逻辑关系,所以数字电路也称为逻辑电路。

在逻辑关系中,最基本的关系是与逻辑、或逻辑和非逻辑。

4、用来表示各种计数制数码个数的数称为基数,同一数码在不同数位所代表的权不同。

十进制计数各位的基数是10,位权是10的幂。

5、8421 BCD码和2421码是有权码;余3码和格雷码是无权码。

6、进位计数制是表示数值大小的各种方法的统称。

一般都是按照进位方式来实现计数的,简称为数制。

任意进制数转换为十进制数时,均采用按位权展开求和的方法。

7、十进制整数转换成二进制时采用除2取余法;十进制小数转换成二进制时采用乘2取整法。

8、十进制数转换为八进制和十六进制时,应先转换成二进制,然后再根据转换的二进数,按照三个数码一组转换成八进制;按四个数码一组转换成十六进制。

9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。

10、最简与或表达式是指在表达式中与项中的变量最少,且或项也最少。

13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。

卡诺图的画图规则:任意两个几何位置相邻的最小项之间,只允许一位变量的取值不同。

14、在化简的过程中,约束项可以根据需要看作1或0。

二、判断正误题1、奇偶校验码是最基本的检错码,用来使用PCM方法传送讯号时避免出错。

(对)2、异或函数与同或函数在逻辑上互为反函数。

(对)3、8421BCD码、2421BCD码和余3码都属于有权码。

(错)4、二进制计数中各位的基是2,不同数位的权是2的幂。

数字电子技术试题库及答案期末考试秘籍

数字电子技术试题库及答案期末考试秘籍

数字电子技术期末试题库一、选择题:A组:1.如果采用偶校验方式,以下接收端收到的校验码中,〔 A 〕是不正确的A、00100B、10100C、11011D、111102、某一逻辑函数真值表确定后,下面描述该函数功能的方法中,具有唯一性的是〔B〕A、逻辑函数的最简及或式B、逻辑函数的最小项之和C、逻辑函数的最简或及式D、逻辑函数的最大项之和3、在以下逻辑电路中,不是组合逻辑电路的是〔D〕A、译码器B、编码器C、全加器D、存放器4、以下触发器中没有约束条件的是〔D〕A、根本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器5、555定时器不可以组成D。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器6、编码器〔A〕优先编码功能,因而〔C〕多个输入端同时为1。

A、有B、无C、允许D、不允许7、〔D〕触发器可以构成移位存放器。

A、根本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器8、速度最快的A/D转换器是〔A〕电路A、并行比拟型B、串行比拟型C、并-串行比拟型D、逐次比拟型9、某触发器的状态转换图如下图,该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.〔电子专业作〕对于VHDL以下几种说法错误的选项是〔A 〕A VHDL程序中是区分大小写的。

B 一个完整的VHDL程序总是由库说明局部、实体和构造体等三局部构成C VHDL程序中的实体局部是对元件和外部电路之间的接口进展的描述,可以看成是定义元件的引脚D 构造体是描述元件内部的构造和逻辑功能B组:1、微型计算机和数字电子设备中最常采用的数制是--------------------------------〔 A 〕2、十进制数6在8421BCD码中表示为-------------------------------------------------〔 B 〕A.0101B.0110C. 0111D. 10003、在图1所示电路中,使__AY 的电路是---------------------------------------------〔 A 〕A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------〔 D 〕A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------〔 C 〕A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、输入A、B和输出Y的波形如以下图所示,则对应的逻辑门电路是-------〔 D 〕A. 及门B. 及非门C. 或非门D. 异或门7、以下电路中属于时序逻辑电路的是------------------------------------------------------〔 B 〕A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下,使组合逻辑电路产生了竞争及冒险,这是由于信号的---------〔 A 〕A. 延迟B. 超前C. 突变D. 放大9、以下哪种触发器可以方便地将所加数据存入触发器,适用于数据存储类型的时序电路--------------------------------------------------------------------------------〔 C 〕A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如以下图,正确输出的波形是-----------------------------------------------〔 A 〕A. ○1B. ○2C. ○3D. ○4C组:1.十进制数25用8421BCD码表示为 A 。

《数字电子技术》期末考试试卷附答案C卷

《数字电子技术》期末考试试卷附答案C卷

《数字电子技术》期末考试试卷附答案C卷一、填空题(共15空,每空2分,共30分)1、斯密特触发器属于稳态电路。

斯密特触发器的主要用途有、等。

2、单稳态触发器在触发脉冲的作用下,从态转换到态。

依靠作用,又能自动返回到态。

3、多谐振荡器电路没有,电路不停地在之间转换,因此又称作。

4、555定时器的最后数码为555的是产品,为7555的是产品。

5、施密特触发器具有现象,又称特性;单稳触发器最重要的参数为。

二、判断题(共10题,每题2分,共20分)1、集成计数器通常都具有自启动能力。

()2、使用3个触发器构成的计数器最多有8个有效状态。

()3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。

()4、利用一个74LS90可以构成一个十二进制的计数器。

()5、用移位寄存器可以构成8421BCD码计数器。

()6、555电路的输出只能出现两个状态稳定的逻辑电平之一。

()7、施密特触发器的作用就是利用其回差特性稳定电路。

()8、莫尔型时序逻辑电路,分析时可以不写输出方程。

()9、十进制计数器是用十进制数码“0~9”进行计数的。

()10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。

()三、选择题(共10题,每题3分,共30分)1、一个容量为1K×8的存储器有()个存储单元。

A.8B.8KC.8000D.90182、要构成容量为4K×8的RAM,需要()片容量为256×4的RAM。

A.2B.4C.8D.323、寻址容量为16K×8的RAM需要()根地址线。

A.4B.8C.14D.164、某存储器具有8根地址线和8根双向数据线,则该存储器的容量为()。

A.8×3B.8K×8C.256×8D. 256×2565、随机存取存储器具有()功能。

A.读/写B.无读/写C.只读D.只写6、欲将容量为128×1的RAM扩展为1024×8,则需要控制各片选端的辅助译码器的输出端数为()。

西大成人教育数字电子技术期末考试复习题及参考答案

西大成人教育数字电子技术期末考试复习题及参考答案

数字电子技术一.单选题(共18题,39.6分)1数-模转换器为达到转换精度,若仅根据分辨率考虑,当要求精度达到±0.2%至少采用DAC的位数为()。

A10位B11位C9位D8位正确答案:B2一个四位串行数据,输入四位移位寄存器,时钟脉冲频率为1kHz,经过()可转换为4位串行数据输出。

A8msB4msC8µsD4µs正确答案:A3八路数据选择器,其地址输入端(选择控制端)有()个。

A8个B2个C3个D4个正确答案:C4数/模转换器的分辨率取决于()。

A输入数字量的位数,位数越多分辨率越高。

B输出模拟电压UO的大小,UO越大,分辨率越高。

C参考电压UREF的大小,UREF越大,分辨率越高D运放中反馈电阻的大小,电阻越大,分辨率越高。

正确答案:A5十进制数3.625的8421BCD码分别为()。

A11.001B0011.011000100101C11.011000100101D11.101正确答案:B6一个有10条地址线16条位线的ROM,其存储容量为()。

A10×16位B1k×16位C10×4位D1k×4位正确答案:B7移位寄存器是既能寄存数码,又能在时钟脉冲的作用下使数码向高位或向低位移动,由D 触发器构成的移位寄存器如下图所示,初始状态为0,若D0D1D2D3为1010,经过3个脉冲后的Q0Q1Q2Q3的状态为()。

A0000B0001C0010D0100正确答案:D8下图所示电路是()。

A无稳态触发器B单稳态触发器C双稳态触发器D多谐振荡器正确答案:B9要构成五进制计数器,至少需要()个触发器。

A2B3C4D5正确答案:B10下列说法中正确的是()。

A译码器、计数器都是时序逻辑电路B编码器、数值比较器、移位寄存器都是组合逻辑电路C全加器、寄存器都是组合逻辑电路DN进制计数器可以实现N分频正确答案:D11下列数中,最大的数是()。

数字电子技术试题库及答案期末考试秘籍

数字电子技术试题库及答案期末考试秘籍

数字电子技术期末试题库一、选择题:A组:1.如果采用偶校验方式,下列接收端收到的校验码中,( A )是不正确的A、00100B、10100C、11011D、111102、某一逻辑函数真值表确定后,下面描述该函数功能的方法中,具有唯一性的是(B)A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和3、在下列逻辑电路中,不是组合逻辑电路的是(D)A、译码器B、编码器C、全加器D、寄存器4、下列触发器中没有约束条件的是(D)A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器5、555定时器不可以组成D。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器6、编码器(A)优先编码功能,因而(C)多个输入端同时为1。

A、有B、无C、允许D、不允许7、(D)触发器可以构成移位寄存器。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器8、速度最快的A/D转换器是(A)电路A、并行比较型B、串行比较型C、并-串行比较型D、逐次比较型9、某触发器的状态转换图如图所示,该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.(电子专业作)对于VHDL以下几种说法错误的是(A )A VHDL程序中是区分大小写的。

B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述,可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组:1、微型计算机和数字电子设备中最常采用的数制是--------------------------------( A )A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------( B )A.0101B.0110C. 0111D. 10003、在图1所示电路中,使__AY 的电路是---------------------------------------------( A )A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------( D )A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------( C )A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示,则对应的逻辑门电路是-------( D )A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------( B )A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下,使组合逻辑电路产生了竞争与冒险,这是由于信号的---------( A )A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器,适用于数据存储类型的时序电路--------------------------------------------------------------------------------( C )A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图,正确输出的波形是-----------------------------------------------( A )A. ○1B. ○2C. ○3D. ○4C组:1.十进制数25用8421BCD码表示为 A 。

数字电子技术 4套期末试卷 含答案

数字电子技术 4套期末试卷 含答案

《数字电子技术基础》(第一套)一、填空题:(每空1分,共15分).逻辑函数的两种标准形式分别为()、( 1 )。

C?Y?AB 2.将2004个“1”异或起来得到的结果是()。

3.半导体存储器的结构主要包含三个部分,分别是()、()、()。

4.8位D/A转换器当输入数字量10000000为5v。

若只有最低位为高电平,则输出电压为()v;当输入为10001000,则输出电压为()v。

5.就逐次逼近型和双积分型两种A/D转换器而言,()的抗干扰能力强,()的转换速度快。

6.由555定时器构成的三种电路中,()和()是脉冲的整形电路。

7.与PAL相比,GAL器件有可编程的输出结构,它是通过对()进行编程设定其()的工作模式来实现的,而且由于采用了()的工艺结构,可以重复编程,使它的通用性很好,使用更为方便灵活。

二、根据要求作题:(共15分)1.将逻辑函数P=AB+AC写成“与或非”表达式,并用“集电极开路与非门”来实现。

Q波形。

C的P、Q 门电路构成,写出P、的表达式,并画出对应A、B、1图、2中电路均由CMOS2.10分)(三、分析图3所示电路:数据选择器的输出函数式;8)试写出选11 的波形图;连续变化时,YA1、A0从000~111、2)画出A2 3)说明电路的逻辑功能。

1。

要求只设定一个输出,并画出用最少码)四、设计“一位十进制数”的四舍五入电路(采用8421BCD 15“与非门”实现的逻辑电路图。

(分)、的波和,试画出输出端BC0五、已知电路及CPA的波形如图4(a) (b)所示,设触发器的初态均为“”8(分)形。

B2C六、用T触发器和异或门构成的某种电路如图5(a)所示,在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的?请在原图上画出正确的连接图,并标明T的取值。

(6分)七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

ROM中的数据见表1所示。

数字电子技术期末考试题及答案(经典)

数字电子技术期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题(每题2分,共30分。

描述正确的在题号前的括号中打“√”,错误的打“×”)【】1、二进制有0 ~ 9十个数码,进位关系为逢十进一。

【】2、(325)8 >(225)10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中,有下列关系:(100111010001)2=(9D1)16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码,8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值,1比0大。

【】10、在逻辑代数中,逻辑变量和函数均只有0和1两个取值,且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号,所以语音信号是数字信号。

【】15、逻辑函数的运算次序为:先算括号内,后算括号外;先求与,再求或,最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态,即不是工作在饱和区,就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C,当输入A、B、C不全为“1”时,输出Y为“0”,输入A、B、C全为高电平“1”时,输出Y为“1”,此门电路是或门电路。

数字电子技术试题库及答案-期末考试秘籍

数字电子技术试题库及答案-期末考试秘籍

数字电⼦技术试题库及答案-期末考试秘籍数字电⼦技术期末试题库⼀、选择题:A组:1.如果采⽤偶校验⽅式,下列接收端收到的校验码中,( A )是不正确的A、00100B、10100C、11011D、111102、某⼀逻辑函数真值表确定后,下⾯描述该函数功能的⽅法中,具有唯⼀性的是( B )A、逻辑函数的最简与或式B、逻辑函数的最⼩项之和C、逻辑函数的最简或与式D、逻辑函数的最⼤项之和3、在下列逻辑电路中,不是组合逻辑电路的是( D )A、译码器B、编码器C、全加器D、寄存器4、下列触发器中没有约束条件的是( D )A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器5、555定时器不可以组成D。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器6、编码器(A )优先编码功能,因⽽( C )多个输⼊端同时为1。

A、有B、⽆C、允许D、不允许7、( D )触发器可以构成移位寄存器。

B、主从RS触发器C、同步RS触发器D、边沿D触发器8、速度最快的A/D转换器是( A )电路A、并⾏⽐较型B、串⾏⽐较型C、并-串⾏⽐较型D、逐次⽐较型9、某触发器的状态转换图如图所⽰,该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.(电⼦专业作)对于VHDL以下⼏种说法错误的是(A )A VHDL程序中是区分⼤⼩写的。

B ⼀个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接⼝进⾏的描述,可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组:1、微型计算机和数字电⼦设备中最常采⽤的数制是--------------------------------( A )A.⼆进制B.⼋进制C. ⼗进制D.⼗六进制2、⼗进制数6在8421BCD码中表⽰为--------------------------------------------------( B )A.0101B.0110C. 0111D. 10003、在图1所⽰电路中,使__AY 的电路是A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------( D )A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------( C )A. 两个稳态B. ⼀个稳态C. 没有稳态D. 不能确定6、已知输⼊A、B和输出Y的波形如下图所⽰,则对应的逻辑门电路是-------( D )A. 与门B. 与⾮门C. 或⾮门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------( B )A. 编码器D. 数据选择器8、在某些情况下,使组合逻辑电路产⽣了竞争与冒险,这是由于信号的---------( A )A. 延迟B. 超前C. 突变D. 放⼤9、下列哪种触发器可以⽅便地将所加数据存⼊触发器,适⽤于数据存储类型的时序电路--------------------------------------------------------------------------------( C )A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图,正确输出的波形是-----------------------------------------------( A )A. ○1B. ○2C. ○3D. ○4C组:1.⼗进制数25⽤8421BCD 码表⽰为 A 。

西南科技大学数字电子技术期末考试试题及答案

西南科技大学数字电子技术期末考试试题及答案

西南科技大学数字电子技术期末考试试题及答案《数字电子技术》期末考试试卷(B 卷)学院:_______________班级:_____________姓名:_______________学号:____________一、选择题(每题2分,共20分):1.与[375]10相等的数是( )。

A .[111011101]2B . [567]8C . [11101110]BCD D .[1F4]162、逻辑函数F= =( )。

A..B B . A C .B A ⊕ D .B A ⊕3、以下代码中为恒权码的为( )。

A .8421BCD 码 B. 余三循环码 C. 余三码 D. 格雷码4、一个16选1的数据选择器,其地址输入(选择控制输入)端有( )个。

A .1B .2C .4D .165、下列电路中,属于组合逻辑电路的是( )。

A .触发器 B. 全加器 C .移位寄存器 D .计数器6.一个三输入 TTL 或非门,有两个输入端分别接 A 和B ,另一个输入端经10k Ω电阻接地,该或非门的输出( ) 。

A. 为0B.为 1C.为 A 十BD. 为B A +7、存在一次变化问题的触发器是( )A .基本RS 触发器B .D 锁存器C .主从JK 触发器D .边沿JK 触发器8、为了把杂乱的、宽度不一的矩形脉冲信号,整形成具有固定脉冲宽度的矩形波信号输出,我们应选用( )电路。

A .施密特触发器 B. 单稳态触发器 C. 多谐振荡器 D.555定时器9、要构成容量为4K ×8的RAM ,需要( )片容量为256×4 的RAM 。

A.2B.4C.8D.32)(B A A ⊕⊕《数字电子技术》期末考试试卷(B 卷)10、一个4位的二进制加计数器,由0000状态开始,经过25个时钟脉冲后,此计数器的状态为( )A .1100B .1000C .1001D .1010 二、化简题(每题5分,共15分) 1、将F1化简为最简与-或表达式:F1= 2、将F2化简为最简与非-与非表达式:F2= 3、将F3化简为最简与-或表达式:F3= 三、分析题(共30分) 1、分析图1所示电路的逻辑功能。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

《数字电子技术》期末考试试卷(B 卷)
学院:_______________班级:_____________姓名:_______________学号:____________
一、选择题(每题2分,共20分): 1.与[375]10相等的数是( )。

A .[111011101]2
B . [567]8
C . [11101110]BC
D D .[1F4]16 2、逻辑函数F= =( )。

A..B B . A C .B A ⊕ D .B A ⊕ 3、以下代码中为恒权码的为( )。

A .8421BCD 码 B. 余三循环码 C. 余三码 D. 格雷码 4、下列电路中,不属于组合逻辑电路的是( )。

A .译码器
B .全加器
C .寄存器
D .编码器
5、将TTL 与非门作非门使用,则多余输入端应做( )处理。

A .全部接高电平 B .部分接高电平,部分接地 C .全部接地
D .部分接地,部分悬空
6、在下列触发器中,有约束条件的是( )。

A.主从JK 触发器
B.主从D 触发器
C.同步RS 触发器
D.边沿D 触发器 7、某8位D/A 转换器当输入全为1时,输出电压为5.10V ,当输入D=(00000010)2
时,输出电压为( ) A .0.02V
B .0.04V
C .0.08V
D .都不是
8、能起定时作用的电路是( ) A .施密特触发器 B .单稳态触发器
C .多谐振荡器
D .译码器
9、要构成容量为 4K ×8的RAM ,需要( )片容量为 256×4 的RAM 。

A.2 B.4 C.8 D.32
)(B A A ⊕⊕
《数字电子技术》期末考试试卷(B 卷)
10、一个4位的二进制加计数器,由0000状态开始,经过25个时钟脉冲后,此计数器的状态为( ) A .1100
B .1000
C .1001
D .1010
二、化简题(每题5分,共15分) 1、将F1化简为最简与-或表达式:F1=
2、将F2化简为最简与非-与非表达式:F2=
3、将F3化简为最简与-或表达式:
F3= 三、分析题(共30分)
1、分析图1所示电路的逻辑功能。

列出真值表,写出电路输出函数F3的逻辑表达式。

(7分)
图1 图2
2、根据图2所示4选1数据选择器实现的组合电路,写出输出Z 的表达式并化为最简“与-或”表达式。

(8分)
3、由同步十进制加法计数器74LS160构成的数字系统如图3所示,74160功能表见附表。

假设计数器的初态为0,测得组合逻辑电路的真值表如下所示: (1)画出74LS160的状态转换图;
(2)如用ROM 实现图3中的组合逻辑电路部分,其地址线和数据线分别为几条; (2)如图4所示画出电路的输出时序图。

(15分)
__________________________
_________________________________
_______D
A D C D C
B A +++++++
C A C B AB ++∑∑+=)15,11,7,5,3,2()13,9,6,4,1,0(),,,(d m
D C B A L
《数字电子技术》期末考试试卷(B卷)
图3
图4
四、波形绘制题(15分)
1、设主从JK触发器的初始状态为0,CP、J、K信号如图5所示,试画出触发器Q 端的波形。

(9分)
图5
2、电路如图6(a)所示,若输入信号u
I 如图6(b)所示,请画出u
O
的波形。

(6分)
1
西南科技大学2016——2017学年第2学期
《数字电子技术》期末考试试卷(B卷)
图6
五、设计题(20分)
1、用与非门设计一组合电路,其输入为三位二进制数,当输入能被2或3整除时,输出F=1,其余情况F=0。

(设0能被任何数整除)(10分)
2、用同步四位二进制计数器74161构成初始状态为0100的九进制计数器。

画出状态转换图和连线图。

74161的逻辑符号和功能表分别见图7和附表。

(10分)
图7
附表:74160/74161功能表(不含进位端)
参考答案及评分细则
西南科技大学2016——2017学年第2学期
《数字电子技术》期末考试试卷(B 卷)
一、选择题(每题2分,共20分) 1-5:BAACA 6-10:CBBDB
二、化简题(每题5分,共15分) 1、F1=AC+BC+D
【采用公式法化简。

选择了合理的运算律进行化简得2分,化简结果正确得5分】 2、C A AB F2•=
【可采用公式法和卡诺图法化简。

选择了合理的运算律进行化简或正确绘制出卡诺图得2分,化简结果正确得5分】
3、绘制卡诺图:
,化简结果:F3=D A +。

【采用卡诺图法化简。

正确绘制出含无关项的卡诺图得3分,化简结果正确得5分】
三、分析题(共30分)
1、(1)正确列出真值表;【3分】
(2)由真值表求得逻辑表达式B C CA F +=3。

【4分】
课程代码 2 2 3 1 4 0 1 1 0 命题单位
信息学院电工电子教学中心
2、(1)对数据选择器实现任意函数的功能进行了正确的判断;【4分】
参考答案及评分细则
西南科技大学2016——2017学年第2学期
《数字电子技术》期末考试试卷(B 卷)
(2)C A C A B Z ++=【4分】 3、(1)状态转换图:【6分】
(2)3条地址线,1条数据线。

【4分】 (3)【5分】
四、波形题(共15分)
1、【输出波形具体变化点每个1.5分,共9分】
CP
Z
1 2 3 4 5 6 7 8 9 10 11 12 13
参考答案及评分细则
西南科技大学2016——2017学年第2学期
《数字电子技术》期末考试试卷(B卷)
2、【输出波形具体变化点每个3分,共6分】
五、设计题(共20分)
1、(1)设用ABC表示该数,输出F。

列出真值表:【4分】
F=∑2(
(2)m
(3)逻辑图略【2分】
2、(1)采用同步置数法。

预置数输入端D3-D0接为“0100”,在计数输出为“1100”产生LD的使能信号,形成九进制计数器。

【5分】其它功能端连接正确。

【2分】(2)状态转移图从“0100”态,按加法规律递增到“1100”态后回到“0100”态。

【3分】。

相关文档
最新文档