基于Multisim的灯光循环显示电路.docx

电子课程设计报告题目：基于Multisim的灯光循环显示电路

课程：

学生姓名： xxxx

学生学号： xxxxxxxxxx

年级： 20xx

专业：自动化

班级： 1 班

指导教师： xxxxxxx

机械与电气工程学院制

2015年3月

基于Multisim的灯光循环显示电路

学生：xxx

指导教师：xxx

机械与电气工程学院自动化专业

1 课程设计的任务与要求

1. 掌握计数、译码[1]、显示驱动电路[2]的设计与调试方法。

2. 根据不同的要求实现不同的输出。

2 设计的原理及方案制定

2.1课程设计的原理

根据灯光显示状态转化为数字信号，可表示为000→001→010→100→111→100→010→001→000这样一个七进制循环。将74LS160计数器改造成000→001→010→011→100→101→110→111→000的七进制循环计数器，再将计数器的输出状态用74LS138

译码器转换成八个输出状态，将该输出状态通过逻辑运算转化成具有三个输出状态的且与灯光显示状态一一对应的状态信号。三个彩灯红、绿、黄循环显示[3]。彩灯显示的状态表如表所示。

表1 彩灯显示状态表

CLK B R Ｙ

０

０ ０ ０ １

０ ０ １ ２

０ １ ０ ３

１ ０ ０ ４

１ １ １ ５

１ ０ ０ ６

０ １ ０ ７ ０

０ １ 2.2课程设计方案制定 根据彩灯显示的状态表分析，该电路由计数器、显示译码模块、显示驱动电路构成。计数器实现000~111状态的输出，显示译码模块把计数器的输出转换成彩灯显示状态，由发光二极管显示输出。彩灯显示电路框图如图1所示。

图1 彩灯显示电路框图 3 设计方案实施

3.1.1 集成555定时器多谐振荡器? 555定时器[4] [5]多谐振荡器[6] 是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换。多谐振荡器计 数 器 显示译码模块

彩灯显

是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换，故又称它为无稳态电路。

由555定时器构成的多谐振荡器如图2所示，R1，R2和C是外接定时元件，电路中将高电平触发端和低电平触发端并接后接到R2和C的连接处，将放电端接到R1，R2的连接处。

由于接通电源瞬间，电容C来不及充电，电容器两端电压uc为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。这时，电源经R1，R2对电容C充电，使电压uc按指数规律上升，当uc上升到（2/3）Vcc时，输出uo为低电平，放电管VT导通，把uc从（1/3）Vcc 上升到（2/3）Vcc这段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间有关。充电时间常数T充=（R1＋R2）C。

由于放电管VT导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态.其维持时间TPL的长短与电容的放电时间有关，放电时间常数T放＝R2C0随着C的放电，uc下降，当uc下降到（1/3）Vcc时，输出uo。为高电平，放电管VT截止，Vcc再次对电容c充电，电路又翻转到第一暂稳态。不难理解，接通电源后，电路就在两个暂稳态之间来回翻转，则输出可得矩形波。电路一旦起振后，uc电压总是在（1/3～2/3）Vcc 之间变化。

图2多谐振荡器电路图

如图2所示，R1，R2，和C是外接定时元件，电路中将高电平触发端（THR引脚）和低电平的触发端（TRI）引脚并接后到R2和C的连接处，将放电端（DIS脚）接到R1，R2的连接处。根据555振荡器周期公式T=（R1+2R2）*C*Ln2,由图2中所示的各个元器件的参数，可以求出周期T=（28860+57720*2)*0.00001*0.7=1.0101s ，占空比=周期内高电平所占时间/周期=（R1+R2）*C*Ln2/T=0.6

由多谐振荡器产生的暂稳态电路的波形如图3所示。

图3 暂稳态电路的波形图

3.1.2?74LS160计数器

74LS160计数器[7]不仅用于对时钟脉冲计数，还可以用于分频，定时，产生节拍脉冲和脉冲序列以及数字运算。74LS160是同步置数，异步清零的十进制计数器。本

次试验利用了同步置数法将160接成8进制以实现控制循环。当清零端CLR为低电平时，不管时钟端CLK状态如何，即可完成清零功能，并且使得清零端为低电平的状态的时间极短，故较为稳定。74LS160的预置是同步的。当置入控制器为低电平时，必须等下一个时钟信号到达，才能将其置零，故该状态包含在稳定的循环状态内74LS160的计数是同步的，靠CLK同时加在四个触发器上而实现的。当CEP,CET为高电平时，在CLK上升沿作用下Q0-Q3同时变化，从而消除了异步计数器中出现的计数尖峰。74LS160接成的同步计数器如图4所示。

图4 74LS160同步计数器引脚图

3.1.3?74LS138译码器

74LS138为3线-8线译码器。共有 54LS138和 74LS138 两种线路结构型式。

译码器是将每个输入的二进制代码译成对应输出高低电平信号或另一个代码。74LS138译码器的工作原理：

①当一个选通端（E1）为高电平，另两个选通端（(/E2))和(/E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A2A1A0=110时，则Y6输出端输出低电平信号。

②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成

32 线译码器。

③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。

④可用在8086的译码电路中，扩展内存。

关于74LS138的引脚功能介绍：A0~A2：地址输入端 STA（E1）：选通端/STB（/E2）、/STC（/E3）：选通端（低电平有效）/Y0~/Y7：输出端（低电平有效）VCC：电源正GND：地A0~A2对应Y0——Y7；A0,A1,A2以二进制形式输入，然后转换成十进制，对应相应Y的序号输出低电平，其他均为高电平；

下图为74LS138的逻辑图。

图5 74LS138译码器的逻辑图

此次实验将计数器的输出端信号作为译码器的输入信号，G1接高电平G2接低电平，译码器处于工作状态，A,B,C地址输入端对应着一个输出Y。

3.1.4 ?显示驱动电路

显示驱动电路由译码器分别连接三个不同颜色的LED灯即红蓝黄各一个构成，在