VIA笔试经历文档
集成电路版图设计笔试面试大全
集成电路版图设计笔试面试大全1. calibre语句2. 对电路是否了解。
似乎这个非常关心。
3. 使用的工具。
, 熟练应用UNIX操作系统和L_edit，Calibre, Cadence, Virtuoso, Dracula 拽可乐(DIVA),等软件进行IC版图绘制和DRC，LVS，ERC等后端验证4. 做过哪些模块其中主要负责的有Amplifier，Comparator，CPM，Bandgap，Accurate reference，Oscillator，Integrated Power MOS，LDO blocks 和Pad，ESD cells以及top的整体布局连接5. 是否用过双阱工艺。
工艺流程见版图资料在高阻衬底上同时形成较高的杂质浓度的P阱和N阱，NMOS、PMOS分别做在这两个阱中，这样可以独立调节两种沟道MOS管的参数，使CMOS电路达到最优特性，且两种器件间距离也因采用独立的阱而减小，以适合于高密度集成，但是工艺较复杂。
制作MOS管时，若采用离子注入，需要淀积Si3N4，SiO2不能阻挡离子注入，进行调沟或调节开启电压时，都可以用SiO2层进行注入。
双阱CMOS采用原始材料是在P+衬底(低电阻率)上外延一层轻掺杂的外延层P-(高电阻率)防止latch-up效应(因为低电阻率的衬底可以收集衬底电流)。
N阱、P阱之间无space。
6. 你认为如何能做好一个版图,或者做一个好版图需要注意些什么需要很仔细的回答～答:一，对于任何成功的模拟版图设计来说，都必须仔细地注意版图设计的floorplan，一般floorplan 由设计和应用工程师给出，但也应该考虑到版图工程师的布线问题，加以讨论调整。
总体原则是模拟电路应该以模拟信号对噪声的敏感度来分类。
例如，低电平信号节点或高阻抗节点，它们与输入信号典型相关，因此认为它们对噪声的敏感度很高。
这些敏感信号应被紧密地屏蔽保护起来，尤其是与数字输出缓冲器隔离。
威盛ASIC笔试题及心得文档
威盛ASIC笔试题及心得文档Written test questions and experience documents of via ASIC威盛ASIC笔试题及心得文档前言：个人简历是求职者给招聘单位发的一份简要介绍，包括个人的基本信息、过往实习工作经验以及求职目标对应聘工作的简要理解，在编写简历时，要强调工作目标和重点，语言精简，避免可能会使你被淘汰的不相关信息。
写出一份出色的个人简历不光是对找工作很有用处，更是让陌生人对本人第一步了解和拉进关系的线。
本文档根据个人简历内容要求和特点展开说明，具有实践指导意义，便于学习和使用，本文下载后内容可随意调整修改及打印。
1、用给出的一些门电路，搭出表达式output=en_try? ennomask : en这一表达式entry，en,nomask是输入2、给出电路，将时钟域1的脉冲传到时钟域2，两个时钟域的关系未知3、给出三分频的电路4、用pmos和nmos表示f＝ab＋cd（表达式与原题有点出入，记不清了，大概就这个意思）5、两段verilog程序，判断哪一段会产生latch，并修改6、给出了电路图，问在做dft测试时可能产生什么问题，并修改7、给了张电路图，是功放与d触发器相连，问如何减少功耗（这个我一点都不懂）8、触发器s1、组合电路c1、触发器s2、组合电路c2依次相连，问的是时延、时钟等之间的关系（是不是要考虑hold，setup时间呢？）9、这个实在想不出了：（10、用方块表示cpu，硬盘，显卡，南桥（iobridge），北桥（memory bridge），usb控制器，键盘，内存，画出计算机的结构。
11、关于计算机内存页面管理的东西，画图示意虚拟地址与物理地址的关系，简单介绍块表可怜我都不会做贴贴题目积攒一下rp，祝xdjm们好运先说说题目吧第一题：给你一堆逻辑门再给你一个逻辑表达式，让你用这些门实现这个表达式第二题：关于时钟域的，要求把一个时钟域中的信号传递到另外一个时钟域中第三题：画出三分频1：1的电路图第四题：用pmos和nmos搭出一个表达式，表达式中只有与和或第五题：两个verilog代码，问哪个编译的时候会产生latch，如何修改才能去掉第六题：给你个逻辑电路图，问会有什么问题，该如何修改第七题：给一个电路图，问如何修改才能使功耗最低，但功能不变第八题：给一个电路图，两个flip－flop，两个逻辑门窜联，输出信号反馈回来已知门的延时和flip-flop所加时钟的skew问正常工作的时钟需要满足什么条件第九题：忘记了，谁补充一下吧第十题：画出计算机体系结构简图第十一题：问的使关于虚拟内存和物理内存再说说感受：1、我硕士做一些数字电路的设计和仿真，用vhdl多一些，这个职位和我硕士的工作不是很对口，但是上海没有逻辑的职位，因此就申了这个2、via严重鄙视vhdl，写代码的读代码的全部是verilog3、该职位要求有比较扎实的数字电路知识4、要求对个人计算机的结构和原理有一定的认识5、题目比较有针对性，应该是针对他们工作的需要，因此只要有一部分会做就可以了，好累啊～要面两次，第一次是技术面试，有些技术问题，不过我看去面我的都是win ce的行家，被我一句话把他们关于wince的问题都噎回去了 ^_^只好问windows的，关于进程通讯，进程访问空间，......很明显他们对windows知道的也不多，第二次是一个以前做过research的，不知道现在干吗，最后谈了一下我什么时候可以上班，我说是明年4月肯定可以。
威盛VIA笔试题汇集
应试者１：既然考过了，给后人做点贡献吧。
考题一共七套，应聘不同的职位采用不同考题。
其实这欧都不知道，早上记起有威盛的笔试，隐约记得好像是9点。
到了一看，发现不到30人，当时心里还说，怪不得选这么小的教室，有道理，呵呵！后来才知道笔试时间是而且后面来了很多人，四个人的桌子坐了5，6 个人还有很多兄弟站着答题，即使这样，还有很多人没地方，结果没让他们考试。
这也罢了，考到一半居然有人进来轰人，真是faint。
考场才知道，于是随便选了一个logic。
一共十道题，1.写你最近遇到的一个问题及解决方法，可以是工作上和生活上的任何事情英文做答。
ea sy，当作英文小短文写了。
2.有点忘了，好像是说除了ICs以外，还有一些什么东西的主要作用（忘了）3.设计一个全加器4.用CMOS技术画出用verilog表示的z=s?A:B的结构图。
5.也是跟verilog有关的，好像是给出时序，输入，设计什么东西之类的，也记不太清！6.给一个黑匣子，有输入X，时序CK，输出Y，给定settime Y和xxxtime Z，问Y或者Z或者Y+Z能否为negative time,why?应该是这样的7.给你一堆名词，举例他们的作用。
有PCI、ECC(?)、DDR、interrupt、pipeline8.好像是设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数EDA中国门户网站[+J/c c8Z I n"d给出详细的设计步骤和方法，画出框图，什么输入输出什么的自己定EDA中国门户网站v a w |/h9.10被轰出了教室，没看个人感觉：考试及其混乱，可以看书，也经常有人相互交流。
这么多人居然着这么小一个教室，还考到一半被人轰了出来，真是让我对威盛的印象大打折扣。
应试者２1一个四级的Mux,其中第二级信号为关键信号如何改善timing2一个状态机的题目用verilog实现不过这个状态机话的实在比较差很容易误解的3卡诺图写出逻辑表达使...4用逻辑们画出D触发器5给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素同时给出表达式6c语言实现统计某个cell在某.v文件调用的次数(这个题目真bt)7 cache的主要部分什么的8 Asic的design flow....应试者３EDA中国门户网站-^9V m h Q X u4O首先感到他们的HR部门比较差，也许根本没有HR部门，因为昨天开始发笔试名单，用e-ma il发的，但很多同学没收到，但其实是有笔试资格的。
微电子笔试题
亚稳态Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现亚稳态(metastability)的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
在数字集成电路中，触发器要满足setup/hold的时间要求。
当一个信号被寄存器锁存时，如果信号和时钟之间不满足这个要求，Q端的值是不确定的，并且在未知的时刻会固定到高电平或低电平。
这个过程称为亚稳态（Metastability）。
一些关于微电子方面的笔试题（zz)1.FPGA和ASIC的概念，他们的区别。
（未知）答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点.2.建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
微电子笔试(笔试和面试题)
第一部分：基础篇（该部分共有试题8题,为必答题，每位应聘者按自己对问题的理解去回答，尽可能多回答你所知道的内容。
若不清楚就写不清楚）。
1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。
数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。
模拟信号，是指幅度随时间连续变化的信号。
例如，人对着话筒讲话，话筒输出的音频电信号就是模拟信号，收音机、收录机、音响设备及电视机中接收、放大的音频信号、电视信号，也是模拟信号。
数字信号，是指在时间上和幅度上离散取值的信号，例如，电报电码信号，按一下电键，产生一个电信号，而产生的电信号是不连续的。
这种不连续的电信号，一般叫做电脉冲或脉冲信号，计算机中运行的信号是脉冲信号，但这些脉冲信号均代表着确切的数字，因而又叫做数字信号。
在电子技术中，通常又把模拟信号以外的非连续变化的信号，统称为数字信号。
FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
2、你认为你从事研发工作有哪些特点？3、基尔霍夫定理的内容是什么？基尔霍夫电流定律:流入一个节点的电流总和等于流出节点的电流总和。
基尔霍夫电压定律:环路电压的总和为零。
欧姆定律: 电阻两端的电压等于电阻阻值和流过电阻的电流的乘积。
4、描述你对集成电路设计流程的认识。
5、描述你对集成电路工艺的认识。
把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳内，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。
求职记2：已经通过创维笔试啦,明天最后复试咯
求职记2：已经通过创维笔试啦，明天最后复试咯求职记2：已经通过创维笔试啦，明天最后复试咯21日晚23：10终于到了创维的笔试通知，开心的睡了半个好觉，哈哈，因为不像前天晚上一样等到半夜了。
今天一早6：30就起了，先赶到南理工，扬皓光电的一个笔试，本来公司是准备宣讲会结束后再组织笔试的，我跟那个老头经理讲了下情况，他就安排我先考试了，英文和逻辑的，还有推理题，有点难，蒙了，最后两个没做出来，看看时间已经9：35了，来不及了，就不做了吧，交卷了，老头跟我笑笑，“要走了是吧？”“恩，做的不好呢，请多包涵……”奔出南理工，我直接打车去东大了，还好赶上了，接着就是考试，两部分，第一个60分钟，是类似公务员考试的题，甚么都有那种，推理，判断，英语，法律，政治……反正感觉做的还可能吧，就几题是蒙的那种；第二个15分钟，是开放性问题，“谈谈自己经历的.一次最大的挫折或失败，说明你的承受能力”，这个问题，我想想还是写的高考，因为确实是我人生最大的一次挫折，然后写自己怎样重拾信心这类，为了增强感染力，还加了些议论成分，呵呵……考完，交卷，回来了。
出来教室时，遇到昨天其中一个面试的考官，我有意的跟她说“觉得自己考的还不错”，她笑道“真的？那安心回去等通知吧”13：05到学校了，小休息……20：51收到创维通知了，“恭喜你通过创维集团营销总部的笔试，请予23日19：00到东南大学健雄院一楼会议室参加复试。
收到请回复。
”1/ 2哈哈，小有成就得感觉，有些希望了吧。
不过还是要准备的，虽说自信不可少，但还是要重视自己的对手。
加油，加油，不要再终点前摔倒！！！Do yourbest!!!【求职记2：已经通过创维笔试啦，明天最后复试咯】2/ 2。
我的笔试经历
我的笔试经历以下文章为网络收录：嗯，两个都是超个性的公司。
汉略宣讲只要投简历，就会拿到笔试通知。
而青牛的宣讲，直接就是笔试现场—_______—!下午青牛，2个小时；晚上汉略，三个小时。
青牛：综合题+语言题1.视图的优点？建立视图的基本语法结构？A： 1）视图对于数据库的重构造提供了一定程度的逻辑独立性。
数据的逻辑独立性是指数据库重构造时，如数据库扩大(增加了新字段，新关系等)，用户和用户程序不会受影响。
2）简化了用户观点。
视图的机制使用户把注意力集中在他所关心的数据上。
若这些数据不是直接来自基本表，则可以定义视图，从而使用户眼中的数据结构简单而直接了当，并可大大简化用户的数据查询操作，特别是把若干表连接在一起的视图，把从表到表所需要的连接操作向用户隐蔽了起来。
3）视图机制使不同的用户能以不同的方式看待同一数据。
4）视图机制对机密数据提供了自动的安全保护功能。
可以把机密数据从公共的数据视图(基本表)中分离出去，即针对不同用户定义不同的视图，在用户视图中不包括机密数据的字段。
这样，这类数据便不能经由视图被用户存取，从而自动地提供了对机密数据的保护。
视图的基本语法结构：使用CREATE VIEW语句，其语法结构如下：CREATE VIEW view_name [(column ][,...n])]ASselect_statement其中view_name为要建立的视图的名称，而AS子句后面的就是建立视图的查询语句。
而此语句有以下限制：不能包含ORDER BY、COMPUTE和COMPUTE BY等子句；不能包含INTO关键字；不能涉及临时表。
2.软件开发中，XML的用途？XML即Extensible Markup Language(可扩展标记语言)。
优点：可扩展性；灵活性；自描述性；简明性；......XML 的主要目的是在网站上透过服务器与浏览器程序来传输信息，XML 也被设计来供其它型式的软件使用。
VIA迈瑞笔试题和答案3
VIA迈瑞笔试题和答案31。
解释setup和hold timeviolation，画图说明，并说明解决办法。
建立时间和保持时间图1建立时间（setuptime）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（holdtime）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。
如图1 。
数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。
pLD/FpGA开发软件可以自动计算两个相关输入的建立和保持时间（如图2）2。
说说静态、动态时序模拟的优缺点。
动态时序验证是在验证功能的同时验证时序，需要输入向量作为激励。
随着规模增大，所需要的向量数量以指数增长，验证所需时间占到整个设计周期的50，且这种方法难以保证足够的覆盖率，因而对片上系统芯片设计已成为设计流程的瓶颈，所以必须有更有效的时序验证技术取代之。
动态时序仿真的优点是比较精确，而且同后者相比较，它适用于更多的设计类型。
但是它也存在着比较明显的缺点：首先是分析的速度比较慢；其次是它需要使用输入矢量，这使得它在分析的过程中有可能会遗漏一些关键路径(criticalpaths)，因为输入矢量未必是对所有相关的路径都敏感的。
静态时序分析技术是一种穷尽分析方法，用以衡量电路性能。
它提取整个电路的所有时序路径，通过计算信号沿在路径上的延迟传播找出违背时序约束的错误，主要是检查建立时间和保持时间是否满足要求，而它们又分别通过对最大路径延迟和最小路径延迟的分析得到。
静态时序分析的方法不依赖于激励，且可以穷尽所有路径，运行速度很快，占用内存很少。
它完全克服了动态时序验证的缺陷，适合进行超大规模的片上系统电路的验证，可以节省多达20的设计时间。
因此，静态时序分析器在功能和性能上满足了全片分析的目的。
3。
威盛面试经验分享
威盛面试经历分享威盛面试经历分享面试经历一：我是今天下午1:30去威盛面试的面试在威盛办公区附近的一个健身房进展-_-一面的哥哥问的很细,让我详细的介绍自己的工程,然后随时对各个模块的实现进展提问,还要求画出某某模块的实现框图.接着开场让我写代码,晕,简直是没有准备.先写了一个fifo,乱糟糟的写了个大体框架,解释了一下每个process的功能,算是过关.接着又让写了一个Latch和Flip-flop,这个比拟简单,直接写出来了.聊完工程,就开场问一些Asic Design Flow,FPGA Design Flow,计算机体系构造的东西,根本上答上来了.面试官看看表,居然才过了20分钟,于是又出了几个hr 问题考我,随意答了一下,再聊了聊Via的开展现状,一面完毕,耗时30分钟二面也是一个nice的gg,又让我介绍了一遍工程,而且由于他对我的工程不是很熟,要我详细的解释,让他明白为止.不过这个面试官没有问太细节的`技术问题,随意交流了一下,也就是20多分钟,二面完毕,让我回去等消息,三四天后leader会决定下一轮面试.从汇众出来,总觉得面试的很平淡,没什么亮点.结果刚回寝室就接到说让我再过去一趟,leader要面我.于是又折回汇众,见到了leader.leader讲话很快,思路也很快.最开场以为我是做软件的,说简历上没看到我写做fpga/asic的经历(简历写的太失败了),于是解释了一下.然后他看我有工程管理经历,就开场和我聊工程管理的问题,说了一些,看样子他还比拟满意.接下来又是做题,画一个序列检测器的状态转移图.再下来就是一些asic的细节问题.我提到了formality,他马上问哪些环节需要做formality,formality的里面的算法怎么样的,这个彻底答不上来了,呵呵.又聊了一会儿关于对威盛和logic 职位的认识后,他突然说给我offer,真是快乐,连忙感谢.整个面试过程还是比拟愉快的,虽然有些东西不知道,但是还是没有慌神,说出了自己的想法,也得到了一些肯定.今天面试的过程中hr还在打通知面试,估计这几天的一面还会进展下去,祝兄弟们好运.HiAll论坛第一个offer,庆贺一下面试经历二：宣讲会没去，据说不着调，让人代投的简历，威盛面试经历分享，资料共享平台《威盛面试经历分享》(s://..)。
2019-程序员笔试经验分享-word范文模板 (4页)
本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==程序员笔试经验分享程序员去面试的时候一般会做哪些笔试题目呢?下面是小编整理的程序员笔试经验分享，欢迎参考。
程序员笔试经验分享一1. 用一句话简述项目2. 详细的列出项目实现的功能3. 说出项目实现的技术和架构，能说出项目的不寻常之处，比如采用了某项新技术，采用了良好的架框等4. 能让别人感觉出项目的规模通过这些来证明你是的确开发过了这个项目，并且这个项目是一个真实的。
还有就是你是真正具有项目经验的。
合乎企业的用人需要。
特别注意要把项目所实现的功能描述得越详细越好。
当然用词要简洁,表达要流利。
其次要尽可能采用专业术语，显得你的专业。
不要犯低级错误。
请记住，你要描述的是整个项目而不仅仅是你做的那一个模块。
有些项目你只参与了其中一个模块，但是你要把整个项目描述出来，不要仅仅描述你参与的那一个模块。
说出你项目采用的技术及架构，还要能说明你在项目中的责任。
回答实例：面试官：令狐冲,能介绍一下你做的大宋侠士综合管理平台吧!令狐冲：好的，大宋侠士综合管理平台是为大宋武林联盟开发的，实现武林联盟管理的自动化。
大宋侠士综合管理平台能够自动收集大宋各路侠士,英雄好汉,隐居高人信息并对他们的个人信息及所作所为进行跟踪管理,实现侠士信息维护,查询.侠义事件维护,侠士等级管理,侠士奖惩管理,侠义活动发布，抗灾募捐管理等。
系统基于B/S三层架构，采用Spring + Hibernate + Spring MVC框架.使用Oracle 数据库.本项目只投入15个人，开发周期为6个月。
本人在项目中进行了前期的需求分析，系统架构实现，数据库建模，及部分编码工作。
问题之三、谈谈你们是怎么对这个项目进行开发的?分析：这个问题是考核你是否熟悉软件开发的流程，同时也是考核你的项目经验，你的专业素养，从这里可以判断出你参与过多少项目，可以判断你对软件工程的理解和熟悉程度。
考试笔试经验范文-10页word资料
考试笔试经验范文考试笔试经验范文（一）1、中国工商银行笔试试卷解析中国工商银行校园招聘考试正常在每年的11月至12月间考试，所有科目汇总为一张卷。
工行的笔试是全国38个城市组织统一笔试，在电脑上统一答题，全部题目都是客观题，即选择题，以单选题为主，到了时间会自动跳转到下部分，不能回头检查前面的题目，也不能提前跳到下一个部分。
第一部分：英语测试，时间60分钟，100道题第二部分：综合知识，时间30分钟，50道题第三部分：行政能力测试，时间60分钟，60道题第四部分：性格测试，时间25分钟，90道题笔试考查内容分为7大类：行政职业能力测试性格测试公共基础：时事政治，各银行相关的数据、新闻及常识英语作文、申论招聘岗位所涉及的专业知识2、如何准备工行笔试1、要关注重要时事，善于浏览新闻和杂志。
2、了解工行的基本情况，特别是年度利润额、不良贷款率、核心资本率，这些数据几乎每个银行都会考。
3、积累基础知识，尤其是金融学，会计学，管理学等相关知识。
这些知识主要考平时积累，想通过临时突击，效果不明显;4、英语阅读能力要不断提高。
阅读能力在考试中突出表现就是快速阅读能力，能在规定时间准确给出答案;工行要求在60分钟内，快速完成100道英语题(其中50到单选题，和50道阅读题。
)5、行测计算题要多练习，提高计算速度和准确率;这中能力的培养需要长期坚持，通过准备国考、省考等公务员考试，可以做到两者兼得。
【小贴士】招聘流程：发布招聘公告--宣讲会--报名--初选--笔试--面试--体检--录用笔试科目：行测，英语(托业英语)，综合(经济学、货币银行、财会)，性格测试。
0 00笔试题型分布：第一部分：大综合(时间2小时40分)1)专业知识：单选题40题(0.5分/题);多选30个(1分/题);2)英语：三篇阅读共15题;3)行测：60题(0.5分/题)，包括数量关系、图形推理、言语理解和资料分析;第二部分：性格测试(时间20分钟，200题)。
凡客诚品面试笔试经历(web前端开发)
凡客诚品面试笔试经历（web前端开发）凡客诚品是一家知名的电商企业，我作为一名前端开发工程师，一直都非常向往能够加入这个团队。
不久前，我收到了凡客诚品的面试通知，这是一次机会，我非常兴奋，同时也紧张。
准备阶段在收到面试通知后，我开始了准备工作。
首先，我重新回顾了自己的前端开发知识，巩固了HTML、CSS、JavaScript等核心技术的基础。
同时，我也了解了凡客诚品的产品和技术架构，以便能更好地了解他们的需求和期望。
接着，我开始刷题和解答一些常见的前端面试题。
这些题目包括CSS布局、JavaScript算法以及移动端开发等。
我通过网络上的一些学习资源和论坛，找到了一些高质量的题目，并逐一解答。
这些练习不仅帮助我复习知识，还让我对常见面试题有了更深刻的理解。
面试过程到了面试当天，我提前到达了凡客诚品的办公室。
整个环境氛围非常好，充满了活力和创造力。
在等待面试官的过程中，我继续回顾了一下面试准备材料，以便能够更好地回答问题。
面试一开始，面试官向我介绍了凡客诚品的业务和期望。
然后，他们提出了一些关于HTML、CSS和JavaScript的基础问题。
由于我在准备阶段做了很多练习，所以我对这些问题都能够应对自如。
接下来，面试官提出了一个编程题目，要求我用JavaScript实现一个简单的类似于购物车的功能。
这个题目其实是一个经典的前端开发问题，我之前也遇到过。
所以，我很快就完成了这个任务，并且对实现细节进行了解释。
在接下来的面试环节中，面试官对我的项目经验和技术视野进行了进一步的探讨。
我详细介绍了我之前参与的一些前端项目，并分享了我对于前端技术发展的看法和思考。
面试官对我的回答给予了肯定，并提出了一些有趣的问题来测试我的创造力和解决问题的能力。
面试总结整个面试过程持续了大约一个小时，对我来说充满了挑战和学习的机会。
通过这次面试，我不仅巩固了自己的前端知识，还深入了解了凡客诚品的技术要求和团队文化。
虽然在面试过程中有些紧张和不确定感，但我尽力展示了自己的技能和潜力。
2018-2019-企业不同的主观题的招聘笔试题分享-优秀word范文 (2页)
本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==企业不同的主观题的招聘笔试题分享1、你认为你从事研发工作有哪些特点?(仕兰微面试题目)2、说出你的最大弱点及改进方法。
(威盛via201X.11.06上海笔试试题)3、说出你的理想。
说出你想达到的目标。
题目是英文出的，要用英文回答。
(威盛via 201X.11.06上海笔试试题)4、我们将研发人员分为若干研究方向，对协议和算法理解(主要应用在网络通信、图象语音压缩方面)、电子系统方案的研究、用mcu、dsp编程实现电路功能、用asic设计技术设计电路(包括mcu、dsp本身)、电路功能模块设计(包括模拟电路和数字电路)、集成电路后端设计(主要是指综合及自动布局布线技术)、集成电路设计与工艺接口的研究。
你希望从事哪方面的研究?(可以选择多个方向。
另外，已经从事过相关研发的人员可以详细描述你的研发经历)。
(仕兰微笔试题目 )5、请谈谈对一个系统设计的总体思路。
针对这个思路，你觉得应该具备哪些方面的知识?(仕兰微笔试题目)6、设想你将设计完成一个电子电路方案。
请简述用eda软件(如protel)进行设计(包括原理图和pcb图)到调试出样机的整个过程。
在各环节应注意哪些问题?电源的稳定，电容的选取，以及布局的大小。
(汉王笔试)共同的注意点1.一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西搞明白;2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况下，就要投其所好，尽量介绍其所关心的东西。
3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。
所以最好在面试前把该看的书看看。
4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域及爱好不同，也有面试也有很大的偶然性，需要冷静对待。
不能因为被拒，就否认自己或责骂公司。
威盛电子技术类笔试篇.doc
威盛电子技术类笔试篇
【转载】
职位记不得了，每个人发了很厚的一本试题，所有职位的试题都包含在内，全英文，有的职位对应的试题也有性格测试和IQ题。
去之前查了下自己网申的职位，找到对应的试卷，好似考得是电路分析和信号系统里的内容，完全不记得了无从下手~无聊就翻看整本试题，内容覆盖很广，硬件类的会考数字电路和模拟电路和单片机，软件类当然还是C/C++/数据库,也有JAVA 这个是可选的。
笔试是在南大就业指导中心进行的，一大早赶过去，拿到试题就昏了，那时候根本没开始看书，也只是玩票的性质拉。
但据说威盛的待遇还是比拟不错的，有志于研发技术类的XD拿到笔试通知后还是要好好珍惜哦。
首先是网申的时候，公司会有很多的职位可供申请，我觉得这个阶段其实也很关键的，直接影响到后续阶段甚至最后Offer的完美度，比方职位/工作性质/开展前景/工作地点。
在网申的时候，那些职位说明最好仔细研究一下，如果自己看下来觉得不是很明白(绝大多数时候是看不明白的拉，呵呵)，可以充分调动可用的资源询问和调查，比方BBS/百度/已工作的师兄师姐~技术类的职位一般是有技术笔的，所以申请的时候最好是申跟自己专业相关或比拟相近的职位，不然~你拿到试题就知道了，专业名词完全不认识，蒙都没得蒙因为根本上都是主观题和计算题~总结下就是申的时候自信阅读下职位说明，申请与自己专业相近的职位，笔试时机一般都会给，收到笔试通知后就要抓紧时间看书了，临时佛脚还是要抱的：)当然其实确定找工作而不考研的人可以从就开始看书了，专业根底课到大三的专业课都先过一遍，后面时间其实很多的，很多门课需要反复的研究。
【精编范文】35岁程序员去面试笔试经历word版本 (10页)
本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==35岁程序员去面试笔试经历创业失败后，在找工作。
选择了三家(两家上市公司，一家将上市)，都走到了关键的节点。
我记录了面试过程中被问到的一些问题，希望对自己将来的面试有帮助，也希望对别人有所启发。
我的经历和现状与被问到的问题息息相关，如下：201X年毕业。
201X~201X做售后技术支持，201X离职转做软件开发。
201X开始做项目经理，后来做部门经理，期间还有50%左右精力在技术上。
201X.10~201X.11，项目总监，偏重管理，脱离技术细节。
201X.11~201X.12，主动回归开发岗位，进入C3公司。
201X.12~201X.11，离开C3，以技术合伙人身份与朋友创业，技术总监。
201X年11月25号解散团队，重新开始找工作。
下面把我面试三个公司的关键节点和问题列出来回顾一下，也许对大家也有帮助。
我最终入职的单位将从这三家中产生。
如果你不耐烦看面试问题，也可以跳到最后看我总结的如何准备面试。
第一家，和研发总监面谈我考虑的第一家公司是安防行业的一家上市公司，叫它C1吧，西安有分公司。
北京的HR直接邀请我考虑的，我了解到岗位是研发总监。
HR和人力资源总监的两轮面试通过后，和西安这边的研发总监面谈，聊到了下列问题。
大体的顺序是我列的这个样子，有一些可能会有偏差。
1. 自我介绍这个问题一般都会遇到，技术会问，人力资源也会问，一家公司的面试流程走下来，可能会自我介绍2次或更多。
我基本是从大学毕业开始，介绍到现在。
介绍时会涉及工作经历和关键的项目、产品经历，如果有与目标岗位或公司产品相关的经历，就重点提到。
2. 了解我们公司吗?了解哪些产品?C1的公司网站我浏览过几天，研究了产品，还了解了另外两家安防类上市公司。
年龄大了记性差，被问到这个问题时，把看过的产品线的信息居然给忘了……3. 了解我们这个岗位吗?HR告诉我是研发总监，后来研发总监告诉我是产品线负责人，对应研发副总监，有一些偏差。
2021年___笔试的经验范文
___笔试的经验范文___笔试的经验第一次发帖，攒RP，希望可以顺利拿到面试invitation?背景：LZ海归，硕士。
本科和研究生 ___jor都是aounting。
11年申过KP的intern，也参加了笔试。
今年3月毕业，去年毕业前申请过Big 4的position，拿到了KP, PWC（海外项目），DTT的笔试invitation（E&Y无情的藐视了我）。
但是由于种种原因，___参加以上三家的考试。
今年毕业后再次申请，我已经成了无奈的往届生。
但依旧顺利的拿到了除DTT以外的笔试邀请。
上周考了PWC，至今无消息，估计是fail了……E&Y拿到了免笔的qualification，等待面试。
于是，重点就是，我今天第二次去考了KP……基本常识：毫无疑问，如果你经常逛 ___，你会知道KP分两部分N和V，N是24道题24分钟，V是36道题20分钟。
题量之大，以至于答不完是正常的。
N部分是中文，V部分是英文。
以我的经验，在Big4里面，题的难度最大的就是KP，其次是DTT，最简单是PWC。
（E&Y免笔了，所以不清楚）。
但是最简单不代表最容易pass，其实都是压力测试，难不难无所谓。
只不过很容易KP考完了，你就有一种想死的感觉。
笔经来了：LZ是11点在东方 ___，考试的人很多，5个人坐了一排，LZ旁边坐了个MM是清华的硕士，我看完她的毕业学校LZ倍感压力。
只有深呼吸。
N部分，LZ24道题做了20道，正确率基本可以保证。
题型分别有，家具题、GDP、有线电视、汇率、服装和邮递包裹题。
先说一下LZ的答题策略，千万不要纠缠于计算复杂的题，一定要果断放弃，记住答不完是正常的啊！！！！以前看 ___，看到有人说包裹题比较难，所以当我这次遇到包裹题的时候LZ果断放弃了，直接跳过，等把最后一题做完的'时候重新来做包裹题。
以下部分为LZ猜测，我建议各位选择谨慎相信与否。
上周（10月13号）KP已经考了若干场的笔试了，LZ看到大家反馈回来的笔经发现和LZ11年申请Intern时候的题一模一样。
维品会校招笔试经验
维品会校招笔试经验
大家想进入维品会工作吗?维品会怎么样呢?下面YJBYS小编为大家整理了维品会校招，欢迎阅读参考!
笔试：
“倍智”人才测评系统网测时间是90分钟，分5个部分，中间可休息再继续。
有的人复制粘贴后百度再重新登录答题，只要不提交就可以答原来的题目，个人觉得会就是会，没必要作弊。
第一部分：性格测试(10分钟60题)
第二部分：情景题(也算测性格)(15分钟30题)
第三部分：言语理解、阅读、数量关系、思维推理、资料分析(最赶时间)(35分钟34题)
第四部分：工作和职业情景题(10分钟72题)
第五部分：兴趣爱好题(20分钟108题)
第三部分是公务员的行测题目，多做做就可以拿下。
我是自己之前有做过题，但是还是做得很赶，一些不会的就果断任选一个跳过。
：
是在大学城华工，上午第一场10：30。
7点出发，8点多到。
对于着装方面，我没有穿正装，事实证明确实不是必须穿正装，大热天的还是善待自己吧。
面试是一面，过的直接等候二面，不过的就说让你回去等通知。
两轮面试都是一对一半结构化面试一面是财务部的人，二面是人事部门
所问的如下
1、
2、谈优缺点、举例。
必须说缺点。
3、实习经历各种细节提问
4、专业课最喜欢或最擅长哪一科，原因
5、职业规划
6、你与他人有什么不同，特点
7、社团经历举例说明你如何完成任务
8、领导意见与你不一致、团队不配合，怎么做
9、专业知识问题，报表，财务知识
10、最后给你一个提问他的机会
我的感触是一定要自然，诚实、对于提出的质疑或者否定要敢于直面、突出你自己独特之处。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VIA笔试经历文档
Via written test experience document
VIA笔试经历文档
前言：个人简历是求职者给招聘单位发的一份简要介绍，包括个人的基本信息、过往实习工作经验以及求职目标对应聘工作的简要理解，在编写简历时，要强调工作目标和重点，语言精简，避免可能会使你被淘汰的不相关信息。
写出一份出色的个人简历不光是对找工作很有用处，更是让陌生人对本人第一步了解和拉进关系的线。
本文档根据个人简历内容要求和特点展开说明，具有实践指导意义，便于学习和使用，本文下载后内容可随意调整修改及打印。
刚才去参加via的笔试，这是我的第一次笔试经历，我应聘的是硬件架构设计部（graphics/videoalgorithums engineer/graphics architect）。
liuqingwei也参加这次笔试，只是他应聘的是software engineer。
各个部门的题目都不相同，所以这里我只贴一下我的题目
有六道大题，回答要求是英文的，由于题目是英文的，并且有很多问题我不了解，所以可能有表述不正确的地方
一、五个小题
1、似乎是关于3维曲线拟和的问题及数据的过滤
2、关于win api中的opengl函数
3、说出固定小数表示和浮点小数表示的优缺点
4、说出显卡可以优化哪些mpeg中的计算
5、说出bezier和b-spline曲线的区别
我只做了5，其他的都不知道
二、写个函数判断一个数是不是2的次方。
这个题目还算简单，可能是我作的最好的一道了
三、用c++写一个函数求三个输入中最大的一个，要求用template （sigh，关于template已经忘记了）
四、题目告诉你ieee 16和32浮点数表示的规范要求将-0.25分别用ieee 16和32表示，并写一个c++函数将输入的ieee 16表示转化为ieee 32的表示。
这道题应该也作的还可以，因为对ieee的浮点数表示本来就知道一些
五、用c写一个函数f（x） = x * 0.5要求只能用整数操作，并且似乎对函数的调用有特别的要求。
也就是说函数的输入参数和输出的格式需特别注意。
这道题目有明显的错误，所以没有作。
监考的是hr部门的，问了也是白问，呵呵
六、两道证明题，选作一题
1、关于一个2维向量关于另一个向量作镜面反射的
这道题很简单的，相信大部分人都知道。
只是题目的表述很奇怪
2、关于3维空间中一个平面的变换问题
题目的表述有明显的问题，所以也没有作
总的感觉是，似乎比较注重位运算，还有就是c和c++的基本编程以及关于图象处理的基本知识，希望liuqingwei作的比我好
-------- Designed By JinTai College ---------。