半导体工艺及芯片制造技术问题答案全
半导体芯片制造工：半导体芯片制造高级工考试题及答案(最新版).doc
半导体芯片制造工：半导体芯片制造高级工考试题及答案（最新版）考试时间：120分钟 考试总分：100分遵守考场纪律，维护知识尊严，杜绝违纪行为，确保考试结果公正。
l4、单项选择题器件的横向尺寸控制几乎全由（ ）来实现。
A.掩膜版 B.扩散 C.光刻 本题答案： 5、填空题钎焊密封工艺主要工艺条件有钎焊气氛控制、温度控制和密封腔体内（ ）控制。
本题答案： 6、单项选择题pn 结的击穿电压和反向漏电流既是晶体管的重要直流参数，也是评价（ ）的重要标志。
A.扩散层质量 B.设计 C.光刻 本题答案： 7、单项选择题溅射法是由（ ）轰击靶材表面，使靶原子从靶表面飞溅出来淀积在衬底上形成薄膜。
A.电子 B.中性粒子姓名：________________ 班级：________________ 学号：________________--------------------密----------------------------------封 ----------------------------------------------线----------------------C.带能离子本题答案：8、单项选择题金属封装主要采用金属和玻璃密封工艺，金属作封装底盘、管帽和引线，（）做绝缘和密封。
A.塑料B.玻璃C.金属本题答案：9、判断题没有经济收入或交纳党费有困难的党员，由本人提出申请，经党支部委员会同意，可以少交或免交。
本题答案：10、填空题气中的一个小尘埃将影响整个芯片的（）性、（）率，并影响其电学性能和（）性，所以半导体芯片制造工艺需在超净厂房内进行。
本题答案：11、单项选择题常用胶粘剂有热固性树脂、热塑性树脂和橡胶型胶粘剂3大类。
半导体器件的粘封工艺一般选用（）。
A.热塑性树脂B.热固性或橡胶型胶粘剂本题答案：12、填空题外延层的迁移率低的因素有原材料纯度（）；反应室漏气；外延层的晶体（）；系统沾污等；载气纯度不够；外延层晶体缺陷多；生长工艺条件不适宜。
半导体工艺与制造技术习题答案(第四章 离子注入)
第四章 离子注入与快速热处理1.下图为一个典型的离子注入系统。
（1）给出1-6数字标识部分的名称，简述其作用。
（2）阐述部件2的工作原理。
答：（1）1：离子源，用于产生注入用的离子；2：分析磁块，用于将分选所需的离子；3：加速器，使离子获得所需能量；4：中性束闸与中性束阱，使中性原子束因直线前进不能达到靶室； 5：X & Y 扫描板，使离子在整个靶片上均匀注入；6：法拉第杯，收集束流测量注入剂量。
（2）由离子源引出的离子流含有各种成分，其中大多数是电离的，离子束进入一个低压腔体内，该腔体内的磁场方向垂直于离子束的速度方向，利用磁场对荷质比不同的离子产生的偏转作用大小不同，偏转半径由公式：决定。
最后在特定半径位置采用一个狭缝，可以将所需的离子分离出来。
2.离子在靶内运动时，损失能量可分为核阻滞和电子阻滞，解释什么是核阻滞、电子阻滞？两种阻滞本领与注入离子能量具体有何关系？答：核阻滞即核碰撞，是注入离子与靶原子核之间的相互碰撞。
因两者质量是同一数量级，一次碰撞可以损失很多能量，且可能发生大角度散射，使靶原子核离开原来的晶格位置，留下空位，形成缺陷。
电子阻滞即电子碰撞，是注入离子与靶内自由电子以及束缚电子之间的相互碰撞。
因离子质量比电子质量大很多，每次碰撞损失的能量很少，且都是小角度散射，且方向随机，故经多次散射，离子运动方向基本不变。
在一级近似下，核阻滞本领与能量无关；电子阻滞本领与能量的平方根成正比。
1 2 3 4 563.什么是离子注入横向效应？同等能量注入时，As和B哪种横向效应更大？为什么？答：离子注入的横向效应是指，注入过程中，除了垂直方向外，离子还向横向掩膜下部分进行移动，导致实际注入区域大于掩膜窗口的效应。
B的横向效应更大，因为在能量一定的情况下，轻离子比重离子的射程要深且标准差更大。
4.热退火用于消除离子注入造成的损伤，温度要低于杂质热扩散的温度，然而，杂质纵向分布仍会出现高斯展宽与拖尾现象，解释其原因。
半导体制造技术考试答案(考试必看
1、问答题热退火用于消除离子注入造成的损伤，温度要低于杂质热扩散的温度，然而，杂质纵向分布仍会出现高斯展宽与拖尾现象，解释其原因。
2、问答题什么是扩散效应？什么是自掺杂效应？这两个效应使得衬底/外延界面杂质分布有怎样的变化？3、问答题说明SiO2的结构和性质，并简述结晶型SiO2和无定形SiO2的区别。
4、问答题从寄生电阻和电容、电迁移两方面说明后道工艺中（Back-End-Of-Line，BEOL）采用铜（Cu）互连和低介电常数（low-k）材料的必要性。
5、问答题写出菲克第一定律和第二定律的表达式，并解释其含义。
6、问答题说明影响氧化速率的因素。
7、问答题CVD淀积过程中两个主要的限制步骤是什么？它们分别在什么情况下会支配整个淀积速率？8、问答题假设进行一次受固溶度限制的预淀积扩散，从掺杂玻璃源引入的杂质总剂量为Qcm-2。
9、问答题什么是溅射产额，其影响因素有哪些？简述这些因素对溅射产额产生的影响。
10、问答题以P2O2为例说明SiO2的掩蔽过程。
11、问答题简述杂质在SiO2的存在形式及如何调节SiO2的物理性质。
12、问答题什么是离子注入的横向效应？同等能量注入时，As和B哪种横向效应更大？为什么？13、问答题简述BOE（或BHF）刻蚀SiO2的原理。
14、问答题简述在热氧化过程中杂质再分布的四种可能情况。
15、问答题下图为直流等离子放电的I-V曲线，请分别写出a-g 各段的名称。
可用作半导体制造工艺中离子轰击的是其中哪一段？试解释其工作原理。
16、问答题简述电子束光刻的光栅扫描方法和矢量扫描方法有何区别。
17、问答题典型的光刻工艺主要有哪几步？简述各步骤的作用。
18、问答题简述RTP设备的工作原理，相对于传统高温炉管它有什么优势？19、问答题简述RTP在集成电路制造中的常见应用。
20、问答题简述几种典型真空泵的工作原理。
21、问答题影响外延薄膜的生长速度的因素有哪些？22、问答题下图是硅烷反应淀积多晶硅的过程，写出发生反应的方程式，并简述其中1～5各步的含义。
半导体工艺原理测试题及答案大全
半导体工艺原理测试题及答案大全一、选择题（每题2分，共20分）1. 下列关于半导体材料的叙述中，错误的是：A. 半导体材料的导电性介于导体和绝缘体之间。
B. 半导体材料的导电性随温度升高而增加。
C. 半导体材料的导电性受光照影响。
D. 半导体材料的导电性不受掺杂影响。
答案：D2. 在半导体工艺中，光刻技术主要用于：A. 沉积薄膜B. 氧化C. 刻蚀D. 形成图案答案：D3. 下列哪种掺杂方式可以增加半导体的导电性？A. N型掺杂B. P型掺杂C. 无掺杂D. 以上都是答案：D4. 氧化层在半导体工艺中的作用不包括：A. 保护B. 绝缘C. 导电D. 隔离答案：C5. 扩散工艺在半导体工艺中主要用于：A. 形成晶体管B. 形成绝缘层C. 形成金属层D. 形成氧化层答案：A二、填空题（每题2分，共20分）1. 在半导体工艺中，____是形成晶体管PN结的关键步骤。
答案：扩散2. 半导体工艺中的氧化层通常采用____材料。
答案：二氧化硅3. 光刻胶在光刻过程中的作用是____。
答案：形成掩模4. 离子注入技术可以用于____掺杂。
答案：N型或P型5. 在半导体工艺中，____技术用于去除不需要的材料。
答案：刻蚀三、简答题（每题10分，共30分）1. 简述CMOS工艺中晶体管的工作原理。
答案：在CMOS工艺中，晶体管的工作原理基于PN结的开关特性。
N型晶体管（NMOS）在栅极电压高于源极电压时导通，而P型晶体管（PMOS）在栅极电压低于源极电压时导通。
通过控制栅极电压，可以实现晶体管的开关控制。
2. 描述氧化层在半导体工艺中的作用。
答案：氧化层在半导体工艺中主要起到保护、绝缘和隔离的作用。
它可以保护硅片不受化学腐蚀，防止杂质扩散，同时作为绝缘层隔离不同的晶体管或电路元件，确保电路的稳定性和可靠性。
3. 离子注入技术在半导体工艺中的应用是什么？答案：离子注入技术在半导体工艺中主要用于掺杂，通过将掺杂原子注入硅片，可以精确控制掺杂的类型、浓度和深度，从而制造出具有特定特性的半导体器件，如晶体管、二极管等。
半导体工艺及芯片制造技术问题答案全
常用术语翻译active region 有源区2.active component有源器件3.Anneal退火4.atmospheric pressure CVD (APCVD) 常压化学气相淀积5.BEOL（生产线）后端工序6.BiCMOS双极CMOS7.bonding wire 焊线，引线8.BPSG 硼磷硅玻璃9.channel length沟道长度10.chemical vapor deposition (CVD) 化学气相淀积11.chemical mechanical planarization (CMP)化学机械平坦化12.damascene 大马士革工艺13.deposition淀积14.diffusion 扩散15.dopant concentration掺杂浓度16.dry oxidation 干法氧化17.epitaxial layer 外延层18.etch rate 刻蚀速率19.fabrication制造20.gate oxide 栅氧化硅21.IC reliability 集成电路可靠性22.interlayer dielectric 层间介质（ILD）23.ion implanter 离子注入机24.magnetron sputtering 磁控溅射25.metalorganic CVD(MOCVD)金属有机化学气相淀积26.pc board 印刷电路板27.plasma enhanced CVD(PECVD) 等离子体增强CVD28.polish 抛光29.RF sputtering 射频溅射30.silicon on insulator绝缘体上硅（SOI）第一章半导体产业介绍1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2. 写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料)，降低功耗。
半导体工艺《半导体制造技术》答案
光刻 NMOS 管源漏区→NMOS 管源漏区磷注入
光刻 PMOS 管源漏区→PMOS 管源漏区硼注入
BPSG 沉积回流/增密
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
光刻接触孔BPSG 刻蚀
溅射 Si-Al-Cu→光刻金属互连刻蚀 Si-Al-Cu
该截面实际无压焊窗口，此图仅为示意，压焊窗口版图为一些亮区方块 SiO2 和 SiN 钝化层沉积→光刻压焊窗口→SiO2 和 SiN 刻蚀合金化退火 4. 什么是浅槽隔离 STI？（即简要描述浅槽隔离 STI） ，它取代了什么工艺？ 浅槽隔离是在衬底上通过刻蚀槽、 氧化物填充及氧化物平坦化等步骤， 制作晶体管有源区之 间的隔离区的一种工艺。它取代了 LOCOS 隔离工艺。
N MAX 0.4 0.4 5 1015 cm2 9.7 1020 cm3 RP 207 A
exp t kT
x j RP RP 2 ln N MAX N B 582 A 207 A 2 ln 9.7 1020 cm 3 1016 cm 3 1574 A
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
步骤：等离子体形成、高能氩离子轰击金属靶材、金属原子溅射、金属原子输运、金属原子 沉积、尾气排出。 优点：台阶覆盖能力相对好、能沉积合金材料、能进行原位溅射刻蚀（反溅） 2. 列出集成电路金属互连对金属的 7 种要求。 电阻率低、电流密度高；粘附性好、接触电阻低；易于沉积、间隙填充好（大马士革） ；易 于刻蚀、易于平坦化（大马士革） ；抗温循性能好（延展性好） ；抗腐蚀性能好；抗应力性能 好。 3. 现代集成电路用铜互连取代铝互连的原因是什么？简要描述大马士革工艺的流程。 原因：铜电导率更低可以降低 RC 延迟；铜抗电迁移能力更好。 大马士革工艺流程：层间介质沉积和图形化、金属填隙、金属平坦化 CMP。 4. 列出硅化物的 3 个作用。 降低器件寄生电阻；降低接触电阻；作为金属与硅之间的粘合剂。 第五章作业 1. 请写出光刻的 8 个基本步骤 气相成底模、涂胶、软烘、对准和曝光、曝光后烘焙、显影、坚膜、显影后检查。 2. 请列出软烘的至少 2 个作用 去除溶剂从而： 改善胶的粘附性、 优化胶的光吸收特性和显影能力、 缓解涂胶时产生的应力、 防止曝光时挥发污染设备。 3. 已知接触孔版图图形为一些小方块，如果使用正胶，掩膜版应该是暗版还是亮版？ 暗版。 接触孔处待刻蚀层材料应该去除， 因此不应被光刻胶覆盖， 因此该处光刻胶应曝光 （正胶） ， 因此版图图形为透光部分，而其他部分为不透光部分，故为暗版。 4. 已知某台分步重复光刻机的紫外光源波长为 248nm、光学系统的数值孔径为 0.7、工艺 因子为 0.7，试计算该设备光刻的分辨率和焦深。 分辨率：R=kλ/NA=0.7*248nm/0.7=248nm 焦深：DOF=λ/2(NA)2=248nm/(2×0.72)=253nm 第六章作业 1. 为什么现代集成电路工艺多采用干法刻蚀？ 干法刻蚀各向异性，可以实现图形精确转移。 2. 待刻蚀层厚度为 5000A，待刻蚀层与掩膜层选择比为 5:1，待刻蚀层与刻蚀终止层选择比 为 10:1，过刻蚀时间为 20%，请问需要掩膜层的最小厚度是多少？刻蚀终止层的刻蚀深度 是多少？ 掩膜层厚度：5000A/(5:1)*(1+20%)=1200A 刻蚀终止层的刻蚀深度：5000A/(10:1)*20%=100A 3. 描述反应离子刻蚀的机理。 反应离子刻蚀属于物理和化学混合刻蚀。 ①进入真空反应室的刻蚀气体在射频电场的作用下分解电离形成等离子体， 等离子体由高能 电子、反应正离子、自由基、反应原子或原子团组成。 ②反应室被设计成射频电场垂直于被刻蚀样片表面且射频电源电极 （称为阴极） 的面积小于 接地电极（称为阳极）的面积时，在系统的电源电极上产生一个较大的自偏置电场。 ③等离子体中的反应正离子在自偏置电场中加速得到能量轰击样片表面， 这种离子轰击不仅 对样片表面有一定的溅射作用形成物理刻蚀， 而且提高了表面层自由基和反应原子或原子团 的化学活性，加速与样片的化学反应。 ④由于离子轰击的方向性，遭受离子轰击的底面比未遭受离子轰击的侧面的刻蚀要快得多，
半导体工艺及芯片制造技术问题答案(全)
常用术语翻译active region 有源区2.active component有源器件3.Anneal退火4.atmospheric pressure CVD (APCVD) 常压化学气相淀积5.BEOL（生产线）后端工序6.BiCMOS双极CMOS7.bonding wire 焊线，引线8.BPSG 硼磷硅玻璃9.channel length沟道长度10.chemical vapor deposition (CVD) 化学气相淀积11.chemical mechanical planarization (CMP)化学机械平坦化12.damascene 大马士革工艺13.deposition淀积14.diffusion 扩散15.dopant concentration掺杂浓度16.dry oxidation 干法氧化17.epitaxial layer 外延层18.etch rate 刻蚀速率19.fabrication制造20.gate oxide 栅氧化硅21.IC reliability 集成电路可靠性22.interlayer dielectric 层间介质（ILD）23.ion implanter 离子注入机24.magnetron sputtering 磁控溅射25.metalorganic CVD(MOCVD)金属有机化学气相淀积26.pc board 印刷电路板27.plasma enhanced CVD(PECVD) 等离子体增强CVD28.polish 抛光29.RF sputtering 射频溅射30.silicon on insulator绝缘体上硅（SOI）第一章半导体产业介绍1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2. 写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料)，降低功耗。
半导体工艺及芯片制造技术问题答案(全)()
常用术语翻译active region 有源区2.active component有源器件3.Anneal退火4.atmospheric pressure CVD (APCVD) 常压化学气相淀积5.BEOL（生产线）后端工序6.BiCMOS双极CMOS7.bonding wire 焊线，引线8.BPSG 硼磷硅玻璃9.channel length沟道长度10.chemical vapor deposition (CVD) 化学气相淀积11.chemical mechanical planarization (CMP)化学机械平坦化12.damascene 大马士革工艺13.deposition淀积14.diffusion 扩散15.dopant concentration掺杂浓度16.dry oxidation 干法氧化17.epitaxial layer 外延层18.etch rate 刻蚀速率19.fabrication制造20.gate oxide 栅氧化硅21.IC reliability 集成电路可靠性22.interlayer dielectric 层间介质（ILD）23.ion implanter 离子注入机24.magnetron sputtering 磁控溅射25.metalorganic CVD(MOCVD)金属有机化学气相淀积26.pc board 印刷电路板27.plasma enhanced CVD(PECVD) 等离子体增强CVD28.polish 抛光29.RF sputtering 射频溅射30.silicon on insulator绝缘体上硅（SOI）第一章半导体产业介绍1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2. 写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料)，降低功耗。
半导体制造技术题库答案
1.分别简述RVD和GILD的原理，它们的优缺点及应用方向。
快速气相掺杂(RVD, Rapid Vapor-phase Doping) 利用快速热处理过程(RTP)将处在掺杂剂气氛中的硅片快速均匀地加热至所需要的温度，同时掺杂剂发生反应产生杂质原子，杂质原子直接从气态转变为被硅表面吸附的固态，然后进行固相扩散，完成掺杂目的。
同普通扩散炉中的掺杂不同，快速气相掺杂在硅片表面上并未形成含有杂质的玻璃层；同离子注入相比(特别是在浅结的应用上)，RVD技术的潜在优势是：它并不受注入所带来的一些效应的影响；对于选择扩散来说，采用快速气相掺杂工艺仍需要掩膜。
另外，快速气相掺杂仍然要在较高的温度下完成。
杂质分布是非理想的指数形式，类似固态扩散，其峰值处于表面处。
气体浸没激光掺杂(GILD: Gas Immersion Laser Doping) 用准分子激光器(308nm) 产生高能量密度(0.5—2.0J/cm2)的短脉冲(20-100ns)激光，照射处于气态源中的硅表面；硅表面因吸收能量而变为液体层；同时气态掺杂源由于热解或光解作用产生杂质原子；通过液相扩散，杂质原子进入这个很薄的液体层，溶解在液体层中的杂质扩散速度比在固体中高八个数量级以上，因而杂质快速并均匀地扩散到整个熔化层中。
当激光照射停止后，已经掺有杂质的液体层通过固相外延转变为固态结晶体。
由液体变为固态结晶体的速度非常快。
在结晶的同时，杂质也进入激活的晶格位置，不需要近一步退火过程，而且掺杂只发生在表面的一薄层内。
由于硅表面受高能激光照射的时间很短，而且能量又几乎都被表面吸收，硅体内仍处于低温状态，不会发生扩散现象，体内的杂质分布没有受到任何扰动。
硅表面溶化层的深度由激光束的能量和脉冲时间所决定。
因此，可根据需要控制激光能量密度和脉冲时间达到控制掺杂深度的目的。
2.集成电路制造中有哪几种常见的扩散工艺？各有什么优缺点？扩散工艺分类：按原始杂质源在室温下的相态分类，可分为固态源扩散，液态源扩散和气态源扩散。
半导体工艺及芯片制造技术问题答案（全）.
半导体工艺及芯片制造技术问题答案（全）.常用术语翻译1.active region 有源区2.active component有源器件3.Anneal退火4.atmospheric pressure CVD (APCVD) 常压化学气相淀积5.BEOL（生产线）后端工序6.BiCMOS双极CMOS7.bonding wire 焊线，引线8.BPSG 硼磷硅玻璃9.channel length沟道长度10.chemical vapor deposition (CVD) 化学气相淀积11.chemical mechanical planarization (CMP)化学机械平坦化12.damascene 大马士革工艺13.deposition淀积14.diffusion 扩散15.dopant concentration掺杂浓度16.dry oxidation 干法氧化17.epitaxial layer 外延层18.etch rate 刻蚀速率19.fabrication制造20.gate oxide 栅氧化硅21.IC reliability 集成电路可靠性22.interlayer dielectric 层间介质（ILD）23.ion implanter 离子注入机24.magnetron sputtering 磁控溅射25.metalorganic CVD(MOCVD)金属有机化学气相淀积26.pc board 印刷电路板27.plasma enhanced CVD(PECVD) 等离子体增强CVD28.polish 抛光29.RF sputtering 射频溅射30.silicon on insulator绝缘体上硅（SOI）第一章半导体产业介绍1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2. 写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料)，降低功耗。
半导体工艺《半导体制造技术》答案
exp t kT
x j RP RP 2 ln N MAX N B 582 A 207 A 2 ln 9.7 1020 cm 3 1016 cm 3 1574 A
第十章作业 1. 写出早期基本的 3.0μm CMOS IC 工艺技术的工艺流程。 双阱工艺（备片→初氧氧化→光刻 N 阱区→N 阱磷注入→刻蚀初氧层→光刻 P 阱区→P 阱硼 注入→阱推进） ；LOCOS 隔离工艺（垫氧氧化→氮化硅沉积→光刻有源区→氮化硅刻蚀光 刻 NMOS 管场区→NMOS 管场区硼注入→场区选择氧化） ；多晶硅栅结构工艺（去除氮化硅 →栅氧化→多晶硅沉积→多晶掺磷→光刻多晶硅） ；源/漏（S/D）注入工艺（光刻 NMOS 管 源漏区→NMOS 管源漏区磷注入→光刻 PMOS 管源漏区→PMOS 管源漏硼注入） ； 金属互连的 形成（BPSG 沉积→回流/增密→光刻接触孔→BPSG 刻蚀溅射 Si-Al-Cu→光刻金属互连刻
备片初氧氧化N 阱光刻N 阱磷注入
刻蚀初氧层P 阱光刻P 阱硼注入
阱推进
垫氧氧化→氮化硅沉积→光刻有源区→氮化硅刻蚀
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
光刻 NMOS 管场区→NMOS 管场区硼注入
选择性氧化氮化硅去除
栅氧氧化多晶硅沉积多晶硅掺磷多晶硅光刻多晶硅刻蚀
电子科技大学微电子与固体电子学院
2013 年 5 月 8 日
蚀 Si-Al-Cu） ；制作压点及合金（SiO2 和 SiN 钝化层沉积→光刻压焊窗口→SiO2 和 SiN 刻蚀 合金化退火） ；参数测试。 2. 在早期基本的 3.0μm CMOS IC 工艺技术中，P 阱的作用是什么？并描述 LOCOS 隔离原理。 P 阱作用：为 NMOS 提供合适的体区掺杂，以调节阈值电压和减小衬底寄生电阻防止发生闩 锁效应。 （注意：3um 工艺短沟道效应不明显，基本不考虑漏源穿通） LOCOS 隔离原理：通过 NMOS 场区的硼注入及 NMOS、PMOS 场区选择氧化，增加 NMOS 场 区的表面掺杂浓度及 NMOS、PMOS 场区氧化层厚度，从而提高寄生 NMOS 管的阈值电压， 使该阈值电压大于 Vcc，并降低寄生 PMOS 管的阈值电压，使该阈值电压小于-Vcc，从而实 现 NMOS 管和 PMOS 管之间的隔离。 3. 画出早期基本的 3.0μm CMOS IC 工艺器件制作的剖面图及对应的版图。
半导体芯片制造工：半导体制造技术考试答案.doc
半导体芯片制造工：半导体制造技术考试答案考试时间：120分钟 考试总分：100分遵守考场纪律，维护知识尊严，杜绝违纪行为，确保考试结果公正。
1、问答题热退火用于消除离子注入造成的损伤，温度要低于杂质热扩散的温度，然而，杂质纵向分布仍会出现高斯展宽与拖尾现象，解释其原因。
本题答案： 2、问答题什么是扩散效应？什么是自掺杂效应？这两个效应使得衬底/外延界面杂质分布有怎样的变化？ 本题答案： 3、问答题说明SiO2的结构和性质，并简述结晶型SiO2和无定形SiO2的区别。
本题答案： 4、问答题从寄生电阻和电容、电迁移两方面说明后道工艺中（Back-End-Of-Line ，BEOL ）采用铜（Cu ）互连和低介电常数（low-k ）材料的必要性。
本题答案： 5、问答题写出菲克第一定律和第二定律的表达式，并解释其含义。
本题答案： 6、问答题说明影响氧化速率的因素。
本题答案：姓名：________________ 班级：________________ 学号：________________--------------------密----------------------------------封 ----------------------------------------------线----------------------7、问答题CVD淀积过程中两个主要的限制步骤是什么？它们分别在什么情况下会支配整个淀积速率？本题答案：8、问答题假设进行一次受固溶度限制的预淀积扩散，从掺杂玻璃源引入的杂质总剂量为Qcm-2。
本题答案：9、问答题什么是溅射产额，其影响因素有哪些？简述这些因素对溅射产额产生的影响。
本题答案：10、问答题以P2O2为例说明SiO2的掩蔽过程。
本题答案：11、问答题简述杂质在SiO2的存在形式及如何调节SiO2的物理性质。
本题答案：12、问答题什么是离子注入的横向效应？同等能量注入时，As和B哪种横向效应更大？为什么？本题答案：13、问答题简述BOE（或BHF）刻蚀SiO2的原理。
半导体芯片制造工：半导体制造技术考点模拟考试卷.doc
半导体芯片制造工：半导体制造技术考点模拟考试卷考试时间：120分钟 考试总分：100分遵守考场纪律，维护知识尊严，杜绝违纪行为，确保考试结果公正。
1、问答题说明影响氧化速率的因素。
本题答案： 2、问答题个投影曝光系统采用ArF 光源，数值孔径为0.6，设k1=0.6，n=0.5，计算其理论分辨率和焦深。
本题答案： 3、填空题研究细胞结构和功能异常与疾病关系的细胞生物学分支称为（ ）。
本题答案： 4、问答题什么是扩散效应？什么是自掺杂效应？这两个效应使得衬底/外延界面杂质分布有怎样的变化？ 本题答案： 5、问答题说明SiO2的结构和性质，并简述结晶型SiO2和无定形SiO2的区别。
本题答案： 6、问答题典型的光刻工艺主要有哪几步？简述各步骤的作用。
本题答案： 7、问答题姓名：________________ 班级：________________ 学号：________________--------------------密----------------------------------封 ----------------------------------------------线----------------------什么是溅射产额，其影响因素有哪些？简述这些因素对溅射产额产生的影响。
本题答案：8、问答题分别简述RVD和GILD的原理，它们的优缺点及应用方向。
本题答案：9、问答题简述常规热氧化办法制备SiO2介质薄膜的动力学过程，并说明在什么情况下氧化过程由反应控制或扩散控制。
本题答案：10、问答题下图为一个典型的离子注入系统。
（1）给出1~6数字标识部分的名称，简述其作用。
（2）阐述部件2的工作原理。
本题答案：11、问答题采用CF4作为气体源对SiO2进行刻蚀，在进气中分别加入O2或H2对刻蚀速率有什么影响？随着O2或H2进气量的增加，对Si和SiO2刻蚀选择性怎样变化？为什么？本题答案：12、问答题离子在靶内运动时，损失能量可分核阻滞和电子阻滞，解释什么是核阻滞、电子阻滞？两种阻滞本领与注入离子能量具有何关系？本题答案：13、问答题下图是硅烷反应淀积多晶硅的过程，写出发生反l18、问答题写出菲克第一定律和第二定律的表达式，并解释其含义。
半导体工艺及芯片制造技术问题答案全
常用术语翻译active region 有源区2.active component有源器件3.Anneal退火4.atmospheric pressure CVD (APCVD) 常压化学气相淀积5.BEOL（生产线）后端工序6.BiCMOS双极CMOS7.bonding wire 焊线，引线8.BPSG 硼磷硅玻璃9.channel length沟道长度10.chemical vapor deposition (CVD) 化学气相淀积11.chemical mechanical planarization (CMP)化学机械平坦化12.damascene 大马士革工艺13.deposition淀积14.diffusion 扩散15.dopant concentration掺杂浓度16.dry oxidation 干法氧化17.epitaxial layer 外延层18.etch rate 刻蚀速率19.fabrication制造20.gate oxide 栅氧化硅21.IC reliability 集成电路可靠性22.interlayer dielectric 层间介质（ILD）23.ion implanter 离子注入机24.magnetron sputtering 磁控溅射25.metalorganic CVD(MOCVD)金属有机化学气相淀积26.pc board 印刷电路板27.plasma enhanced CVD(PECVD) 等离子体增强CVD28.polish 抛光29.RF sputtering 射频溅射30.silicon on insulator绝缘体上硅（SOI）第一章半导体产业介绍1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2. 写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料)，降低功耗。
半导体工艺及芯片制造技术问题答案全
常用术语翻译active region 有源区2.active component有源器件3.Anneal退火4.atmospheric pressure CVD (APCVD) 常压化学气相淀积5.BEOL（生产线）后端工序6.BiCMOS双极CMOS7.bonding wire 焊线，引线8.BPSG 硼磷硅玻璃9.channel length沟道长度10.chemical vapor deposition (CVD) 化学气相淀积11.chemical mechanical planarization (CMP)化学机械平坦化12.damascene 大马士革工艺13.deposition淀积14.diffusion 扩散15.dopant concentration掺杂浓度16.dry oxidation 干法氧化17.epitaxial layer 外延层18.etch rate 刻蚀速率19.fabrication制造20.gate oxide 栅氧化硅21.IC reliability 集成电路可靠性22.interlayer dielectric 层间介质（ILD）23.ion implanter 离子注入机24.magnetron sputtering 磁控溅射25.metalorganic CVD(MOCVD)金属有机化学气相淀积26.pc board 印刷电路板27.plasma enhanced CVD(PECVD) 等离子体增强CVD28.polish 抛光29.RF sputtering 射频溅射30.silicon on insulator绝缘体上硅（SOI）第一章半导体产业介绍1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2. 写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料)，降低功耗。
半导体工艺工程师面试问题及答案
半导体工艺工程师面试问题及答案在半导体行业中，半导体工艺工程师是一个至关重要的职位。
他们负责研发和改进半导体制造过程，确保产品的质量和性能。
面试时，招聘人员通常会提出一些围绕半导体制造工艺的问题。
下面是一些常见的半导体工艺工程师面试问题及答案，希望能够帮助你准备面试。
1. 请介绍一下你的半导体工艺工程师背景和经验。
答：我拥有学士学位和硕士学位，专业是半导体工程。
在我的学术背景中，我研究了多种半导体制备工艺和工艺设备的使用。
在实际工作中，我曾在一家知名半导体公司担任半导体工艺工程师一职，负责制定和优化半导体制造流程，并参与了新产品的研发和生产。
2. 你熟悉哪些常见的半导体制造工艺？答：我熟悉的常见半导体制造工艺包括：沉积、光刻、蚀刻、扩散、离子注入和清洗。
在沉积工艺方面，我熟悉化学气相沉积（CVD）和物理气相沉积（PVD）等。
光刻方面，我对掩膜的设计和光刻胶的选择有一定的了解。
蚀刻方面，我熟悉湿法蚀刻和干法蚀刻。
在扩散和离子注入工艺中，我了解掺杂的原理和工艺参数的优化。
此外，我还熟悉硅晶片的清洗工艺和技术。
3. 请详细描述一下你在半导体制造工艺方面的项目经验。
答：在我之前的工作中，我参与了多个半导体研发项目。
其中一个项目是开发一种更高效的金属氧化物半导体场效应晶体管（MOSFET）制造工艺。
我负责制定并优化了金属氧化物的沉积工艺，确保了薄膜的均匀性和质量。
此外，我还改进了光刻胶的选择和曝光参数，以提高图形的解析度。
通过这些改进，我们成功地生产出了具有更高性能的MOSFET晶体管。
4. 在半导体工艺设计中，你如何处理工艺参数的优化和问题解决？答：在半导体工艺设计中，我通常会进行一系列的工艺参数优化。
首先，我会通过仿真软件进行工艺参数的设计和优化。
然后，我会进行实验验证和数据分析，根据实验结果对参数进行调整和优化。
如果在工艺过程中出现问题，我会进行详细的故障排除和问题解决，分析问题根源并提出解决方案。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
常用术语翻译active region 有源区2.active component有源器件3.Anneal退火4.atmospheric pressure CVD (APCVD) 常压化学气相淀积5.BEOL(生产线)后端工序6.BiCMOS双极CMOS7、bonding wire 焊线,引线8、BPSG 硼磷硅玻璃9、channel length沟道长度10、chemical vapor deposition (CVD) 化学气相淀积11、chemical mechanical planarization (CMP)化学机械平坦化12、damascene 大马士革工艺13、deposition淀积14、diffusion 扩散15、dopant concentration掺杂浓度16、dry oxidation 干法氧化17、epitaxial layer 外延层18、etch rate 刻蚀速率19、fabrication制造20、gate oxide 栅氧化硅21、IC reliability 集成电路可靠性22、interlayer dielectric 层间介质(ILD)23、ion implanter 离子注入机24、magnetron sputtering 磁控溅射25、metalorganic CVD(MOCVD)金属有机化学气相淀积26、pc board 印刷电路板27、plasma enhanced CVD(PECVD) 等离子体增强CVD28、polish 抛光29、RF sputtering 射频溅射30、silicon on insulator绝缘体上硅(SOI)第一章半导体产业介绍1、什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路:将多个电子元件集成在一块衬底上,完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2、写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试与拣选)Assembly and packaging (装配与封装)Final test(终测)3、写出半导体产业发展方向？什么就是摩尔定律？(15分)发展方向:提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料),降低功耗。
提高芯片可靠性——严格控制污染。
降低成本——线宽降低、晶片直径增加。
摩尔定律指:IC 的集成度将每隔一年翻一番。
1975年被修改为: IC 的集成度将每隔一年半翻一番。
4、什么就是特征尺寸CD？(10分)最小特征尺寸,称为关键尺寸(Critical Dimension,CD)CD常用于衡量工艺难易的标志。
5、什么就是More moore定律与More than Moore定律？(10分)“More Moore”指的就是芯片特征尺寸的不断缩小。
从几何学角度指的就是为了提高密度、性能与可靠性在晶圆水平与垂直方向上的特征尺寸的继续缩小。
与此关联的3D结构改善等非几何学工艺技术与新材料的运用来影响晶圆的电性能。
“More Than Moore”指的就是用各种方法给最终用户提供附加价值,不一定要缩小特征尺寸如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、名词解释:high-k; low-k; Fabless; Fablite; IDM;Foundry;Chipless(20分)high-k:高介电常数。
low-k:低介电常数。
Fabless:IC 设计公司,只设计不生产。
Fablite:轻晶片厂,有少量晶圆制造厂的IC公司。
IDM:集成器件制造商 (IDM-Integrated Device Manufactory Co、),从晶圆之设计、制造到以自有品牌行销全球皆一手包办。
Foundry:标准工艺加工厂或称专业代工厂商。
Chipless:既不生产也不设计芯片,而就是设计IP内核,授权给半导体公司使用。
7、例举出半导体产业的8种不同职业并简要描述、(15分)1、硅片制造技师:负责操作硅片制造设备。
一些设备维护以及工艺与设备的基本故障查询。
2、设备技师:查询故障并维护先进设备系统,保证在硅片制造过程中设备能正确运行。
3、设备工程师:从事确定设备设计参数与优化硅片生产的设备性能。
4、工艺工程师:分析制造工艺与设备的性能以确定优化参数设置。
5、实验室技师:从事开发实验室工作,建立并进行试验。
6:成品率/失效分析技师:从事与缺陷分析相关的工作,如准备待分析的材料并操作分析设备以确定在硅片制造过程中引起问题的根源。
7、成品率提高工程师:收集并分析成品率及测试数据以提高硅片制造性能。
8、设施工程师:为硅片制造厂的化学材料、净化空气及常用设备的基础设施提供工程设计支持。
第二章半导体材料特性第五章半导体制造中的化学品第六章硅片制造中的玷污控制1、最通常的半导体材料就是什么？该材料使用最普遍的原因就是什么？(第二章)(10分)答:最通常的半导体材料就是硅。
原因:1、硅的丰裕度;2、更高的融化温度允许更高的工艺容限;3、更宽的工作温度范围;4、氧化硅的自然生成、2、砷化镓相对于硅的优点就是什么？(第二章)(5分)答:砷化镓具有比硅更高的电子迁移率,因此多数载流子也移动得比硅中的更快。
砷化镓也有减小寄生电容与信号损耗的特性。
这些特性使得集成电路的速度比由硅制成的电路更快。
GaAs器件增进的信号速度允许它们在通信系统中响应高频微波信号并精确地把它们转换成电信号。
硅基半导体速度太慢以至于不能响应微波频率。
砷化镓的材料电阻率更大,这使得砷化镓衬底上制造的半导体器件之间很容易实现隔离,不会产生电学性能的损失。
3、描述在硅片厂中使用的去离子水的概念。
(第五章)(5分)答:去离子水:在半导体制造过程中广泛使用的溶剂,在它里面没有任何导电的离子。
DI Water的PH值为7,既不就是酸也不就是碱,就是中性的。
它能够溶解其她物质,包括许多离子化合物与供价化合物。
当水分子(H2O)溶解离子化合物时,它们通过克服离子间离子键使离子分离,然后包围离子,最后扩散到液体中。
4、例举出硅片厂中使用的五种通用气体。
(第五章)(5分)答:氧气(O2)、氩气(Ar)、氮气(N2)、氢气(H2)与氦气(He)5、对净化间做一般性描述。
(第六章)(10分)答:净化间就是硅片制造设备与外部环境隔离,免受诸如颗粒、金属、有机分子与静电释放(ESD)的玷污。
一般来讲,那意味着这些玷污在最先进测试仪器的检测水平范围内都检测不到。
净化间还意味着遵循广泛的规程与实践,以确保用于半导体制造的硅片生产设施免受玷污。
6、什么就是硅片的自然氧化层？由自然氧化层引起的三种问题就是什么？(第六章)(10分)答:自然氧化层:如果曝露于室温下的空气或含溶解氧的去离子水中,硅片的表面将被氧化。
这一薄氧化层称为自然氧化层。
硅片上最初的自然氧化层生长始于潮湿,当硅片表面暴露在空气中时,一秒钟内就有几十层水分子吸附在硅片上并渗透到硅表面,这引起硅表面甚至在室温下就发生氧化。
自然氧化层引起的问题就是:①将妨碍其她工艺步骤,如硅片上单晶薄膜的生长与超薄氧化层的生长。
②另一个问题在于金属导体的接触区,如果有氧化层的存在,将增加接触电阻,减少甚至可能阻止电流流过。
③对半导体性能与可靠性有很大的影响7、例举硅片制造厂房中的7种玷污源。
(第六章)(10分)答:硅片制造厂房中的七中沾污源:(1)空气:净化级别标定了净化间的空气质量级别,它就是由净化室空气中的颗粒尺寸与密度表征的;(2)人:人就是颗粒的产生者,人员持续不断的进出净化间,就是净化间沾污的最大来源;(3)厂房:为了就是半导体制造在一个超洁净的环境中进行,有必要采用系统方法来控制净化间区域的输入与输出;(4)水:需要大量高质量、超纯去离子水,城市用水含有大量的沾污以致不能用于硅片生产。
去离子水就是硅片生产中用得最多的化学品(5)工艺用化学品:为了保证成功的器件成品率与性能,半导体工艺所用的液态化学品必须不含沾污;(6)工艺气体:气体流经提纯器与气体过滤器以去除杂质与颗粒;(7)生产设备:用来制造半导体硅片的生产设备就是硅片生产中最大的颗粒来源。
8、解释空气质量净化级别。
(第六章)(5分)答:净化级别标定了净化间的空气质量级别,它就是由净化室空气中的颗粒尺寸与密度表征的。
这一数字描绘了要怎样控制颗粒以减少颗粒玷污。
净化级别起源于美国联邦标准2009、如果净化间级别仅用颗粒数来说明,例如1级净化间,则只接受1个0、5um的颗粒。
这意味着每立方英尺中尺寸等于或大于0、5um的颗粒最多允许一个。
9、描述净化间的舞厅式布局。
(第六章)(10分)答:净化间的舞厅式布局为大的制造间具有10000级的级别,层流工作台则提供一个100级的生产环境。
10、解释水的去离子化。
在什么电阻率级别下水被认为已经去离子化？(第六章)(10分)答:用以制造去离子水的去离子化过程就是指,用特制的离子交换树脂去除电活性盐类的离子。
18MΩ-cm电阻率级别下水被认为已经去离子化。
11、描述RCA清洗工艺。
(第六章)(10分)答:工业标准湿法清洗工艺称为RCA清洗工艺,由美国无线电公司(RCA)于20世纪60年代提出。
RCA湿法清洗由一系列有序的浸入两种不同的化学溶液组成:1号标准清洗液(SC-1)与2号标准清洗液(SC-2)。
SC-1的化学配料为NH4OH/H2O2/H2O这三种化学物按1:1:5到1:2:7的配比混合,它就是碱性溶液,能去除颗粒与有机物质,SC-1湿法清洗主要通过氧化颗粒或电学排斥起作用。
SC-2的组分就是HCL/H2O2/H2O,按1:1:6到1:2:8的配比混合,用于去除硅片表面的金属。
改进后的RCA清洗可在低温下进行,甚至低到45摄氏度12、例出典型的硅片湿法清洗顺序。
(第六章)(10分)硅片清洗步骤:(1)H2SO4/H2O2(piranha):有机物与金属;(2)UPW清洗(超纯水):清洗;(3)HF/H2O(稀HF):自然氧化层;(4)UPW清洗:清洗;(5)NH4OH/H2O2/H2O(SC-1):颗粒;(6)UPW清洗:清洗;(7)HF/H2O:自然氧化层;(8)UPW清洗:清洗;(9)HCL/H2O2/H2O(SC-2):金属;(10)UPW清洗:清洗;(11)HF/H2O:自然氧化层;(12)UPW清洗:清洗;(13)干燥:干燥第三章器件技术基础1、按构成集成电路基础的晶体管分类可以将集成电路分为哪些类型？每种类型各有什么特征？(40分)答:分为三种,双极集成电路,MOS集成电路,双极-MOS(BiMOS)集成电路。