计算机组成原理习题 第三章存储系统
计算机组成原理—习题解答(第三章)
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.10
题解：
⑴ 64K×32位 / 16K×8位 = 4×4 = 16片； ⑵ 见下页； ⑶ 8ms / 128 = 62.5us，刷新周期为62.5us，128个刷新周期； ⑷ 分散式对存储器刷新一遍用时128×0.5us×2=128us，在8ms
题解： 1ms(1000us)内必须刷新64次，每次刷新时间为1/4us ，则1ms内16us用于刷新，比例为1.6%。 或者， 1ms中包含的存取周期数为：1ms/250ns=4000个
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.10
A6~0行 A13~7列
A6~0 刷新
A14
A15 -RAS
REF
A6~0 地址 -WE 多路 选择 -RAS0 器
-RAS1
片 选 译 -RAS2 码 器 2:4 -RAS3
-CAS
A6~0 -WE
16KX8 DRAM
16KX8 DRAM
第三章 3.6
3.6若用1M×1位的DRAM芯片构成1M×16位的主存储器 ，芯片内部存储元排列成正方形阵列，其刷新最大间隔时 间为4ms。则采用异步刷新时，两次刷新操作应相隔多长 时间？4ms时间内共需多少个刷新周期？
题解： 刷新定时信号的周期时间为： 4ms/1024 = 3.9us; ； 4ms时间内共需1024个刷新周期。
题解：
(1) 寻址范围=64K / (32/8) = 16K字；存储容量为16K×32bit。 (2) 字地址与字节地址的分配：（大端方式）
计算机组成原理习题 第三章存储系统
计算机组成原理习题第三章存储系统第三章习题一、填空题：1. 广泛使用的A.______和B.______都是半导体随机读写存储器。
前者速度比后者C.______，集成度不如后者高。
2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。
3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。
它们断电后都不能保存信息。
4. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
5. Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
6. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
7. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。
8. 主存储器的性能指标主要是存储容量，A.______和B.______。
9. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
10. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。
11. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。
12. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。
计算机采用多级存储器体系结构。
13. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
计算机组成原理第三章习题课
3
RAM：1K×4位—>1K×8位
D7－D0
D7－D4 RAM1 1K×4 CS CS
D3－D0 RAM2 1K×4 CS
A9－A0 A9－A0
A9－A0
2、字存储容量扩展
• 增加地址线，使得存储器单元数增加 • 连接方式：三组信号线中
– 地址总线和数据总线公用 – 多余的地址线用来片选
1、20位地址，32位字长
（2）由512K×8位的芯片构成，需要多少片 存储器：1M×32位 512K →1M：说明有容量扩展 8位→32位：说明有字长扩展 8 →32 需要： (1M/512K)×(32位/ 8位) ＝ 2×4 ＝8
1、20位地址，32位字长
（3）需要多少位地址作为芯片选择 512K×8位→1M×32位 芯片选择只和地址线相关 512K＝2 512K 219，即有19根地址线 19 1M ＝220，即有20根地址线 多余的一根地址线一定是做片选的 ∴需要1根地址线作为片选
3、16K×8位—>64K×32位
RAM1 RAM2 RAM3 RAM4 CS CS CS CS
字长扩展 16K×8位—>16K×32位
16K×32位 16K×32位 16K×32位
容量扩展 16K×32位—>64K×32位
A15 A14 A13－A0
3、16K×8位—>64K×32位
错误： 1、只看到了A13－A0，缺少A15、A14 2、数据总线、地址总线，一定要标明起止符 号，例如A13－A0， D7－D0 3、三组信号线要全部标明
7. 某机器中，已知配有一个地址空间为(0000—1FFF)16 的ROM区域，现在用一个 用一个SRAM芯片（8K×8位）形 芯片（ × 位 用一个 芯片 成一个16K×16位的 位的RAM区域 区域，起始地址为（2000） 成一个 × 位的 区域 16 。假设SRAM芯片有CS和WE控制端，CPU地址总 线A15-A0 ，数据总线为D15-D0 ，控制信号为R / W （读 / 写），MREQ（当存储器读或写时，该信号 指示地址总线上的地址是有效的）。 分析：一个RAM区，一个ROM区 RAM ROM 其中RAM需要容量扩展 由8K×8位芯片构成1—>16K×16位（容量扩展） 共需要4片芯片，每两片构成8K×16位单元 字长扩展不改变地址分配，容量扩展才会改变
计算机组成原理.各章例题
第一章计算机系统概论例1，冯·诺依曼机工作的基本方式的特点是什么?解：冯·诺依曼机工作的基本方式的特点是：按地址访问并顺序执行指令。
冯·诺依曼机工作原理为：例2，Cache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用的一项重要硬件技术。
现发展为多级cache体系，C. ______分设体系。
解：A. 高速缓冲B. 速度C. 指令cache与数据cache例3，完整的计算机应包括那些部分？解：完整的计算机应包括配套的硬件设备和软件系统。
例4，计算机系统的层次结构是怎样的？解：计算机系统的层次结构如图：第二章 运算方法和运算器例 1.设机器字长32位，定点表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最大负数是多少？ (2)定点原码小数表示时，最大正数是多少？最大负数是多少？ 解：（1最大正数：数值 = （231 – 1）10最大负数： 数值 = -（231 – 1）10 （2）定点原码小数表示： 最大正数值 = （1 – 231 ）10最大负数值 = -（1–231 ）10例2.已知 x = - 0.01111 ，y = +0.11001， 求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补，x + y = ？ ，x – y = ？解：[ x ]原 = 1.01111 [ x ]补 = 1.10001 所以 ：[ -x ]补 = 0.01111[ y ]原 = 0.11001 [ y ]补 = 0.11001 所以 ：[ -y ]补 = 1.00111 [ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000所以： x + y = +0.01010 因为符号位相异，结果发生溢出例3.设有两个浮点数 N 1 = 2j1 × S 1 , N 2 = 2j2 × S 2 ,其中阶码2位，阶符1位，尾数四位，数符一位。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理自学考试试卷
第三章存储系统一、单选题1. 计算机中表示地址时使用（A）A. 无符号数B. 原码C. 反码D. 补码2. 运算器虽有许多部件组成，但核心部分是（B）A．数据总线 B．算术逻辑单元 C．多路开关 D．通用寄存器3、断电后，下列说法中，正确的是( A )。
A．ROM中的数据仍然存在B．DRAM中的数据仍然存在C．SRAM中的数据仍然存在D．CD-ROM中的数据会丢失4、一个8位的微型机系统以16位来表示地址，则该计算机系统有( D )个地址空间。
A．128 B．256 C．1024 D．655365、磁盘存贮器的记录方式一般采用( C )。
A．归零制B．不归零制C．调频制 D.调相制6、相联存贮器是按( B )进行寻址的存贮器。
A．地址指定方式B．内容指定方式C．堆栈存取方式D．地址指定方式与堆栈存取方式结合7、访问存储器时，读出的信息或将写入的信息要经过(A )。
A．数据寄存器B．指令寄存器C．累加器D．地址寄存器8、指令系统中采用不同寻址方式，其目的是( C )。
A．可以直接访问外存B．实现存储程序和程序控制C．缩短指令长度，扩大寻址空间，提高编程灵活性D．提供扩展操作码的可能，并降低指令译码难度9. 主存储器和CPU之间增设高速缓冲器的目的是（A）A. 解决CPU和主存之间的速度匹配问题B. 扩大主存储的容量C. 扩大CPU中通用寄存器的数量D. 扩大CPU中通用寄存器的数量和主存储器的容量10. 某计算机的字长为16位，它的存储容量为64KB，若按字寻址，其寻址范围是( B )A. 0～32KBB. 0～32K-1C. 0～64KBD. 0～64K-111、存储周期（ C ）存储时间。
A、大于B、小于C、略大于D、略小于12、CPU与主存之间以（B ）信号表示一次访存操作结束。
A、BusyB、ReadyC、WriteD、Read13、静态存储器的功耗和集成度比动态存储器要（ A ）。
A、大、小B、大、大C、小、小D、小、大14、在三层次存储系统中不包括（ C ）。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
计算机组成原理习题 第三章
第三章一．填空题1.在多级存储体系中，cache的主要功能是，虚拟存储器的主要功能是。
2.SRAM靠存储信息，DRAM靠存储信息。
存储器需要定时刷新。
3.动态半导体存储器的刷新一般有、和。
4.一个512KB的存储器，其地址线和数据线的总和是。
5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有条输出线；用双译码方式，地址译码器有条输出线。
6.高速缓冲存储器中保存的信息是主存信息的。
7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是。
8. 、和组成三级存储系统，分级的目的是。
9.动态半导体存储器的刷新一般有和两种方式，之所以刷新是因为。
10.用1K×1位的存储芯片组成容量为64K×8位的存储器，共需片，若将这些芯片分装在几块板上，设每块板的容量为4K×8 位，则该存储器所需的地址码总位数是，其中位用于选板，位用于选片，位用于存储芯片的片内地址。
11.最基本的数字磁记录方式、、、、、和六种。
12.缓存是设在和之间的一种存储器，其速度匹配，其容量与有关。
13.Cache是一种存储器，用来解决CPU与主存之间不匹配的问题。
现代的Cache可分为和两级，并将和分开设置。
14.计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM，（3）Flash，（4）EPROM，（5）硬盘存储器，(6)软盘存储器。
其中非易失的存储器有：具有在线能力的有；可以单字节修改的有：可以快速读出的存储器包括。
15.反映存储器性能的三个指标是、、和，为了解决这三方面的矛盾，计算机采用体系结构。
16.存储器的带宽是指，如果存储周期为T M，存储字长为n位则存储器带宽位，常用的单位是或。
为了加大存储器的带宽可采用、和。
17.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。
则主存地址中的主存字块标记为位，组地址为位，字块内地址为位。
计算机组成原理课后习题参考答案
计算机组成原理答案第一章计算机系统概论1．比较数字计算机和模拟计算机的特点。
解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。
两者主要区别见P1 表1.1。
2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。
通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。
4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。
存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。
主要组成部分有：（控制器、运算器）（CPU的两部分组成）、存储器、输入设备、输出设备（I/O设备）。
5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。
单元地址：简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。
数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。
指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。
6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。
程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。
7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
计算机组成原理第三章课后题参考答案.doc
第三章课后习题参考答案1．有一个具有 20 位地址和 32 位字长的存储器，问：（1）该存储器能存储多少个字节的信息（2）如果存储器由 512K×8位 SRAM芯片组成，需要多少芯片（3）需要多少位地址作芯片选择解：（ 1）∵ 2 20= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（ 1024K/512K）×（ 32/8 ）= 8 （片）（3）需要 1 位地址作为芯片选择。
3．用 16K×8位的 DRAM芯片组成 64K×32 位存储器，要求：(1)画出该存储器的组成逻辑框图。
(2)设 DRAM芯片存储体结构为 128 行，每行为 128×8 个存储元。
如单元刷新间隔不超过 2ms，存储器读 / 写周期为μS, CPU 在 1μS内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少解：（ 1）组成 64K×32 位存储器需存储芯片数为N=（64K/16K）×（ 32 位/8 位） =16（片）每 4 片组成 16K×32 位的存储区，有 A13-A0作为片内地址，用 A15 A14经 2：4 译码器产生片选信号，逻辑框图如下所示：（ 2）根据已知条件， CPU 在期为，如果采用集中刷新，有1us 内至少访存一次，而整个存储器的平均读64us 的死时间，肯定不行；/ 写周所以采用分散式刷新方式：设 16K×8位存储芯片的阵列结构为 128 行× 128 列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=(?s) 取存储周期的整数倍 ?s 的整数倍 )则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为 t MAXt MAX＝× 2－＝ ( μ S)对全部存储单元刷新一遍所需时间为t Rt R＝× 128=64 ( μS)4．有一个 1024K× 32 位的存储器，由128K× 8 位 DRAM芯片构成。
计算机组成原理第三章练习题
第3章内部存储器二．选择题1．主（内）存用来存放 D 。
A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是 C 。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有(A)。
A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是(B)。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是(C)。
A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是(D)。
A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按(C)进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为(D)。
A．23 B．25 C．50 D．209．常用的虚拟存储器由(A)两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存C．快存—辅存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为(A)。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射11．640KB的内存容量为（C）。
A．640000字节 B．64000字节C．655360字节 D．32000字节12．若一台计算机的字长为4个字节，则表明该机器（C）。
A．能处理的数值最大为4位十进制数B．能处理的数值最多由4位二进制数组成C．在CPU中能够作为一个整体加以处理的二进制代码为32位D．在CPU中运算的结果最大为2的32次方13．下列元件中存取速度最快的是（B）。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理-第3章_存储系统
存储周期 RW 刷新1 RW 刷新2 …
500ns 500ns
刷新间隔2ms
用在低速系统中
各刷新周期分散安排 在存取周期中。
… RW 128 RW
例如上图所示的DRAM有128行，如果刷新周期为 2ms，则每一行必须每隔2ms÷128=62.5us进行一次。
5、存储器控制电路
DRAM刷新需要硬件电路支持，它们集成在一个芯片 上，形成DRAM控制器，是CPU和DRAM间的接口电路。
写周期：实现写操作，要求CS和WE同时有效，有效期间地址 和数据信号不能变化；为了保证CS和WE变为无效前能把数据 可靠的写入，数据必须提前一段时间在数据总线上稳定存在； 而在WE变为高电平后再经过一段时间地址信号才允许改变。
*** DRAM存储器
1、DRAM存储元的记忆原理
SRAM存储器的存储元是一个 触发器，它具有两个稳定的状态。
外存储器：简称“外存”，大容量辅助存储器；磁表面存储
器或光盘存储器；存放需联机保存但暂时不需要的程序和数 据。容量从几十MB到几百GB，甚至更大。存取速度为若干
ms。
其他功能的存储器：如微程序控制器的控存、在显示和印刷 输出设备中的字库和数据缓冲存储器。
*** 主存储器的技术指标
主要性能指标：存储容量、存取时间、存储周期和存储器带宽。
地址信息到达时，使T5、T6、T7、T8导通，存储 元的信息被送到I/O与I/O线上， I/O与I/O线接上一个 差动读出放大器，从其电流方向，可以得出所存信息 是“1”或“0”。也可I/O或I/O一端接到外部，看其 有无电流通过，得出所存信息。
扩充：存储芯片规格的表示
在很多内存产品介绍文档中，都会用M×W的方式来表示芯 片的容量。
计算机组成原理习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第三章习题
计算机组成原理第三章习题第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_____A.存放数据B.存放程序C.存放数据和程序D.存放微程序2、存储单元是指______A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储单元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是________A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是____A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______A.64KB.32KC.64KBD.32KB7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______A.64，16B.16，64C.64，8D.16，168、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为________A.8，512B.512，8C.18，8D.19，89、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______A.1MB.512KBC.64MD.256KB10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______A.1GB.4GBC.4GD.1GB11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______A.4GB.2GC.0.5GD.1MB12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______A.4GB.5GC.8GD.2G13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____A.23B.25C.50D.1914、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________A.RAMB.ROMC.RAM 和ROM/doc/7e17276989.html,D15、相联存储是按____进行寻址的存储器。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理习题与解答第三章
计算机组成原理习题与解答第三章1.8086从功能上分成了EU和BIU两部分。
这样设计的优点是什么答：传统计算机在执行程序时，CPU总是相继地完成取指令和执行指令的动作，即，指令的提取和执行是串行进行的。
而8086CPU在功能上分成了EU和BIU两部分，BIU负责取指令，EU负责指令的执行，它们之间既互相独立又互相配合，使得8086可以在执行指令的同时进行取指令的操作，即实现了取指令和执行指令的并行工作，大大提高了CPU和总线的利用率，从而提高了指令的处理速度。
2.8086CPU中地址加法器的重要性体现在哪里？答：地址加法器是8086CPU的总线接口单元中的一个器件，在8086存储器分段组织方式中它是实现存储器寻址的一个关键器件，地址加法器将两个16位寄存器中的逻辑地址移位相加，得到一个20位的实际地址，把存储器寻址空间从64K扩大到1M，极大地扩大了微型计算机的程序存储空间，从而大大提高了程序运行效率。
3.8086CPU中有哪些寄存器？分组说明用途。
哪些寄存器用来指示存储器单元的偏移地址？答：8086CPU中有8个通用寄存器A某、B某、C某、D某、SP、BP、SI、DI；两个控制寄存器IP、FL；四个段寄存器CS、DS、SS、ES。
8个通用寄存器都可以用来暂存参加运算的数据或中间结果，但又有各自的专门用途。
例如，A某专用做累加器，某些指令指定用它存放操作数和运算结果；C某为计数寄存器，在某些指令中做计数器使用；D某为数据寄存器；B某为基址寄存器，BP为基址指针，SI为源变址寄存器，DI为目的变址寄存器，这4个寄存器在数据寻址中用来存放段内偏移地址（有效地址）或段内偏移地址的一部分；SP为堆栈指示器，用来存放栈顶有效地址。
两个控制寄存器用来存放有关的状态信息和控制信息。
例如，标志寄存器FL用来存放状态标志和控制标志；而指令指针用来存放下一条要取指令的有效地址。
四个段寄存器用来存放段地址。
例如，CS寄存器用来存放代码段的段地址；DS寄存器用来存放数据段的段地址；SS寄存器用来存放堆栈段的段地址；ES寄存器用来存放扩展段的段地址。
计算机组成原理第3章习题参考答案解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章习题一、填空题：1.广泛使用的A.______和B.______都是半导体随机读写存储器。
前者速度比后者C.______，集成度不如后者高。
2.CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。
3.广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。
它们断电后都不能保存信息。
4.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
5.Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
6.虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
7.半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。
8.主存储器的性能指标主要是存储容量，A.______和B.______。
9.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
10.存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。
11.广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。
12.对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。
计算机采用多级存储器体系结构。
13.虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
14.多个用户共享主存时，系统应提供A______。
通常采用的方法是B______保护和C______保护，并用硬件来实现。
15.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
16.相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。
在这两种应用中，都需要D.______查找。
17.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。
18.并行处理技术已成为计算计技术发展的主流。
它可贯穿于信息加工的各个步骤和阶段。
概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。
19.主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。
其中______方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。
20.动态半导体存贮器的刷新一般有A.______、B.______和C.______三种方式。
21.根据地址格式不同，虚拟存贮器分为A______、B______和C______三种。
二、选择题：1.EPROM是指______。
A. 读写存储器B. 只读存储器C. 可编程的只读存储器D. 光擦除可编程的只读存储器2.在主存和CPU之间增加cache存储器的目的是______。
A. 增加内存容量B. 提高内存可靠性C. 解决CPU和主存之间的速度匹配问题D. 增加内存容量，同时加快存取速度3.采用虚拟存储器的主要目的是______。
A. 提高主存储器的存取速度B. 扩大存储器空间，并能进行自动管理C. 提高外存储器的存取速度D. 扩大外存储器的存储空间4.存储器是计算机系统的记忆设备，主要用于______。
A. 存放程序B. 存放软件C. 存放微程序D. 存放程序和数据5.在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。
A. 单总线B. 双总线C. 三总线D. 多总线6.CD-ROM光盘是______型光盘，可用做计算机的______存储器和数字化多媒体设备。
A. 重写，内B. 只读，外C. 一次，外D. 只读，内7.在主存和CPU之间增加cache存储器的目的是______。
A. 增加内存容量B. 提高内存可靠性C. 解决CPU和主存之间的速度匹配问题D. 增加内存容量，同时加快存取速度8.某机字长32位，存储容量1MB。
若按字编址，它的寻址范围是______。
A. 0~1MB. 0~512KBC. 0~256KD. 0~256KB9.计算机的存储器系统是指______。
A. RAM存储器B. ROM存储器C. 主存储器D. cache，主存储器和外存储器10.某存储器芯片的存储容量为8K×1位，则它的地址线和数据线引脚相加的和为______A. 12B. 13C. 14D. 1511.存储周期是指______。
A．存储器的读出时间B．存储器的写入时间C．存储器进行连续读和写操作所允许的最短时间间隔D．存储器进行连续写操作所允许的最短时间间隔12.某存储器芯片的存储容量为8K×8位，则它的地址线和数据线引脚相加的和为______。
A. 21B. 20C. 18D. 1613.某计算机字长为32位，其存储器容量为16MB，若按字编址，它的寻址范围是______。
A. 0~8MBB. 0~4MC. 0~4MBD. 0~8M14.某存储器芯片的存储容量为8K×8位，则它的地址线和数据线引脚相加的和为______。
A. 21B. 20C. 18D. 1615.某计算机字长32位，其存储容量为32KB，若按字编址，那么它的寻址范围是______。
A. 0~32KB. 0~16KC. 0~8KD. 0~32KB16.常用的虚拟存储系统由______两级存储器组成，其中______是大容量的磁表面存储器。
A. 快存－辅存，辅存B. 主存－辅存，辅存C. 快存－主存，辅存D. 通用寄存器－主存，主存17.某一RAM 芯片，其容量为1024╳8位，其数据线和地址线分别为______。
A. 3，10B. 10，3C. 8，10D. 10，818.和内存储器相比，外存储器的特点是______。
A. 容量大，速度快，成本低B. 容量大，速度慢，成本低C. 容量小，速度快，成本高D. 容量小，速度快，成本低19.某一SRAM芯片，其容量为1024×8位，除电源端和接地端外，该芯片引出线的最小数目应为______。
A. 13B. 15C. 18D. 2020.某计算机字长16位，其存储容量为2MB，若按半字编址，它的寻址范围是______。
A. 0—8MB. 0—4MC. 0—2MD. 0—1M21.某RAM芯片，其存储容量为1024×16位，该芯片的地址线和数据线数目为______。
A. 20，16B. 20，4C. 1024，4D. 1024，1622.某计算机字长32位，存储容量是8MB，若按双字编址，那么它的寻址范围是______。
A. 0—256KB. 0—512KC. 0—1MD. 0—2M23.和外存储器相比，内存储器的特点是______。
A．容量大、速度快、成本低 B．容量大、速度慢、成本高C．容量小、速度快、成本高 D．容量小、速度快、成本低24.一个256KB的存储器，其地址线和数据线总和为______。
A.16B.18C.26D.2025.某存储器芯片的存储容量为8K×1位，则它的地址线和数据线引脚相加的和为____。
A.11B.12C.13D.1426.机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。
A．0 - 1M B．0 - 1MB C．0 - 4M D．0 - 4MB27.某一SRAM芯片，其容量为512×8位，除电源端和接地端外，该芯片引出线的最小数目应为______。
A.23B.25C.50D.1928.某SRAM芯片，其存储容量为64ⅹ16位，该芯片的地址线和数据线数目为______。
A. 64，16B. 16，64C. 64，8D. 16，629.计算机的存储器系统是指______。
A．RAM存储器 B．ROM存储器 C．主存储器 D．主存储器和外存储器30.某计算机字长16位，它的存储容量是64K,若按字节编址，那么它的寻址范围是______。
A. 0—64KB. 0—32KC. 0—64KBD. 0—32KB31.存储器是计算机系统的记忆设备，主要用于______。
A. 存放程序B. 存放软件C. 存放微程序D. 存放程序和数据32.CPU读/写控制信号的作用是______。
A. 决定数据总线上的数据流方向B. 控制存储器操作（R/W）的类型C. 控制流入、流出存储器信息的方向D. 以上任一作用33.双端口存储器和多模块交叉存储器属于A.______存储器结构。
前者采用B.______技术，后者采用C.______技术。
34.双端口存储器所以能高速进行读写，是因为采用______。
A．高速芯片 B．两套相互独立的读写电路 C．流水技术 D．新型器件35.相联存储器是按______ 进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D。
地址指定与堆栈存取方式结合36.在虚拟存储器中，当程序正在执行时，由______完成地址映射。
A. 程序员B. 编译器C. 装入程序D. 操作系统37.下列有关存储器的描述中，不正确的是______。
A.多体交叉存储器主要解决扩充容量问题B.访问存储器的请求是由CPU发出的C.cache与主存统一编址，即主存空间的某一部分属于cacheD.cache的功能全由硬件实现38.模4交叉存储器有4个存储模块，它们有各自的______。
A.地址寄存器B.地址寄存器和指令寄存器C.地址寄存器和数据缓冲寄存器D.地址寄存器、数据缓冲寄存器和指令寄存器39.双端口存储器之所以能高速进行读/写，是因为采用______。
A. 新型器件B. 流水技术C. 两套相互独立的读写电路D. 高速芯片40.交叉存储器实质上是一种___存储器，它能___执行___独立的读写操作。
A. 模快式，并行，多个B.模快式，串行，多个C. 整体式，并行，一个D.整体式，串行，多个41.双端口存储器在___情况下会发生读/写冲突。
A．左端口与右端口的地址码不同 B.左端口与右端口的地址码相同C．左端口与右端口的数据码相同 D.左端口与右端口的数据码不同42.没有外存贮器的计算机监控程序可以存放在______。