FPGA烧录步骤(Quartus II)
QuartusII软件操作教程
时单击next按钮，进入到最后的汇总窗口，单击finish返回
主界面。
Quartus II 软件操作
2. 使用电路图绘制工具产生设计输入
常用的设计输入方法包括使用电路图绘制工具 和使用VHDL代码。这里先说明使用电路图绘制工 具的输入方法。该工具称为模块编辑器(Block Editor)。
示例:对于逻辑函数
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具，它 们用于仿真已设计电路的行为功能。 在电路仿真之前，必须先创建输入 波形文件。 1） 使用波形编辑器。 选择File/New命令，在弹出的对 话框中选择Vector Waveform File 选项，单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
一. 简介 Altera公司的Quartus II软件提供了可编程片上 系统（SOPC）设计的一个综合开发环境，是进 行SOPC设计的基础，Quartus II集成环境包括 1．系统级设计 2．嵌入式软件开发 3．可编程逻辑器件（PLD）设计 4．综合 5．布局和布线 6．验证和仿真
Quartus II 软件操作
使用Waveform Editing(波形编辑)工具，该工具位于竖 直工具栏内,其形状类似于分别指向左侧和右侧的箭头,也可 以改变输入波形。选择该工具的时候，如果原始波形对应的 值等于0，那么拖过后波形对应的值变为1，如果原始波形对 应的值等于1，那么拖过后波形对应的值变为0。
画出相应的电路图。
f x1 x2 x2 x3
Quartus II 软件操作
第一步 画电路图 在Quartus II 界面中，选择File/new命令，在弹出的窗 口中，选择Design Files中的Block Diagram/Schematic File选项并单击ok按钮。此操作打开了模块编辑器窗口。在 该窗口中画出电路图，可以产生设计中需要的模块图文件。 1）导入逻辑门符号。 双击模块编辑器的空白区域，或者选择Edit/insert symbol,或者在工具栏中单击与门符号，在左面的libraries 方框内，列出了Quartus II 提供的若干库。单击 c:\quartus\libraries旁边的“+”号，然后单击primitives 旁边的“+”号，最后单击logic旁边的“+”号，选中and2， 放置到模块编辑器窗口。用同样的方法再放置一个两输入与 门，一个非门，一个两输入或门。
Quartus II 新建一个工程进行编译并烧写的方法
---新建一个工程进行编译并烧写的方法1．双击桌面上的QuartusII 9.0图标，打开QuartusII软件.如下图2．点击工具栏上的New图标，弹出一窗口，如下：选择New Quartus II Project，然后点OK按钮确定。
接着进入New Project Wizard ，如下图点Next> 下一下，出现下图所示：在此步中要输入新建的project的位置，在此例中我们选择将proejct放在e:\ LampsSequencer目录下，Project名为LampsSequencer，并且顶层设计文件名也为LampsSequencer(提别提示：Project名和您的顶层设计文件名一定要相同)点击下一步，询问是否要添加源文件进入project，在这步我们跳过，点击Next>在此步中要求选择该project所用的器件，在此示例中，我们选择使用EP1C6，（如您使用的是EP1C3开发板，将选择EP1C3T144C8点击Next>继续，在此步中询问使用何种编译综合仿真工具，我们均使用quartus9.0自带的工具，点击Next>继续。
最后显示一下新建的project的信息，点击Finish完成。
好了，到此我们就有一个空白的project了。
接下来就是向这个空白的project中添加代码，再次点击工具栏上的New图标在出来的新建对话框中，选择VHDL File，并按OK在窗口右半部分出来的vhdl.vhd文件中输入以下内容输入完成后，点击工具栏的Save图标Quartus会询问此文件存在哪里，文件名是什么，我们选择默认的LampsSequencer.vhd，直接点击保存即可（特别提示：在此代码中第五行，第九行，第十一行中的LampsSequencer名必需要和您的顶层设计名相同，否则会编译失败）好了，在quartus project的project Navigator中可以看到多了一个LampsSequencer.vhd文件我们点击工具栏的编译按钮，进行编译最后报告，编译成功。
明德扬点拨FPGA高手进阶第二章QuartusII技巧2.1FPGA开发流程
明德扬点拨FPGA高手进阶第二章QuartusII技巧2.1FPGA开发流程第二章Quartus II技巧2.1 FPGA开发流程FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。
典型FPGA的开发流程一般如图4.1.1所示，包括功能定义/器件选型、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。
1.功能定义/器件选型在FPGA设计项目开始之前，必须有系统功能的定义和模块的划分，另外就是要根据任务要求，如系统的功能和复杂度，对工作速度和器件本身的资源、成本、以及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。
一般采用自顶向下的设计方法，把系统分成若干个基本模块，各模块功能相互独立并能协调工作。
好的系统结构，可以使系统高效稳定、减少资源、节省研发时间，是FPGA的最重要技巧。
但这要求设计师具有丰富的FPGA研发经验，能够从众多方案评估优劣，然后挑选适合的方案。
明德扬给出的FPGA学习步骤，先经过大量的基础案例训练，再逐步学习模块划分技术。
器件选型同样需要设计师具有丰富的FPGA研发经验，在项目启动时，就能够评估到整个项目所需要的资源、速度、功耗等。
但业界更通常的做法，先在开发板的基础上，完成所有功能的设计，得到该项目所需要的资源、速度、功耗等信息，从而再做器件造型，最后完成硬件的设计。
2.设计输入设计输入是将所设计的系统或电路以开发软件要求的某种形式表示出来，并输入给EDA工具的过程。
常用的方法有硬件描述语言(HDL)和原理图输入方法等。
原理图输入方式是一种最直接的描述方式，在可编程芯片发展的早期应用比较广泛，它将所需的器件从元件库中调出来，画出原理图。
这种方法虽然直观并易于仿真，但效率很低，且不易维护，不利于模块构造和重用。
更主要的缺点是可移植性差，当芯片升级后，所有的原理图都需要作一定的改动。
明德扬不推荐这个方法，玩一玩可以，但做项目就太不方便了。
FPGA创建工程及烧录程序简单教程
FPGA创建工程及烧录程序简单教程（适用于IntelCycloneII EP2C35F672C8N）1.双击应用程序2.创建一个新工程（文件夹、工程名、文件名及文件路径中都不要带中文）最后finish，工程就建好了3.创建文件点击file~>new~>Design Files~>VHDL File或Verilog HDL File，然后请开始你的表演！（编写程序）（VHDL文件名应与工程名一致4.引脚编辑引脚如何编辑在FPGA自带的光盘中有提及，请在其中寻找并编辑。
（在光盘文件中也有流水灯的引脚文件waterled.qsf，找到并替换工程文件夹下的qsf文件即可实现引脚编辑）这时打开Quartus II 的Pin Planner可以看见引脚分配5.调试程序程序调试成功后会产生waterled.sof与waterled.qof文件6.烧录程序到软件中在烧录程序时应将电源线与USB-blaster如图示插入并打开电源。
打开Programmer后，应如下图所示6.（1）如果未自动弹出hardware，点开Hardware Setup，双击USB-Blaster，然后Close即可。
6.（2）如果没有USB-Blaster，可能是因为没有安装驱动程序右键安装或更新驱动程序文件路径不尽相同，Quartus II 安装在哪个盘就去哪个盘里面找在解决了驱动的问题后我们继续烧录程序Add Device：双击下图箭头位置添加文件（之前调试产生的waterled.sof文件）：箭头位置的Program Configure一定要选上！！！然后点击Start，烧录程序烧录成功！！！！！。
QuartusII使用入门及FPGA设计流程
第3章Quartus II使用入门及FPGA设计流程Quartus II可编程逻辑开发软件是Altera公司为其FPGA/CPLD芯片设计推出的专用开发工具，是Altera公司最新一代功能更强的EDA开发软件，可完成从设计输入，综合适配，仿真到下载的整个设计过程。
Quartus II提供了一个完整的多平台开发环境，它包含FPGA和CPLD整个设计阶段的解决方案。
Quartus II集成环境包括以下内容：系统级设计，嵌入式软件开发，可编程逻辑器件设计、综合、布局和布线，验证和仿真。
Quartus II也可以直接调用Synplify Pro、ModelSim等第三方EDA 工具来完成设计任务的综合与仿真。
Quartus II与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发，方便快捷。
Quartus II还内嵌SOPC Builder，可实现SOPC系统的开发。
Quartus II 9.0主界面如图3.1示。
图 3.1 Quartus II 9.0界面3.1 Quartus II 基本设计流程Quartus II 设计的主要流程包括创建工程、设计输入、分析综合、编译、仿真验证、编程下载等，其一般流程如图 3.2所示。
下面以硬件描述语言输入法设计计数器为例，说明Quartus II 的设计流程。
3.1.1 创建工程使用Quartus II 设计电路被称作工程。
Quartus II 每次只进行一个工程，并将该工程的全部信息保存在同一个文件夹中。
开始一项新的电路设计，首先要创建一个文件夹，用以保存该工程的所有文件。
之后便可通过Quartus II 的文本编辑器编辑Verilog 源文件并存盘。
3.1.2 设计输入Quartus II 中包含原理图输入和硬件描述语言输入两种方法。
（1）原理图输入原理图输入的优点是，设计者不必具有诸如编译技术、硬件描述语言等新知识就能迅速入门，完成较大规模的电路系统的设计，且具有直观，易于理解的特点，适合于初学者使用。
FPGA EPCS烧写及NiosII Flash烧写过程
FPGA EPCS烧写及NiosII Flash烧写过程(2009-09-22 12:35:02)分类：FPGA/SOPC/DSP简述Altera CycloneII FPGA EP2C35F672C8的EPCS16的AS(Active Serial主动配置)的配置方法及将NiosII用户程序下载到CFI_Flash的基本方法。
1.FPGA SopcBuilder的基本配置。
QuartusII->New Project Wizard->uart_test->Sopc Builder->添加以下IP核(三态桥和CFI之间的控制总线需要手动连接)->设置NiosII CPU的类型（复位和异常地址配置CFI之后再设置）->设置CFI_Flash数据和地址宽度->设定CFI时序->Generate产生NiosII CPU核运行的硬件环境->关闭Sopc Builder->QuartusII(当前工程)->File->New->Block Diagram->OK ->添加NiosII CPU->定义输入输出引脚->Assignments->Device->->Assignments->Device->Device&Pin Options->unused Pins->As input tri-stated ->Analysis&Synthesis->tools->TclScript->Project->Tcl_script1->Start Compilcation->EDA NetList Writer->Pragram Device->Hardware Setup-> Usb-blaster->Mode->Cautions:将Usb-blaster由FPGA jtag口换到AS口。
FPGA轻松学习用QuartusII通过原理图完成与门电路设计
FPGA轻松学习用QuartusII通过原理图完成与门电路设计打开QuartusII软件，程序主界面如下：1，新建一个工程点击File——>New Project Wizard，打开创建新工程向导，这里你将完成工程的基本设定选项。
1，Project name and directory——工程的名称与目录2，Name of the top-level design entity——顶层设计实体的名称3，Project files and libraries——项目文件与库4，Target device family and device——目标设备的族类5，EDA tool settings——EDA工具设定这里一般设定好工程名称和目录，顶层设计实体名称以及目标设备族类就可以了，其他的暂时直接使用默认项就可以了。
2，新建一个设计文件通过点击File——>New打开新建文件选择框，由于我们这里使用原理图描述实现的，则文件类型选择Design Files——>Block Diagram/Schematic File，就新建了一个原理图文件，将其保存起来，注意命名要跟前面设置的顶层设计实体名称相同。
3，编写设计文件接下来开始在文件中绘制原理图，这里首先完成与门的添加，点击左侧工具栏中的Symbol Tool按钮，打开Symbol选择框，选择primitives——>logic——>and2，点击OK后即可在原理图中添加一个2输入的与门了。
在同样通过Symbol Tool中的加入和primitives——>pin——>output加入输入和输出引脚，然后在原理图中把他们用Orthogonal Node Tool即导线连接起来，双击输入输出引脚，为他们设定好名字，pinA，pinB，pinC，就完成了原理图中的设计。
4，编译（分析综合）点击Processing——>Start——>Start Analysis & Synthesis，进行分析综合，就好像是对程序进行编译，等待片刻，如果没有错误，编译报告会输出出来。
FPGA入门及Quartus II使用教程(内部资料)
FPGA入门及Quartus II使用教程FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic)等可编程器件的基础上上进一步发展的产物。
可以这样讲，ASIC(Application Specific Integrated Circuit )内部的所有资源，是用积木堆积起来的小房子，可以是一个欧美风情的房子，还可以是一个北京四合院…….而FPGA内部就可以说是一个个小积木，也就是内部有大量的资源提供给我们，根据我们的需求进行内部的设计。
并且可以通过软件仿真，我们可以事先验证设计的正确性。
第一章FPGA的基本开发流程下面我们基于Altera 公司的QuantusII 软件来说明FPGA 的开发流程。
下图是一个典型的基于Quartus II的FPGA开发整体流程框图。
1、建立工程师每个开发过程的开始，Quartus II以工程为单位对设计过程进行管理。
2、建立顶层图。
可以这样理解，顶层图是一个容器，将整个工程的各个模块包容在里边，编译的时候就将这些模块整合在一起。
也可以理解为它是一个大元件，比如一个单片机，内部包含各个模块，编译的时候就是生成一个这样的大元件。
3、采用ALTERA公司提供的LPM功能模块。
Quartus软件环境包含了大量的常用功能模块，比如计数器、累加器、比较器等等。
4、自己建立模块。
由于有些设计中现有的模块功能不能满足具体设计的要求，那就只能自己设计。
使用硬件描述语言，当然也可以用原理图的输入方法，可以独立的把它们当成一个工程来设计，并且生成一个模块符号(Symbol)，类似于那些LPM功能模块。
这里可以理解为，如果我们需求的滤波器，没有现成的合适的，那我们可以通过LC自己来搭建一个滤波器。
5、将顶层图的各个功能模块连线起来。
实验一_QuartusII的使用
实验一_QuartusII的使用引言：Quartus II是一款由美国Intel公司开发的FPGA设计软件，广泛应用于数字集成电路设计和原型验证。
本实验将介绍Quartus II的基本使用方法，包括项目创建、设计输入、约束设置、编译与仿真等。
一、环境准备二、项目创建1.启动Quartus II软件，选择"File" -> "New Project Wizard"创建新项目。
在弹出的对话框中，选择项目的存储位置和名称，并选择合适的目标设备和设计流程。
点击"Next"进入下一步。
2.在第二步中，选择项目的项目类型和是否要添加预定义的IP （Intellectual Property）核。
IP核是现成的、可重用的模块，可以简化设计。
根据自己的需求进行选择，点击"Next"。
3.在第三步中，选择顶层设计文件的命名，并点击"Next"。
5.在第五步中，对项目的设置进行回顾，并点击"Finish"完成项目创建。
三、设计输入1.双击项目中的顶层设计文件，打开Design Entry工具。
在Design Entry工具中，可以通过图形界面或者Verilog/VHDL语言进行设计输入。
a.如果选择使用图形界面，可以在左侧工具栏中选择需要的元件，然后在设计区域中拖拽放置，最终形成需要的电路结构。
b.如果选择使用Verilog/VHDL语言，可以在设计区域中输入相应的代码，然后进行语法检查。
2.在设计完成后，可以使用编译按钮对设计进行编译。
编译过程中，Quartus II会对设计进行分析、优化和进行布线等操作，生成逻辑网表。
四、约束设置1.双击项目中的顶层设计文件，打开Design Constraints工具。
在Design Constraints工具中，可以设置时钟频率、信号约束、引脚约束等。
FPGA入门及QuartusII使用教程(内部资料)
FPGA入门及Quartus II使用教程FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic)等可编程器件的基础上上进一步发展的产物。
可以这样讲，ASIC(内部的所有资源，是Application Specific Integrated Circuit )用积木堆积起来的小房子，可以是一个欧美风情的房子，还可以是一个北京四合院…….而FPGA内部就可以说是一个个小积木，也就是内部有大量的资源提供给我们，根据我们的需求进行内部的设计。
并且可以通过软件仿真，我们可以事先验证设计的正确性。
第一章 FPGA的基本开发流程下面我们基于Altera 公司的QuantusII 软件来说明FPGA 的开发流程。
下图是一个典型的基于Quartus II的FPGA开发整体流程框图。
1、建立工程师每个开发过程的开始，Quartus II以工程为单位对设计过程进行管理。
2、建立顶层图。
可以这样理解，顶层图是一个容器，将整个工程的各个模块包容在里边，编译的时候就将这些模块整合在一起。
也可以理解为它是一个大元件，比如一个单片机，内部包含各个模块，编译的时候就是生成一个这样的大元件。
3、采用ALTERA公司提供的LPM功能模块。
Quartus软件环境包含了大量的常用功能模块，比如计数器、累加器、比较器等等。
4、自己建立模块。
由于有些设计中现有的模块功能不能满足具体设计的要求，那就只能自己设计。
使用硬件描述语言，当然也可以用原理图的输入方法，可以独立的把它们当成一个工程来设计，并且生成一个模块符号(Symbol)，类似于那些LPM功能模块。
这里可以理解为，如果我们需求的滤波器，没有现成的合适的，那我们可以通过LC自己来搭建一个滤波器。
5、将顶层图的各个功能模块连线起来。
FPGA在线烧程序方法(用MCU直接配置FPGA)
用CPU配置Altera公司的FPGA一. 概述目前很多产品都广泛用了FPGA，虽然品种不同，但编程方式几乎都一样：利用专用的EPROM对FPGA进行配置。
专用的EPROM价格不便宜，且大不跟上都是一次性OPT方式编程。
一旦更改FPGA设计，代价不小。
为了进一步降低产品的成本和升级成本，可以考虑利用板上现有CPU子系统中空闲的ROM空间存放FPGA的配置数据，并由CPU 模拟专用EPROM对FPGA进行配置。
本文将以PowerPC860和EP1K30为例，讲解如何利用CPU来配置FPGA。
CPU配置FPGA的优点与Configuration EPROM方式相比本设计有如下优点：1．降低硬件成本——省去了FPGA专用EPROM的成本，而几乎不增加其他成本。
以A LTERA的10K系列为例，板上至少要配一片以上的EPC1，每片EPC1的价格要几十元，容量1M位。
提供1Mb的存储空间，对于大部分单板来说（如860系统的单板），是不需要增加硬件的。
即使增加1Mb存储空间，通用存储器也会比FPGA专用EPROM便宜。
2．可多次编程——FPGA专用EPROM几乎都是OTP，一旦更换FPGA版本，旧版本的并不便宜的EPROM只能丢弃。
如果使用本设计对FPGA配置，选用可擦除的通用存储器保存FPGA的编程数据，更换FPGA版本，无须付出任何硬件代价。
这也是降低硬件成本的一个方面。
3．实现真正"现场可编程"--FPGA的特点就是"现场可编程"，只有使用CPU对FPGA 编程才能体现这一特点。
如果设计周全的话，单板上的FPGA可以做到在线升级。
4．减少生产工序--省去了对"FPGA专用EPROM"烧结的工序，对提高生产率，降低生产成本等均有好处。
对于双面再流焊的单板，更可省去手工补焊DIP器件的工序。
当然，与Configuration EPROM方式相比也有一些需要注意的的地方：1．需要CPU提供5根I/O线--一般来说，这并不困难。
FPGA程序烧写手册
FPGA程序烧写手册李贵鹏，2012.2.4一、程序的安装注意事项先安装80_quartus_windows，再安装80_nios2eds_windows。
安装需要注意：安装路径和工程路径都不能有空格和中文路径。
破解：打开Crack_QII8.0文件夹。
Step 1：Patch sys_cpt.dll执行QuartusII80_patch.exe，按下[应用补丁]。
若程式出现乱码別在意，此为简体中文，在繁体Windows下会有乱码属正常，若你在乎乱码，请下载微软的AppLocale解決。
Step 2：开启sys_cpt.dllsys_cpt.dll预设会放在C:\altera\80\quartus\bin\下储存license.DAT將license.DAT储存到c:\altera\80\下Step 4:修改license.DAT的HOSTID用记事本开启c:\altera\80\license.DAT，將HOSTID=xxxxxxxxxxxx，改成你的网络卡的physical address，注意不含dash(-)，仅含数字和英文字母，修改后存档。
如何得知网络卡的physical address?开始->所有程序->附件->命令提示符输入ipconfig/all，出下以下讯息，红色部分即为physical address（每台电脑不同)。
#把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 8.0的Tools菜单下选择License Setup，下面就有NIC ID)检查Quartus II 8.0是否破解成功执行Quartus II，如出現以下画面，表示尚未设定license，选Specify valid license file。
若沒出现此画面，进入Quartus II后，请自行选择Tool->License Setup指定你的License File(license.DAT)位置，必須出现下方紅色圆圈的內容才表示设定成功。
Quartus II软件使用流程详解
Quartus II使用流程详解不久前学习了Quartus II软件，感觉过程还是比较繁杂的，所以详细整理了一下。
这里先理一下软件的使用大致流程。
Quartus II使用流程图下面进入正题，首先打开软件创建工程，这里我们以Quartus II 13.0为例。
首先点击：File->New Project Wizard，可以看到下图中的界面。
这是一个工程创建向导，按照上述五个步骤完成工程创建。
点击Next >进入下一步，如下图所示；输入工程路径、工程名称以及顶层设计文件名称，注意不要使用中文路径。
这里可以添加一些文件，没有的话直接跳过，点击Next >；上图中是选择器件，对应好自己所使用的FPGA的型号，选择后点击Next；击Next >后，可以看到一个汇总的页面如下图，前面所以的设置都能看到。
接下来，工程创建完成了，进入设计环境如下图。
此时，工程还是一个空的，需要添加Verilog代码文件，点击File -> New，如下图所示，可以看到很多文件类型，这里选择Verilog HDL File，下面进入代码编辑窗口，如下图所示。
开始编写代码，这里写了一个简单的点亮Led的程序，如下图所示。
保存文件，双击左下角的Compile Design或者点击菜单栏的三角图标进行工程编译。
工程编译完成后，可以看到编译成功提示，下面进行管脚分配设置。
管脚分配的方法有两种：手动分配和TCL脚本文件分配，下面依次介绍这两种方法。
首先，我们介绍手动分配，点击Assignments -> Pin Planner，可以看到下图界面。
在location栏进行管脚分配，这里需查阅所使用的电路板的原理图，确认管脚号，再进行分配，分配完成后如下图所示。
关闭窗口，再次编译工程即可。
下面来介绍另外一种方法，使用Tcl文件进行管脚分配。
点击Project -> Generate Tcl File for Project…如下图所示，点击OK生成Tcl文件。
FPGA烧录步骤（QuartusII）
FPGA烧录步骤（QuartusII）下载SOF文件程序到FPGAStep1安装相应的驱动，点击Programmer按钮，点击Hardware Setup按钮，选择下载口。
Step2在Programmer界面点击Auto Detect按钮，选择配置芯片。
双击none文件，选择要烧录的sof文件。
勾选Program/Configure选项，点击Start按钮，下载SOF文件到FPGA。
固化程序Step1点击Flie，选择Convert Programming File选项，在Programming file type选项中选择jic文件格式。
Step2在Configuration Device选项中选择配置芯片。
Step3在File name选项中更改生成的jic文件名称以及存放的位置。
Step4在Input files to convert栏中，点击选择Flash Loader，点击Add Device按钮，选择Flash Loader 的芯片，点击SOF Data，选择相应的SOF文件。
点击Generate按钮，生成jic文件。
Step5回到Programmer界面，点击Add File按钮，选择相应的jic文件。
Step6删除sof格式的文件（通常情况下在第一行），在名称含有jic的文件选项中，勾选以下几个选项：Program/configure，Verify，Blank-Check。
勾选Program/configure时其他文件的该选项也会自动勾选。
Step7点击Start按钮，进行程序固化。
By Shawn。
FPGA轻松学习用QuartusII通过原理图完成与门电路设计
FPGA轻松学习用QuartusII通过原理图完成与门电路设计打开QuartusII软件，程序主界面如下：1，新建一个工程点击File——>New Project Wizard，打开创建新工程向导，这里你将完成工程的基本设定选项。
1，Project name and directory——工程的名称与目录2，Name of the top-level design entity——顶层设计实体的名称3，Project files and libraries——项目文件与库4，Target device family and device——目标设备的族类5，EDA tool settings——EDA工具设定这里一般设定好工程名称和目录，顶层设计实体名称以及目标设备族类就可以了，其他的暂时直接使用默认项就可以了。
2，新建一个设计文件通过点击File——>New打开新建文件选择框，由于我们这里使用原理图描述实现的，则文件类型选择Design Files——>Block Diagram/Schematic File，就新建了一个原理图文件，将其保存起来，注意命名要跟前面设置的顶层设计实体名称相同。
3，编写设计文件接下来开始在文件中绘制原理图，这里首先完成与门的添加，点击左侧工具栏中的Symbol Tool按钮，打开Symbol选择框，选择primitives——>logic——>and2，点击OK后即可在原理图中添加一个2输入的与门了。
在同样通过Symbol Tool中的加入和primitives——>pin——>output加入输入和输出引脚，然后在原理图中把他们用Orthogonal Node Tool即导线连接起来，双击输入输出引脚，为他们设定好名字，pinA，pinB，pinC，就完成了原理图中的设计。
4，编译（分析综合）点击Processing——>Start——>Start Analysis & Synthesis，进行分析综合，就好像是对程序进行编译，等待片刻，如果没有错误，编译报告会输出出来。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
下载SOF文件程序到FPGA
Step1
安装相应的驱动，点击Programmer按钮，点击Hardware Setup按钮，选择下载口。
Step2
在Programmer界面点击Auto Detect按钮，选择配置芯片。
双击none文件，选择要烧录的sof文件。
勾选Program/Configure选项，点击Start按钮，下载SOF文件到FPGA。
固化程序
Step1
点击Flie，选择Convert Programming File选项，在Programming file type选项中选择jic文件格式。
Step2
在Configuration Device选项中选择配置芯片。
Step3
在File name选项中更改生成的jic文件名称以及存放的位置。
Step4
在Input files to convert栏中，点击选择Flash Loader，点击Add Device按钮，选择Flash Loader 的芯片，点击SOF Data，选择相应的SOF文件。
点击Generate按钮，生成jic文件。
Step5
回到Programmer界面，点击Add File按钮，选择相应的jic文件。
Step6
删除sof格式的文件（通常情况下在第一行），在名称含有jic的文件选项中，勾选以下几个选项：Program/configure，Verify，Blank-Check。
勾选Program/configure时其他文件的该选项也会自动勾选。
Step7
点击Start按钮，进行程序固化。
By Shawn。