微机原理第二章

图 2-18
•
•
2.4、三态输出电路
由于记忆元件由触发器组成的，而触发器只 有两种状态：0和1，所以每条信号线只能传送一 个触发器的信息（ 0或1）。如果一条信号线既能 与一个触发器接通，也可以与其断开而与另一个
触发器接通，则一条信息传输线可以传输随意多
个触发器的信息了。
为了达到以上目的在电路上专门设计了三态 门输出电路。其电路工作原理见图2-19所示，它 是由两个或非门和NMOS晶体管（T1、T2）及 一个非门组成。
地址总线AB 传送CPU发出的地址，以寻址存储单元或I/O端口。 AB的宽度决定了计算机系统能够使用的最大的存 储器容量。如：地址总线为20条，用A19～A0表示， 可寻址220=1M的存储空间 控制总线CB 向计算机系统的各部件发送操作命令和定时信息。 带有上横线的表示低电平有效,无上横线的表示高 电平有效 如：ALE(address latch enable)、INTR高电平有 效，MEMW、MEMR、IOR、IOW、INTA低电平有效
图 2-11
3、计数器（Counter） 计数器也是由若干个触发器组成的寄存器，它的 特点是能够把贮存在其中的数字加1。 计数器的种类很多，有行波计数器、同步计数器、 环行计数器和程序计数器等。 1. 行波计数器（Travelling Wave Counter） 其工作原理图见图2-12所示。
CP
CP
CP
• •
3、JK触发器 JK 触发器是组成计数器理想的记 忆元件，其电路原理图见下图所示。它 是在RS触发器的基础上，增加两个与门， 并使输出交叉反馈得到的。
其工作过程分析： 当J=K=0时：保持原状（自锁）； 当J=0，K=1时：复位； 当J=1，K=0时：置位； 当J=K=1时：翻转（取反）。
图 2-25 74LS138引线与功能
组成的。
2.3、寄存器
• 寄存器是由触发器组成的。一个触发器就是 一个一位寄存器。由多个触发器可以组成一个多位 寄存器。
寄存器由于其在计算机中的作用不同而 具有不同的功能，从而被命名为不同的名称。 常见的寄存器有： 缓冲寄存器——用以暂存数据； 移位寄存器——能将其所存的数据一位 一位地向左移或右移； 计数器——一个计数脉冲到达时，会按 二进制数的规律累积脉冲； 累加器——用以暂存每次在ALU中计算 的中间结果。
位，就需要一个高电位输入的S端；为了存储一个低电位， 就需要另一个高电位输入的R端。这在很多应用中是不很 方便的。 D触发器就是在 RS 触发器的基础上引伸出来的， 它只需一个输入端口。其工作原理见图2-5所示。
下图显示了各种边缘触发器。这里 要注意的的是图中的汽泡“O”，即负电 平有效之意（电路上增加了一个非门， 反相器）。
对于多位的寄存器，每位各自一套“L”门。
不过只用一个非门，并且只有一个LOAD输入端，
如图2-8所示。
l
图 2-8
可控缓冲器的符号如图2-9所示，LOAD为其
控制门，而CLR为高电平时可以清0。
wk.baidu.com
图 2-9
2、移位寄存器 移位寄存器 的用处——将其所 储存的数据向左或 向右移位，以达到 计算机在运行过程 中所需的功能，例 如，用来进行乘法 运算等。
图 2-16
图 2-17
2.3.4 累加器（Accumulator） 累加器也是一个由多个触发器组成的多位寄 存器，累加器原文为ACCUMULATOR，译作累 加器，似乎容易产生误解，以为是在其中进行算 术加法运算。其实它不进行加法运算，而是作为 ALU运算过程的代数和的临时存储处。这种特殊 的寄存器在微型计算机的数据处理中但负重要的 任务。累加器除了能装入及输出数据外，还能使 存储其中的数据左移或右移，所以它又是一种移 位寄存器。其符号见图2-18所示。
图 2-21
为了避免信息在公共总线中乱窜，必须规定在 某一个时钟节拍（CLK为正半周），只有一个寄存器 L 门为高电位，和另一寄存器的 E 门位高电位。其余 各门则必须为低电位。这样，E门为高电位的寄存器 的数据就可以流到 L门为高电位的寄存器中去。见表 2-2所示。
表 2-2
控制字中哪些位为 高电平，哪些位为低电平， 将由控制器发出并送到各 个寄存器中去。 图2-22中有两条总 线，一条称为数据总线、 另一条为控制总线，它能 将控制字各位分别送到各 个寄存器上去，同时能把 时钟送到各个寄存器上去。
第2章 微型计算机的基本组成电路
无论是多么复杂的计算机，都是由若干典 型的电路所组成的。本章就是对微型计算机最 常见的电路环节的名称及电路原理作一简单介 绍。其中最主要的是算术逻辑部件/单元 （ALU）、触发器（Trigger）、寄存器 （Register）、存储器（Memory）、总线结构 （BUS）等。数据在这些部件之间流通的过程 以及控制字的概念。这些都是组成计算机的硬 件基础。
各寄存器与ALU部件的总线。系统总线是指CPU、
主存储器及I/O接口之间的连线。近年来计算机系 统中越来越重视采用标准总线，如ISA、VESA、 PCI总线标准。
这里不准备讲解具 体的标准总线的结构和 原理，只是试图通过一 个简单的例子来说明总 线结构原理。见图2-21 所示。 如果将各个寄存器 的L门和E门按次序排列 成一列，则可称其为控 制字CON： CON=LAEA LBEB LCEC LDED
为此，我们必须为这个寄存器增设一 个可控的“门”。这个“门”的基本原理如 图2-7所示。
图 2-7
注意：以后一旦提到“L”门，大家就应 该想到以上的电路，高电平时数据装入、 低电平时，数据自锁在其中。
图 2-7
注意：以后一旦提到“L”门，大家就应 该想到以上的电路，高电平时数据装入、 低电平时，数据自锁在其中。
2.1、算术逻辑单元（ALU） 顾名思意，这个部件既能进行二进制的四则运算，
也能进行布尔代数的逻辑运算。前面所讲的可控加减法
电路就是最简单的算术部件。通过适当的变换，可将乘 法和除法变成加法运算。如果在这个基础上，增加一些
电路，可以使简单的ALU进行逻辑运算。其符号见图2-1。
2.2、触发器
触发器是存放一位二进制数字信号的基 本单元。触发器是计算机的记忆装置的基本 单元，也可以说是记忆细胞。触发器可以组 成寄存器，寄存器又可以组成存储器。寄存 器和存储器统称为计算机的记忆装置。 微机中所有的触发器一般用晶体管元 件，这是因为晶体管元件可以制成大规模的 集成电路，体积可以更小。
图 2-20 双向三态输出电路
三态门（E门）和装入门（L门）一样， 都是加到任何寄存器（包括计数器和累加 器）电路上去。这样的寄存器就称为三态 寄存器。L门专管对寄存器的装入数据的控 制，而E门专门管由寄存器输出数据的控制。
有了L门和 E门就可以利用总线结构，使计算 机的信息传递的线路简单化，控制器的设计也 更合理而更容易理解了。
图 2-15
注意：环行计数器不是用来计数用的，而是用来发出顺 序控制信号的（节拍），这在计算机的控制器中是一个 很重要的部件。 环行计数器的符号见图2-16所示。 4. 程序计数器（Program Counter） 它也是一个行波计数器（也可用同步计数器）。不 过它不但可以从0开始计数，也可以将外来的数装入其 中，这就需要一个COUNT输入端，也要有一个L门，其 符号见图2-17所示。
下面简要介绍RS触发器、D触发器和 JK触发器，因为这些类型的触发器是计算 机中最常见的基本元件。 1、RS触发器 基本RS触发器 可用两个与非门交 叉联接而成，如图22所示。当S=1而 R=0时，Q=1为置位， 当S=0而R=1时， Q=0称为复位。
2、D 触发器
RS 触发器有两个输入端 S 和 R 。为了存储一个高电
移位寄存器的电路原理图见2-10所示。
图 2-10
可控移位寄存器，是在整机运行中，有控制电路控
制，以保证其在适当时机参与协调工作。这个电路也和 图2-7的L控制门一样，只要在每一位的电路上增加一个L 门即可以达到控制的目的。
SHL——左移（Shift to the Left） SHR——右移（Shift to the Right）
图 2-14
2. 同步计数器 同步计数器是将时钟脉冲同时加到各位的
触发器的时钟输入端，而将前一位的输出端（Q）
接到下一位的JK端。这样可以使计数器计数时 钟只相当于一个触发器的建立时间tp，所以在很 多微型机中常被使用。具体线路略！
3. 环行计数器（Ring Counter） 环行计数器也是由若干个触发器组成的。不 过，环行计数器与上述计数器不一样，它只是仅 有唯一的一个位为高电位，即为1，其它各位为0。 其电路原理图见图2-15所示。

• 一、填空 • 总线按其功能可分 （ 数据总线 ）、（ 地址总线 ）、和（ 控制总线 ） 三种不同类型的总线。 • 二、判断题 • 1．CPU芯片中集成了运算器和控制器。 • 2．存储单元的地址和存储单元的内容是一回事。 • 三、单项选择题 • 1．用 （B ） • A）锁存器 可实现数据总线的双向传输。 B）三态逻辑开关 C）暂存器 D）寄存器 （对 ） （错 ）
JK触发器的符号如下图所示。
RS、D与JK触发器的比较
• 1）RS触发器为触发器的基础 • 2）当CLK为高电平时，D触发器可置位、 复位 • 3）当CLK为高电平时，JK触发器可保 持原状、置位、复位、翻转
必须掌握的基本概念：
• 1、计算机的记忆装置的基本单元是 触发器。
• 2、寄存器是由 触发器
2.5、总线结构
计算机硬件系统中各部分相互传送信息需 要互相连接起来。连接各部件的公共连接线集 称为总线，即总线是它们相互通讯的公共通道， 在这个通道上传送地址信息，数据信息及控制 信息，即一组总线包括地址总线、数据总线及 控制总线三部分。
现代计算机系统的总线包括内部总线、系统
总线（外部总线）。内部总线是指CPU内部连接
2.6 译码器
• 在计算机中常常需要将一种代码翻译成控制信号，或在一 组信息中取出所需要的一部分信息，能完成这种功能的逻 辑部件称为译码器。２-４译码器如下图所示。当Ｅ=0时， 输出均为１，即译码器没有工作。 • • • • • 当E=1时，译码器进行译码输出： A1A0=00，则只有 Y0 =0 A1A0=01时，只有 Y1 =0 A1A0=10时，只有 Y2=0 A1A0=11时，只有 Y3=0。
表 2-1
特点：当E=1时，B=A
三 态 输 出 电 路 的 逻 辑 表 见 表 2-1 所 示 。 图 2-19 为单向三态输出电路。而图 2-20 为 双向三态输出电路。 A 为某个电路的输出端， C 为其输入端。当 EOUT=1 时， B=A ，即信息由左 向右传输， EIN 时， C=B ，即信息由右向左传输。
图 2-22 总线结构符号图
总线是把计算机各部分有机地连接起来的一组并 行导线，是各个部分之间进行信息交换的公共通道
微机的三总线：

数据总线DB
在CPU与存储器和CPU与I/O接口之间双向传送数 据.其条数决定了每一次能同时传送的二进制数 的位数。如：8088的数据总线为8条，一次能够 传送8位二进制数，用D7～D0表示
• 可见，输入的代码不同，译码器的输出 • 状态也就不同，从而完成了把输入代码 • 翻译成对应输出线上的控制信号。
集成译码器74LS138是3-8译码器，它有3个输入端、3个控制 端及8个输出端，138的功能如下表所示。只有当控制端为100 时，才会在输出的某一端(由输入端C、B、A的状态决定)输出 低电平信号，其余的输出端仍为高电平。
1、缓冲寄存器（Buffer） 这是用以暂存某个数据，以便在适当的时间节拍和 给定的计算步骤将数据输入或输出到其它记忆元件中去。 其一个四位寄存器电路原理图见2-6。
可控缓冲寄存器：前面所说的缓冲寄存器其数 据X输入到Q只受CLK的节拍管理，即只要一将X各位 加到寄存器各位的D输入端，时标节拍一到，就会立 即送到Q去。这有时是不利而有害的，因此也许我们 还想让早已存在其中的数据多留点时间，但由于不可 控制之故，在CLK正前沿一到就会立即被来到门口的 数据X替代掉。