cpu内部结构
微机原理 第三章 微处理器
青岛理工大学琴岛学院
表3.1 通用寄存器的特定用法
寄存器 操作 寄存器 操作 在移位指令中作 移位次数计数器
AX
字乘，字除，字I/O
CL
AL
字节乘，字节除，字节I/O， 查表转换，十进制运算
字节乘，字节除
DX
字乘，字除指令 中作辅助累加器
堆栈操作，做堆 栈指针
AH
SP
BX
查表转换,做基址寄存器
SI
青岛理工大学琴岛学院
2）逻辑地址与物理地址
逻辑地址（LA）和物理地址（PA）：
物理地址：就是存储器的实际地址，它是指CPU和存储器 进行数据交换时所使用的地址（20位）。
逻辑地址：是在程序中使用的地址，它由段基址和偏移地
址两部分组成（16位）。
物理地址=段基址（左移4位）＋偏移量
形成20位段 起始地址 16位
青岛理工大学琴岛学院
2 . 8086/8088CPU的寄存器结构
8086/8088CPU中可供编程使用的有14个16位寄存器， 按其用途可分为3类：通用寄存器、段寄存器、指针和标 志寄存器，如所示。
AH BH CH DH SP BP SI DI FLAGS IP CS DS SS ES AL BL CL DL 累加器 基址寄存器 计数寄存器 数据寄存器 数据寄存器 通用寄存器 地址指针和 变址寄存器
2
3 4 5
6
存取一般变量（除3、4、5项外）
DS
有效地址EA
根据寻址方式计算出来的偏移量又叫操作数的有效地址EA
青岛理工大学琴岛学院
4. CPU对堆栈的设置与操作
堆栈的功能：用于暂存数据和现场保护 （特别是在过程调用或中断处理时暂存断 点信息） 堆栈的解释：实际上是由特定存储单元 构成的一个存储区，只是在这个存储区中 信息的出入严格按照“先进后出”或“后 进先出”的规则进行。
CPU的结构和功能.
资料仅供参考
2. 运算部件： ❖ 控制ALU运算的控制信号有：
中央处理器
ADD SUB AND OR
XOR
加+ 减 -- 与 或
异
COM NEG A+1 A--1
B±1
求负 求反 A加1 A减1 B加（减）1
资料仅供参考
中央处理器
3. 总线与数据通路结构： （1）ALU总线 ❖ CPU内部采用单总线结构，即设置一组由16根
控制信号
…
寄存器
CU 中断 系统
资料仅供参考
三、 CPU 的寄存器
中央处理器
1. 用户可见寄存器
(1) 通用寄存器 (2) 数据寄存器 (3) 地址寄存器 (4) 条件码寄存器
存放操作数 可作 某种寻址方式所需的 专用寄存器 存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据 存放地址，其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针 存放条件码，可作程序分支的依据 如 正、负、零、溢出、进位等
将时序信号划分几级（其中包括指令周期）， 称为多级时序。
❖ 在组合逻辑控制器中，是依靠不同的时间标志 使CPU分步执行指令，其时序信号常划分为3 级：机器周期、节拍、时钟脉冲。
❖ 在微程序控制器中，一条指令对应一段微程序 （微指令序列），其时序信号划分为2级：节 拍、时钟脉冲。
双向数据传送组成的ALU总线（CPU内总线）， ALU和所有的寄存器通过这组公共总线连接起来。
❖ 在单总线结构中，CPU的任何两个部件间的数据 传送都必须通过这组总线，控制较简单，但传送 速度受到限制。
资料仅供参考
中央处理器
（2）系统总线：16根地址总线、16根数据总线，
CPU的结构和功能
取指、分析 执行
执行阶段 执行周期 （执行指令）
取指周期 执行周期
指令周期
2 每条指令的指令周期不同
取指周期 指令周期
NOP
取指周期 执行阶段 指令周期
ADD mem
取指周期
执行周期 指令周期
MUL mem
3 具有间接寻址的指令周期
取指周期 间址周期 指令周期 执行周期
4 带有中断周期的指令周期
完成 一条指令 串行执行 六级流水
6 个单位时间
6 9 54 单位时间
14 个单位时间
三、影响指令流水性能的因素
1 结构相关-访存冲突
1
指令1 指令2 指令3 指令4 指令5 指令6 指令7 指令8 指令9 FI
2
DI FI
3
4
5
t 6
7
WO EI FO CO DI FI
8
WO EI FO CO DI FI
取指周期 间址周期 执行周期 指令周期 中断周期
5 指令周期流程
取指周期 是 间址周期
有间址吗？
否
执行周期
是
有中断吗？
否
中断周期
6 CPU工作周期的标志
CPU访存有四种性质
取 指令
取址周期 间址周期 执行周期 中断周期
EX CPU的四个工作周期
取 地址 取 操作数 存 程序断点
FE IND
D
D
D
控制信号
内 部 C P U 数 据 总 线
寄存器
…
CU 中断 系统
三、 CPU 的寄存器
1. 用户可见寄存器
(1) 通用寄存器 (2) 数据寄存器 (3) 地址寄存器 存放操作数 可作 某种寻址方式所需的 专用寄存器 存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据 存放地址，其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针
CPU的英文全称Central Processing Unit
CPU专题CPU的英文全称Central Processing Unit,中文名称即中央处理单元,也称为微处理器.中央处理器（Central Processing Unit，简写为CPU）的结构，CPU是决定电脑性能的核心部件。
CPU即中央处理单元，是英文Central Processing Unit 的缩写，是整个系统的核心，也是整个系统最高的执行单位。
它负责整个系统指令的执行，数学与逻辑的运算，数据的存储与传送，以及对内对外输入与输出的控制。
在向大家介绍CPU详细的情形之前，务必要让大家弄清楚到底CPU是什么？它到底有那些重要的性能指标呢？CPU的英文全称是Central Processing Unit，我们翻译成中文也就是中央处理器。
CPU（微型机系统）从雏形出现到发壮大的今天（下文会有交代），由于制造技术的越来越现今，在其中所集成的电子元件也越来越多，上万个，甚至是上百万个微型的晶体管构成了CPU的内部结构。
那么这上百万个晶体管是如何工作的呢？看上去似乎很深奥，其实只要归纳起来稍加分析就会一目了然的，CPU的内部结构可分为控制单元，逻辑单元和存储单元三大部分。
CPU的工作原理就象一个工厂对产品的加工过程：进入工厂的原料（指令），经过物资分配部门（控制单元）的调度分配，被送往生产线（逻辑运算单元），生产出成品（处理后的数据）后，再存储在仓库（存储器）中，最后等着拿到市场上去卖（交由应用程序使用）。
CPU作为是整个微机系统的核心，它往往是各种档次微机的代名词，如往日的286、386、486，到今日的奔腾、奔腾二、K6等等，CPU的性能大致上也就反映出了它所配置的那部微机的性能，因此它的性能指标十分重要。
在这里我们向大家简单介绍一些CPU主要的性能指标：第一、主频，倍频，外频。
经常听别人说：“这个CPU的频率是多少多少。
”其实这个泛指的频率是指CPU的主频，主频也就是CPU的时钟频率，英文全称：CPU Clock Speed，简单地说也就是CPU运算时的工作频率。
CPU的结构和功能解析
CPU的结构和功能解析CPU（中央处理器）是计算机的核心组件，它被设计用于执行各种计算和数据处理任务。
CPU的结构和功能包括以下几个方面：1. 控制单元（Control Unit）：控制单元是CPU的一个重要组成部分，负责协调和管理所有的计算机操作。
它从存储器中读取指令并解码，然后将其发送到其他部件以执行相应的操作。
控制单元还负责处理器内部的时序和同步操作。
2. 算术逻辑单元（Arithmetic Logic Unit，ALU）：ALU是CPU的核心部分，负责执行计算和逻辑运算。
它可以执行加减乘除、移位、逻辑运算（与、或、非）等操作。
ALU的设计通常包括一组寄存器，用于存储和处理操作数和结果。
3. 寄存器（Register）：寄存器是CPU内部的高速存储器，用于存储临时数据和指令。
CPU中包含多个不同类型的寄存器，如数据寄存器、地址寄存器、程序计数寄存器等。
寄存器具有极快的读写速度，能够提高数据的访问效率。
4. 数据总线和地址总线（Data Bus and Address Bus）：数据总线用于在各个组件之间传输数据，地址总线用于标识存储器中的特定位置。
数据总线的宽度决定了CPU能够同时处理的数据量，地址总线的宽度决定了CPU能够寻址的存储器空间大小。
5. 运算器（Arithmetic Unit）：运算器是CPU的一个子部件，用于执行数学运算，如加法、减法、乘法和除法。
运算器通常由ALU和一些辅助电路组成，它能够高效地进行数值计算。
6. 控制器（Controller）：控制器是CPU的另一个子部件，负责控制和协调各个组件之间的操作。
它从指令存储器中获取下一条指令，并将其发送给控制单元解码执行。
控制器还负责处理各种中断和异常情况，以及调度和控制指令的执行顺序。
7. 存储器接口（Memory Interface）：存储器接口是CPU与主存储器之间的桥梁，负责传输数据和指令。
存储器接口包括地址解码器、读写电路、数据缓冲器等，它能够提供合适的接口和协议，以保证数据的高效传输和正确处理。
中央处理器有哪两个部分组成 各自的主要功能是什么
中央处理器有哪两个部分组成各自的主要功能是什么中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（Control Unit）。
它的功能主要是解释计算机指令以及处理计算机软件中的数据。
关于“中央处理器有哪两个部分组成各自的主要功能是什么”的详细说明。
1.中央处理器有哪两个部分组成各自的主要功能是什么中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（Control Unit）。
它的功能主要是解释计算机指令以及处理计算机软件中的数据。
中央处理器CPU内部结构大概可以分为控制单元、运算单元、存储单元和时钟等几个主要部分。
运算器是计算机对数据进行加工处理的中心，它主要由算术逻辑部件（ALU：Arithmetic and Logic Unit）、寄存器组和状态寄存器组成。
ALU主要完成对二进制信息的定点算术运算、逻辑运算和各种移位操作。
通用寄存器组是用来保存参加运算的操作数和运算的中间结果。
状态寄存器在不同的机器中有不同的规定，程序中，状态位通常作为转移指令的判断条件。
控制器是计算机的控制中心，它决定了计算机运行过程的自动化。
它不仅要保证程序的正确执行，而且要能够处理异常事件。
控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑、中断控制逻辑等几个部分。
指令控制逻辑要完成取指令、分析指令和执行指令的操作。
时序控制逻辑要为每条指令按时间顺序提供应有的控制信号。
一般时钟脉冲就是最基本的时序信号，是整个机器的时间基准，称为机器的主频。
执行一条指令所需要的时间叫做一个指令周期，不同指令的周期有可能不同。
一般为便于控制，根据指令的操作性质和控制性质不同，会把指令周期划分为几个不同的阶段，每个阶段就是一个CPU周期。
早期CPU同内存在速度上的差异不大，所以CPU周期通常和存储器存取周期相同，后来，随着CPU的发展现在速度上已经比存储器快很多了，于是常常将CPU周期定义为存储器存取周期的几分之一。
单片机CPU的内部结构
• 最大模式：存储器与IO读写 信号由总线控制器产生，要 较多外围芯片。
• 最小模式：存储器与I/O读写 信号由CPU直接提供，外围 芯片较少。
联合使用。CPU每5个
10
时钟时钟周期检测一次
11
12
TEST信号，如高，继
13
续执行WAIT，否则， 跳过WAIT指令，执行
14 15 AD0 16
后续指令。
NMI 17 INTR 18
Intel 8088
33 32 31 30 29 28 27 26 25 24 23 TEST
• 可用来支持实现多CPU 协同工作。
14
) DF：方向标志，用来控制串操作指令的执 行。
– DF=0则串操作指令的地址自动增量； – 若DF=1，则自动减量。
) IF：中断标志，用来控制对可屏蔽中断的响 应。
– IF=1, 则允许CPU响应可屏蔽中断； – IF=0，则CPU不能响应可屏蔽中断。
) TF：单步标志。
– 若TF=1，则CPU进入单步工作方式，即CPU每执 行一条指令就自动产生一次内部中断；
Intel 8088
40 39 A15 38 A16/S3 37 36 35 A19/S6 34 33 32
31
30 29 28 27 26 25 24 23
共20根地址线，寻址空间
19 20
21
为：220＝1M
22
21 22
1
40
数据总线
A14 2 3
39 A15 38 A16/S3
4
37
分时输出的AD0～AD7，
5第一节cpu的内部逻辑结构一cpu的组成和功能1cpu的组成cpu主要由运算器控制器寄存器组和片内总线等组成2cpu的功能1指令控制2操作控制3时序控制4执行指令5数据加工运算2eu20位地址ahalbhbl加法器biuchcldhdlspesbpds总线siss控制csipdi逻辑数据算逻部件执行部件控制123456标志寄存器系统指令队列8086微处理器的内部结构4具体的说地址加法器将段寄存器16位的内容左移4位然后与指令指针寄存器ip的内容相加得到20位的物理地址
CPU的结构和功能.
存贮器
存 取 数 据 输出命令
控制信号
数据信号
数据 程序
结果
输入设备
运算器
输出设备
计算机的基本工作原理——冯诺依曼原理
中央处理器
计算机中的一条指令的执行过程需要分成读取指 令、读取操作数、运算、存放结果等步骤。每一 步操作则是由控制器产生相应的一些控制信号实 现的，每条指令都可分解为一个控制信号序列。 指令的执行过程就是依次执行一个确定的控制信 号序列的过程。 时序控制方式就是指微操作与时序信号之间采取 保种关系，它不仅直接决定时序信号的产生，也 影响到控制器及其它部件的组成，以及指令的执 行速度。
1.
中央处理器 3.3.1节给出的是一种简化的CPU 内部组成模型，它是拟定指令流程 的基础，
在理解CPU的组成时需要抓住以下几点： （1）ALU部件，以及它的输入与输出方式。 （2）用于运算的一组寄存器R0-R3或暂存器C、D、 Z （3）用于控制的一组寄存器：指令寄存器IR、程序计 数器PC、程序状态字寄存器PSW （4）与访存相关的一组寄存器：存储器地址寄存器 MAR，存储器数据状态字寄存器MDR，堆栈指针SP （5）内部总路线的连接方式，如何向它发送信息， 它又如何输出信息 （6）CPU如何通过系统总路线与主存、I/O设备连接
中央处理器
（3）指令寄存器IR：
指令寄存器IR——用来存放当前正在执行的一条
指令。IR的输出是控制器产生控制信号的主要逻 辑依据。
（4）程序计数器PC：
程序计数器又称为指令计数器或指令指针IP。
作用是提供指令的地址。 具有加1计数功能，并可编程访问。
中央处理器
（5）程序状态字寄存器PS：
4. 指令寄存器IR
8086CPU的结构与功能
8086CPU 的结构与功能CPU 结构与功能不管什么型号的CPU ，其内部均有这四⼤部件1. ALU ：算术逻辑单元2. ⼯作寄存器：分为数据寄存器和地址寄存器⼯作寄存器的⽬的是为了提⾼运算速度，希望参与运算的数据不从外部存储器去取数据，⽽是在CPU 内部取，所以要有能暂存少量数据的寄存器。
数据寄存器是专门存放数据的，地址寄存器是专门存放地址，进⾏间接寻址⽅式，但当地址寄存器不提供地址时，也可以⽤来暂存数据。
3. 控制器：中央指挥机关4. I/O 控制逻辑电路⼀般CPU 执⾏存储器（按字节组织）⾥⾯指令过程如下：1. CPU 通过控制器部件⾥⾯的程序计数器（PC ）给外部存储器的地址引脚输出地址（通过地址总线AB ），同时CPU 给存储器发送读操作命令；2. 在读操作下，就把这个地址单元的指令代码通过数据总线（DB ），取回来放在指令寄存器⾥⾯（IR ），注意此时因为指令没有执⾏完，所以PC 还不能去往下⼀条指令，IR 没有地⽅放数据。
3. 指令译码器（ID ）不断检测指令寄存器有没有数据，有的话就把指令取⾛放在ID ⾥⾯，取来的指令就被ID 译码分析，就知道这个指令希望CPU 做什么，怎么做；4. ID 通知控制逻辑部件，在相应的控制引脚发出相应的有效命令（读，写等）；5. 此条指令执⾏完，IR 为空，PC ⾃动增加到下⼀条指令的地址，执⾏下⼀条指令流程。
如果指令为n 字节，PC ⾃动增n 。
因为在取指令时候，不能执⾏指令，在执⾏指令时候，不能取指令，因此这种架构CPU 是取指令->执⾏指令->取指令...这样循环下去。
CPU 执⾏效率不⾼。
堆栈由先进后出原则组织的存储器区域，称为堆栈。
单⽚机应⽤中，堆栈是个特殊存储区，堆栈属于RAM 空间的⼀部分，堆栈⽤于函数调⽤、中断切换时保存和恢复现场数据（临时数据）。
对于8006 CPU ⽽⾔，堆栈操作是按字操作。
堆栈单元的地址指针由堆栈指针寄存器SP 的内容提供。
微处理器CPUCPU的内部和外部结构微处理器级总线
数据寄存器Data Register
存放数据
2.4 微处理器的寄存器组织
2.地址指针和变址寄存器（４个）
均
为
SP
地 址
BP
寄
SI
存 器
DI
堆栈指针寄存器Stack Pointer 基址指针寄存器Base Pointer 源变址寄存器Source Index 目的变址寄存器Destination Index
均为16位，也能存放数据
2.4 微处理器的寄存器组织
二.段寄存器
在微机系统的内存中通常存放着三类信息： 代码（指令码） 指示CPU执行何种操作。 数据（数值、字符等） 程序处理的对象或结果。 堆栈信息 被保存的返回地址和中间结果等。
代码段 数据段 堆栈段
2.4 微处理器的寄存器组织
８０８６／８０８８ＣＰＵ有４个段寄存器。
四.控制寄存器（2个）
1.指令指针寄存器(IP:Instruction Pointer )(16位)
指令指针寄存器相当于一般微处理器中的程
序计数器(PC:Program Counter )。
它始终指向CPU下一条要取指令所在存贮器单 元的偏移地址(段地址由CS提供)。
用户不能更改IP的值,只有CPU执行转移指令, 子程序调用指令和子程序返回指令以及中断处理 时,IP才作相应的改变。
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
CPU简介.ppt
3、倍频系数：
倍频系数是指CPU主频与外频之间的相对比 例关系，在相同外频下，倍频越高CPU的频率越 高。
主频、外频、倍频之间的关系
计算公式：主频=外频×倍频
例：Pentium 4 2.4G的CPU
主频 2400MHZ =外频133 ×倍频18= 2394
4、前端总线（FSB）频率
（1）前端总线频率即总线频率。其直 接影响CPU和内存的数据交换速度。
1994 年 11 月 Intel 公 司 推 出 了 服 务 器 领 域 的 32 位 微 处 理 器 Pentium Pro，从此INTER公司开始进军服务器市场 97年初Pentium MMX CPU上市，增加了57条MMX指令,加 强图象视频等处理效果。 与Pentium MMX属于同一级别的CPU有AMD K6、Cyrix 6x86 MX 、Cyrix Media、GX。
B：市场上出现了533MHZ，FSB的845E主板，便又出现 533MHZ的外频CPU，为了与主频同而FSB为400的P4 CPU区 别开，Intel又给把他们加上了字母“B”。 C：继533MHZ FSB的产品之后，推出了800MHZ 的P4，便 给他用了字母“C”。
D: Intel 将prescott核心的celeron处理器命名为 “celeron D”。Celeron D采用了90纳米的工艺,但他只拥 有533mhz，fsb和256kB L2 Cache，不支持超线程技术。
Socket 7插座: 194针.用于P/P MMX/K5/K6-2/K6-3
Socket A插座：462针脚，用于32位的Athlon XP和 Duron系列
Socket 370插座：370针脚，用于 PⅢ/CⅡ&Ⅲ
CPU组成
CPU组成中央处理单元（Central Processing Unit；CPU)，亦称微处理器(Micro Processor Unit）,由运算器与控制器组成,其内部结构分为控制单元（Control Unit；CU)、逻辑单元(Arithmetic Logic Unit；ALU)、存储单元（Memory Unit；MU）三部分,各部件相互协调，进行分析、判断、运算并控制计算机各组件工作。
一、内核●运算器运算器是计算机的处理中心,主要由算术逻辑单元（Arithmetic and Logic Unit；ALU）、浮点运算单元（Floating Point Unit；FPU）、通用寄存器和状态寄存器组成.算术逻辑单元主要完成二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）及各种移位操作.浮点运算单元主要负责浮点运算和高精度整数运算。
通用寄存器用来保存参加运算的操作数和运算的中间结果。
状态寄存器在不同机器中有不同规定，程序中,状态位通常作为转移指令的判断条件。
●控制器控制器是计算机的控制中心，决定了计算机运行过程的自动化。
它不仅要保证程序的正确执行，而且要能够处理异常事件。
控制器一般包括指令控制器、时序控制器、总线控制器、中断控制器等几个部分.1)指令控制器完成取指令、分析指令和执行指令的操作。
2)时序控制器要为每条指令按时间顺序提供应有的控制信号。
时序控制器包括时钟发生器和倍频定义单元,其中时钟发生器由石英晶体振荡器发出稳定的脉冲信号，即CPU的主频;而倍频定义单元则定义CPU主频是存储器频率(总线频率)的几倍。
一般时钟脉冲就是最基本时序信号，是整个机器的时间基准，称为主频。
执行一条指令所需时间叫做一个指令周期，不同指令的周期有可能不同。
一般为便于控制，根据指令的操作性质和控制性质不同，会把指令周期划分为几个不同的阶段，每个阶段就是一个CPU周期。
早期，CPU同内存速度差异不大,所以CPU周期通常和存储器存取周期相同。
CPU的结构
第八章CPU本章从分析CPU的功能和内部结构入手，详细讨论机器完成一条指令的全过程，以及为了进一步提高数据的处理能力，开发系统的并行性所采取的流水技术。
此外，本章还进一步概括了中断技术在提高整机系统效能方面的作用。
第一节CPU的功能和结构一、CPU的功能CPU是由运算器和控制器组成的，在这里我们重点介绍控制器的功能。
对于冯·诺依曼结构的计算机而言，一旦程序进入存储器后，就可由计算机自动完成取指令和执行指令的任务，控制器就是专用于完成此项任务的，它负责协调并控制计算机各部件执行程序的指令序列，其基本功能是取指令、分析指令和执行指令。
1．取指令控制器必须具备能自动地从存储器中取出指令的功能。
为此，要求控制器能自动形成指令的地址，并能发出取指令的命令，将对应此地址的指令取到控制器中。
第一条指令的地址可以人为指定，也可由系统设定。
2．分析指令分析指令包括两部分内容，其一，分析此指令要完成什么操作，即控制器需发出什么操作命令；其二，分析参与这次操作的操作数地址，即操作数的有效地址。
3．执行指令执行指令就是根据分析指令产生的“操作命令”和“操作数地址”的要求，开成操作控制信号序列（不同的指令有不同的操作控制信号序列），通过对运算器、存储器以及I/O设备的操作，执行每条指令。
此外，控制器还必须能控制程序的输入和运算结果的输出（即控制主机与I/O交换信息）以及对总线的管理，甚至能处理机器运行过程中出现的异常情况和特殊请求，即处理中断的能力。
总之， CPU必须具有控制程序的顺序执行（称指令控制）、产生完成每条指令所需的控制命令（称操作控制）、对各种操作实施时间上的控制（称时间控制）、对数据进行算术运算和逻辑运算（数据加工）和处理中断等功能。
二、CPU结构框图CPU由四大部分组成：地址寄存器，用于存放当前指令的地址；指令寄存器，用来存放当前指令和对指令的操作码进行译码；控制部件，能发出各种操作命令序列；ALU，用来完成算术运算和逻辑运算；为了处理异常情况和特殊请求，还必须有中断系统。
《CPU的结构和功能》PPT课件
精选课件ppt
参见 8.4 节 参见 第６章
9
8.2 指 令 周 期
一、 指令周期的基本概念
1 . 指令周期
取出并执行一条指令所需的全部时间
取指、分析 完成一条指令
执行
取指周期 执行周期
取指阶段
取指周期
（取指、分析）
执行阶段
执行周期 （执行指令）
精选指课件令p周pt 期
10
2. 每条指令的指令周期不同
取指周期 指令周期
取指周期
执行周期
指令周期
8.2
NOP ADD mem
取指周期
执行…周期
指令周期
精选课件ppt
MUL mem
11
3. 具有间接寻址的指令周期
8.2
取指周期
间址周期 指令周期
执行周期
4. 带有中断周期的指令周期
取指周期
间址周期
执行周期
指令周期
精选课件ppt
中断周期
12
5. 指令周期流程
DI CO FO EI WO FI DI CO FO EI WO
FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO
精选课件ppt
2
➢ 重点 要认识到机器的核心是CPU，通过对CPU的功能和内部
结构的了解，掌握机器完成一条指令的全过程是在CPU的 统一指挥下进行的，而且CPU在不同的工作周期内访存的 性质是不同的。此外还应掌握中断技术在提高整机效能方 面所起的作用，以及为了进一步提高数据的处理能力，开 发系统的并行性，在现代计算机中大量采用流水技术。 ➢ 难点
CPU的组成部分及功能
一、CPU的组成部分及功能1、控制器：CPU的控制器包括用电信号指挥整个电脑系统的执行及储存程序命令的电子线路。
像一个管弦乐队的指挥者，控制器不执行程序命令，而是指挥系统的其它部分做这些工作。
控制器必须与算术逻辑单元和内存都有紧密的合作与联系。
2、指令译码器：指令译码器为CPU翻译指令，然后这些指令才能够被执行。
3、程序计数器：程序计数器是一个特别的门插销。
当有新的指令送入PC时，PC会被加1。
因此它按照顺序通过CPU必须执行的任务。
然而，也有一些指令能够让CPU不按顺序执行指令，而是跳跃到另一些指令。
4、算术逻辑单元：算术逻辑单元包含执行所有算术/逻辑操作的电子线路。
算术逻辑单元能够执行四种算术操作（数学计算）：加、减、乘、除算术逻辑单元也能执行逻辑操作。
一个逻辑操作通常是一个对照。
它能够对比数字、字母或特殊文字。
电脑就可以根据对比结果采取行动。
5、寄存器：寄存器是位于CPU内部的特殊存储单元。
存储在这里的数据的存取比存储在其它内存单元（如：RAM、ＲＯＭ）的数据的存取要快。
ＣＰＵ内不同部分的寄存器有不同的功能。
在控制器中，寄存器用来存储电脑当前的指令和操作数。
同时，ＡＬＵ中的寄存器被叫做累加器，用来储存算术或逻辑操作的结果。
二、CPU的速度1、主频、外频和前端总线频率时钟频率以每秒钟各单元转过圈数计，单位是赫兹。
1）主频是指CPU的时钟频率，也可以说是ＣＰＵ的工作频率。
一般来说，一个时钟周期内执行的指令数是固定的，所以主频越高，运算速度也就越快。
但是，由于ＣＰＵ的运算速度受许多因素影响。
所以此规律并不绝对。
2）外频：系统的时钟频率具体指ＣＰＵ到芯片组之间的总线速度。
（系统总线的工作频率）。
主频=外频*倍频系数3）前端总线：CPU与北桥芯片间的总线，是CPU和外界交换数据的唯一通道。
没有足够快的前端总线，性能再好的CPU也不能明显提高计算机整体速度。
2、字长和位数字长：芯片同时能输入/输出和处理的位数。
CPU的结构和功能.
中央处理器
3. 总线与数据通路结构： （1）ALU总线 CPU内部采用单总线结构，即设置一组由16根
双向数据传送组成的ALU总线（CPU内总线）， ALU和所有的寄存器通过这组公共总线连接起来。 在单总线结构中，CPU的任何两个部件间的数据 传送都必须通过这组总线，控制较简单，但传送 速度受到限制。
器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为 ALU提供一个工作区。累加寄存器是暂时存放ALU运算的结 果信息。显然，运算器中至少要有一个累加寄存器。 2.状态条件寄存器PSW 状态条件寄存器保存由算术指令和逻辑指令运行或测试的 结果建立的各种条件码内容，同时状态条件寄存器还保存 中断和系统工作状态等信息，以便使CPU和系统能及时了解 机器运行状态和程序运行状态。因此，状态条件寄存器是 一个由各种状态条件标志拼凑而成的寄存器。
存放操作数 可作 某种寻址方式所需的 专用寄存器 存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据 存放地址，其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针 存放条件码，可作程序分支的依据 如 正、负、零、溢出、进位等
中央处理器
(1) 控制寄存器
PC
MAR
M
MDR
IR
（6）堆栈指针SP：
SP用来指示堆栈栈顶的位置，其内容是栈顶单元 的地址。
SP也是可编程访问的寄存。
中央处理器
（7）与主存接口的寄存器MAR、MDR：
地址寄存器MAR用来存放CPU访问主存或I/O 接口的地址。MAR连接地址总线的输出门是三 态门。
数据寄存MDR用来存放CPU与主存或I/O接口 之间传送的数据。
还可暂存从主存储器读出的数据，并设有左移 和右移的功能。
《CPU的结构和功能》课件
CPU的总线频率
1 定义与作用
2 与性能关系
3 技术发展
总线频率是指CPU与其他 设备进行数据传输的速率。
总线频率越高，数据传输 速度越快，系统性能越好。
总线频率随着技术进步不 断提高，实
降频与动态调频
根据负载需求动态调整CPU频率，减少能耗。
2
睡眠和唤醒
在空闲时进入睡眠状态，降低功耗，需要时快速唤醒。
使用简单指令，提高执行效率和编程灵活性。
2
CISC指令集
包含复杂指令，提供更多功能，但执行效率较低。
3
VLIW指令集
利用超长指令字，实现高度并行处理。
CPU的中断处理
中断概念
响应外部事件，暂停当前任务， 处理中断请求。
中断向量表
存储中断处理程序的地址，用于 快速响应中断。
异常处理
处理程序错误和非法操作，保护 系统稳定运行。
3
能效优化
通过硬件优化和软件调整，提高CPU的能效表现。
CPU的未来发展趋势
多核处理
集成多个核心，提高并行处理能力。
人工智能加速
针对机器学习和人工智能应用，进行专门优化。
更高的集成度
减小芯片尺寸，实现更高的集成度和更低的功耗。
CPU的结构和功能
本课程将介绍CPU的基本概念、主要结构、运行过程和功能分类，以及内部总 线的作用。还将涉及CPU的寄存器、指令寄存器、时钟频率、片上缓存和超线 程技术的应用。
CPU的架构设计
设计哲学
探索创新的架构设计，以提高性 能和能效。
集成电路设计
优化芯片和电路布局，提升计算 性能和可靠性。
架构优化
根据应用需求，优化CPU架构， 以实现更高的并行处理和低延迟。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
有关cpu内部结构悬赏分：80|解决时间：2009-5-17 11:48|提问者：九溪江南园请问哪位大侠有cpu的详细资料啊（包含很多内部细节，如控制器，运算器，寄存器，中断处理系统等等）。
回答的好有高分！！谢谢！！最佳答案楼主真的是个胆大，敢于追求前沿知识的人一般人对这类问题更本就不关心（只知道电脑开机就能运行）但是常人更本无法回答只有按照书上的来了哦只有在网上去COPY了但是控制器，运算器，寄存器，中断处理系统这类是要学习了汇编语言才能解释它们CPU如何调用内存执行指令的单了解硬件是不行的必须要了解汇编语言你才能清楚计算机是怎么实现程序运行程序调用的你可以去下点电子书或者买本书来看看（推荐王爽老师的汇编语言）呵呵说多了下面是基本架构当然网上COPY的（其实这些在书上都能看到）：CPU是中央处理单元(Central Processing Unit)的缩写，它可以被简称做微处理器（Microprocessor)，不过经常被人们直接称为处理器(processor)。
不要因为这些简称而忽视它的作用，CPU是计算机的核心，其重要性好比大脑对于人一样，因为它负责处理、运算计算机内部的所有数据，而主板芯片组则更像是心脏，它控制着数据的交换。
CPU的种类决定了你使用的操作系统和相应的软件。
CPU主要由运算器、控制器、寄存器组和内部总线等构成，是PC的核心，再配上储存器、输入/输出接口和系统总线组成为完整的PC。
CPU的基本结构、功能及参数CPU主要由运算器、控制器、寄存器组和内部总线等构成。
寄存器组用于在指令执行过后存放操作数和中间数据，由运算器完成指令所规定的运算及操作。
CPU主要的性能指标有：1.主频主频也叫时钟频率，单位是MHz（或GHz），用来表示CPU的运算、处理数据的速度。
CPU的主频＝外频×倍频系数。
很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。
至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很注重加强自身主频的发展。
像其他的处理器厂家，有人曾经拿过一块1G的全美达处理器来做比较，它的运行效率相当于2G的Intel处理器。
所以，CPU的主频与CPU实际的运算能力是没有直接关系的，主频表示在CPU内数字脉冲信号震荡的速度。
在Intel的处理器产品中，我们也可以看到这样的例子：1 GHz Itanium 芯片能够表现得差不多跟2.66 GHz Xeon/Opteron一样快，或是1.5 GHz Itanium 2大约跟4GHz Xeon/Opteron一样快。
CPU的运算速度还要看CPU的流水线、总线等等各方面的性能指标。
当然，主频和实际的运算速度是有关的，只能说主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。
2.外频外频是CPU的基准频率，单位是MHz。
CPU的外频决定着整块主板的运行速度。
通俗地说，在台式机中，我们所说的超频，都是超CPU的外频（当然一般情况下，CPU的倍频都是被锁住的）相信这点是很好理解的。
但对于服务器CPU来讲，超频是绝对不允许的。
前面说到CPU决定着主板的运行速度，两者是同步运行的，如果把服务器CPU超频了，改变了外频，会产生异步运行，（台式机很多主板都支持异步运行）这样会造成整个服务器系统的不稳定。
目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。
外频与前端总线(FSB)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。
3.前端总线(FSB)频率前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。
有一条公式可以计算，即数据带宽＝(总线频率×数据位宽)/8，数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率。
比方，现在的支持64位的至强Nocona，前端总线是800MHz，按照公式，它的数据传输最大带宽是6.4GB/秒。
外频与前端总线(FSB)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU 与主板之间同步运行的速度。
也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一亿次；而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz×64bit÷8bit/Byte=800MB/s。
其实现在―HyperTransport‖构架的出现，让这种实际意义上的前端总线(FSB)频率发生了变化。
之前我们知道IA-32架构必须有三大重要的构件：内存控制器Hub (MCH) ,I/O控制器Hub和PCI Hub，像Intel很典型的芯片组Intel 7501、Intel7505芯片组，为双至强处理器量身定做的，它们所包含的MCH为CPU提供了频率为533MHz的前端总线，配合DDR 内存，前端总线带宽可达到4.3GB/秒。
但随着处理器性能不断提高同时给系统架构带来了很多问题。
而―HyperTransport‖构架不但解决了问题，而且更有效地提高了总线带宽，比方AMD Opteron处理器，灵活的HyperTransport I/O总线体系结构让它整合了内存控制器，使处理器不通过系统总线传给芯片组而直接和内存交换数据。
这样的话，前端总线(FSB)频率在AMD Opteron处理器就不知道从何谈起了。
4、CPU的位和字长位：在数字电路和电脑技术中采用二进制，代码只有―0‖和―1‖，其中无论是―0‖或是―1‖在CPU中都是一―位‖。
字长：电脑技术中对CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长。
所以能处理字长为8位数据的CPU通常就叫8位的CPU。
同理32位的CPU就能在单位时间内处理字长为32位的二进制数据。
字节和字长的区别：由于常用的英文字符用8位二进制就可以表示，所以通常就将8位称为一个字节。
字长的长度是不固定的，对于不同的CPU、字长的长度也不一样。
8位的CPU一次只能处理一个字节，而32位的CPU一次就能处理4个字节，同理字长为64位的CPU一次可以处理8个字节。
5.倍频系数倍频系数是指CPU主频与外频之间的相对比例关系。
在相同的外频下，倍频越高CPU 的频率也越高。
但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。
这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的―瓶颈‖效应—CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。
一般除了工程样版的Intel的CPU都是锁了倍频的，而AMD之前都没有锁，现在AMD推出了黑盒版CPU（即不锁倍频版本，用户可以自由调节倍频，调节倍频的超频方式比调节外频稳定得多。
）6.缓存缓存大小也是CPU的重要指标之一，而且缓存的结构和大小对CPU速度的影响非常大，CPU内缓存的运行频率极高，一般是和处理器同频运作，工作效率远远大于系统内存和硬盘。
实际工作时，CPU往往需要重复读取同样的数据块，而缓存容量的增大，可以大幅度提升CPU内部读取数据的命中率，而不用再到内存或者硬盘上寻找，以此提高系统性能。
但是由于CPU芯片面积和成本的因素来考虑，缓存都很小。
L1 Cache(一级缓存)是CPU第一层高速缓存，分为数据缓存和指令缓存。
内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。
一般服务器CPU的L1缓存的容量通常在32—256KB。
L2 Cache(二级缓存)是CPU的第二层高速缓存，分内部和外部两种芯片。
内部的芯片二级缓存运行速度与主频相同，而外部的二级缓存则只有主频的一半。
L2高速缓存容量也会影响CPU的性能，原则是越大越好，以前家庭用CPU容量最大的是512KB，现在笔记本电脑中也可以达到2M，而服务器和工作站上用CPU的L2高速缓存更高，可以达到8M以上。
L3 Cache(三级缓存)，分为两种，早期的是外置，现在的都是内置的。
而它的实际作用即是，L3缓存的应用可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。
降低内存延迟和提升大数据量计算能力对游戏都很有帮助。
而在服务器领域增加L3缓存在性能方面仍然有显著的提升。
比方具有较大L3缓存的配置利用物理内存会更有效，故它比较慢的磁盘I/O子系统可以处理更多的数据请求。
具有较大L3缓存的处理器提供更有效的文件系统缓存行为及较短消息和处理器队列长度。
其实最早的L3缓存被应用在AMD发布的K6-III处理器上，当时的L3缓存受限于制造工艺，并没有被集成进芯片内部，而是集成在主板上。
在只能够和系统总线频率同步的L3缓存同主内存其实差不了多少。
后来使用L3缓存的是英特尔为服务器市场所推出的Itanium 处理器。
接着就是P4EE和至强MP。
Intel还打算推出一款9MB L3缓存的Itanium2处理器，和以后24MB L3缓存的双核心Itanium2处理器。
但基本上L3缓存对处理器的性能提高显得不是很重要，比方配备1MB L3缓存的Xeon MP 处理器却仍然不是Opteron的对手，由此可见前端总线的增加，要比缓存增加带来更有效的性能提升。
7.CPU扩展指令集CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。
指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。
从现阶段的主流体系结构讲，指令集可分为复杂指令集和精简指令集两部分，而从具体运用看，如Intel的MMX（Multi Media Extended）、SSE、SSE2（Streaming-Single instruction multiple data-Extensions 2）、SEE3和AMD的3DNow!等都是CPU的扩展指令集，分别增强了CPU的多媒体、图形图象和Internet等的处理能力。
我们通常会把CPU 的扩展指令集称为‖CPU的指令集‖。
SSE3指令集也是目前规模最小的指令集，此前MMX 包含有57条命令，SSE包含有50条命令，SSE2包含有144条命令，SSE3包含有13条命令。
目前SSE3也是最先进的指令集，英特尔Prescott处理器已经支持SSE3指令集，AMD会在未来双核心处理器当中加入对SSE3指令集的支持，全美达的处理器也将支持这一指令集。
8.CPU内核和I/O工作电压从586CPU开始，CPU的工作电压分为内核电压和I/O电压两种，通常CPU的核心电压小于等于I/O电压。