第1章集成电路的基本制造工艺(1)教学提纲
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 利用EDA工具，电子设计师可以从概念、算法、协议 等开始设计电子系统，并将电子产品从电路设计、性 能分析到设计出IC版图或PCB版图的整个过程的计算 机上自动处理完成。
全球3万人从业人 员，缔造50亿美元 年产值----知识密集 型行业，处于技术
前沿Biblioteka Baidu
IP是一种知识产权（Intellectual Property），各个行业
都有自己的知识产权， 半导体行业领域 •IP我们理解为：硅知识产权（Silicon Intellectual
Property）也叫 “SIP” 或者 “硅智财”。 •IP是一种事先定义、设计、经验证、可重复使用的功
能模块。
年产值8亿美元， 成长率超40% ---知识密集型行业
IC制造
制造- 光罩 & 晶圆 （占IC产业链产值50%）
Assembly
• IC 封装是将前段制程加工完成之晶圆经切割、黏晶、 焊线等过后被覆包装材料，以保护IC 组件及易于装 配应用，IC 封装主要有四大功能：
1、电力传送2、讯号传送：3、热量去除4、静电保护
封装业因设备投资 金额不大，原料
成本是制造成本的 大宗，约占4 - 6成
左右。
2020/6/28
2、《芯片制造—半导体工艺制程实用教程》【美】 Peter Van Zant著，韩郑生，赵树武译，电子工业 出版社
3、《半导体工艺》 【美】K.A.杰克逊主编，屠海 令等译校，科学出版社
4、《薄膜技术与薄膜材料》 田民波编著，清华大 学出版社
2020/6/28
8
芯片剖面图
2020/6/28
9
IC产业流程图
TEST
• 晶圆测试 晶圆测试为IC后端的关键步骤，标有记号的不合格晶 粒会被洮汰，以免徒增制造成本。具承先起后的作用。
• IC成品测试 封装成型后的测试，目的是确认I C成品的功能、速度、 容忍度、电力消耗、热力发散等属性是否正常，以确
保IC 出货前的品质。
测试并不须投入原 料，无原料成本， 但因设备投资金额 大，固定成本高。
硅原料
拉晶 切割 研磨 清洗
晶圆材料 厂
电路设计公司
电路设计
CAD
Tape out
Reticle 制作
mask制 作厂
硅片投入
刻号 清洗
氧化 化学气相
沉积
金属溅镀
护层沉积
微影 (光阻) (曝光) (显影)
蚀刻
mask投入
集成电路 制造厂
离子注入/扩散
光阻去除
WAT测试
封装
打线
IC封装厂
切割
硅片针测 IC测试
第1章集成电路的基本制造工艺 (1)
内容概述
集 按器件类型分 成 电 路 按集成度分
按信号类型分
TTL、ECL I2L等
双极型集成电路
BiCMOS集成电路 MOS集成电路
PMOS NMOS CMOS
SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门）
VLSI（>104个以上等效门）
15
净化厂房
芯片制造净化区域走廊
芯片制造净化区域走廊
2020/6/28
18
投 影 式 光 刻 机
Here in the Fab Two Photolithography area we see one of our 200mm 0.35 micron I-Line Steppers. this stepper can image and align both 6 & 8 inch wafers.
硅 片 清 洗 装 置
Here we see a technician loading 300mm wafers into the SemiTool. The wafers are in a 13 wafer Teflon cassette co-designed by Process Specialties and SemiTool in 1995. Again these are the world's first 300mm wet process cassettes (that can be spin rinse dried).
12 英 寸 氧 化 扩 散 炉
As we look in this window we see the World's First true 300mm production furnace. Our development and design of this tool began in 1992, it was installed in December of 1995 and became fully operational in January of 1996.
MASK
• 光罩（英文：Reticle, Mask）：在制作IC的过程中， 利用光蚀刻技术，在半导体上形成图型，为将图型复 制于晶圆上，必须透过光罩做用的原理[1]。比如冲洗 照片时，利用底片将影像复制至相片上。
• 製作一套光罩的費用在數萬美元至數百萬美元均有。 目前一款晶片至少需用到八層光罩，较为复杂的产品 需用到二、三十層光罩。光罩數愈多，生產過程也愈 久。
IC测试厂
Burn in
客户
IC制造流程
上游：设计 中游：制造 下游：封测
芯片设计 光罩制造
芯片制造 芯片封装 芯片测试
晶圆制造
IC设计
IC设计- EDA & IP（占IC产业链产值30%）
EDA IP
• EDA技术是在电子CAD技术基础上发展起来的计算机 软件系统，以计算机为工作平台，融合了应用电子技 术、计算机技术、信息处理及智能化技术的最新成果， 进行电子产品的自动设计。
模拟集成电路
数模混合集成电路
数字集成电路
集成度、特征尺寸、硅片直径、芯片尺寸
2020/6/28
2
2020/6/28
3
第一章 集成电路制造工艺
2020/6/28
4
• 集成电路基本制造工艺
• 双极集成电路的基本制造工艺
–双极集成电路中的元件结构
–双极集成电路的基本工艺
• MOS集成电路的基本制造工艺
Foundry
• 晶圆代工是指向专业的集成电路设计公司提供专门的 制造服务。这种经营模式使得设计公司不需要自己承 担造价昂贵的厂房，就能生产。这就意味着，晶圆代 工商将庞大的建厂风险分摊到广大的客户群以及多样 化的产品上，从而集中开发更先进的制造流程。
资金密集型
资金密集型 知识密集型
IC封测
成品- 封装 & 测试 （占IC产业链产值20%）
–MOS集成电路中的元件结构
–MOS集成电路的基本工艺
• BiCMOS工艺
2020/6/28
5
集成电路的基本制造工艺 双极集成电路中元件结构 双极集成电路的基本工艺
2020/6/28
6
一、集成电路的基本制造工艺
2020/6/28
7
参考书
1、《半导体制造技术》 【美】Michael Quirk Julian Serda著，韩郑生 等译，海潮和、徐秋霞 等 审校，电子工业出版社
全球3万人从业人 员，缔造50亿美元 年产值----知识密集 型行业，处于技术
前沿Biblioteka Baidu
IP是一种知识产权（Intellectual Property），各个行业
都有自己的知识产权， 半导体行业领域 •IP我们理解为：硅知识产权（Silicon Intellectual
Property）也叫 “SIP” 或者 “硅智财”。 •IP是一种事先定义、设计、经验证、可重复使用的功
能模块。
年产值8亿美元， 成长率超40% ---知识密集型行业
IC制造
制造- 光罩 & 晶圆 （占IC产业链产值50%）
Assembly
• IC 封装是将前段制程加工完成之晶圆经切割、黏晶、 焊线等过后被覆包装材料，以保护IC 组件及易于装 配应用，IC 封装主要有四大功能：
1、电力传送2、讯号传送：3、热量去除4、静电保护
封装业因设备投资 金额不大，原料
成本是制造成本的 大宗，约占4 - 6成
左右。
2020/6/28
2、《芯片制造—半导体工艺制程实用教程》【美】 Peter Van Zant著，韩郑生，赵树武译，电子工业 出版社
3、《半导体工艺》 【美】K.A.杰克逊主编，屠海 令等译校，科学出版社
4、《薄膜技术与薄膜材料》 田民波编著，清华大 学出版社
2020/6/28
8
芯片剖面图
2020/6/28
9
IC产业流程图
TEST
• 晶圆测试 晶圆测试为IC后端的关键步骤，标有记号的不合格晶 粒会被洮汰，以免徒增制造成本。具承先起后的作用。
• IC成品测试 封装成型后的测试，目的是确认I C成品的功能、速度、 容忍度、电力消耗、热力发散等属性是否正常，以确
保IC 出货前的品质。
测试并不须投入原 料，无原料成本， 但因设备投资金额 大，固定成本高。
硅原料
拉晶 切割 研磨 清洗
晶圆材料 厂
电路设计公司
电路设计
CAD
Tape out
Reticle 制作
mask制 作厂
硅片投入
刻号 清洗
氧化 化学气相
沉积
金属溅镀
护层沉积
微影 (光阻) (曝光) (显影)
蚀刻
mask投入
集成电路 制造厂
离子注入/扩散
光阻去除
WAT测试
封装
打线
IC封装厂
切割
硅片针测 IC测试
第1章集成电路的基本制造工艺 (1)
内容概述
集 按器件类型分 成 电 路 按集成度分
按信号类型分
TTL、ECL I2L等
双极型集成电路
BiCMOS集成电路 MOS集成电路
PMOS NMOS CMOS
SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门）
VLSI（>104个以上等效门）
15
净化厂房
芯片制造净化区域走廊
芯片制造净化区域走廊
2020/6/28
18
投 影 式 光 刻 机
Here in the Fab Two Photolithography area we see one of our 200mm 0.35 micron I-Line Steppers. this stepper can image and align both 6 & 8 inch wafers.
硅 片 清 洗 装 置
Here we see a technician loading 300mm wafers into the SemiTool. The wafers are in a 13 wafer Teflon cassette co-designed by Process Specialties and SemiTool in 1995. Again these are the world's first 300mm wet process cassettes (that can be spin rinse dried).
12 英 寸 氧 化 扩 散 炉
As we look in this window we see the World's First true 300mm production furnace. Our development and design of this tool began in 1992, it was installed in December of 1995 and became fully operational in January of 1996.
MASK
• 光罩（英文：Reticle, Mask）：在制作IC的过程中， 利用光蚀刻技术，在半导体上形成图型，为将图型复 制于晶圆上，必须透过光罩做用的原理[1]。比如冲洗 照片时，利用底片将影像复制至相片上。
• 製作一套光罩的費用在數萬美元至數百萬美元均有。 目前一款晶片至少需用到八層光罩，较为复杂的产品 需用到二、三十層光罩。光罩數愈多，生產過程也愈 久。
IC测试厂
Burn in
客户
IC制造流程
上游：设计 中游：制造 下游：封测
芯片设计 光罩制造
芯片制造 芯片封装 芯片测试
晶圆制造
IC设计
IC设计- EDA & IP（占IC产业链产值30%）
EDA IP
• EDA技术是在电子CAD技术基础上发展起来的计算机 软件系统，以计算机为工作平台，融合了应用电子技 术、计算机技术、信息处理及智能化技术的最新成果， 进行电子产品的自动设计。
模拟集成电路
数模混合集成电路
数字集成电路
集成度、特征尺寸、硅片直径、芯片尺寸
2020/6/28
2
2020/6/28
3
第一章 集成电路制造工艺
2020/6/28
4
• 集成电路基本制造工艺
• 双极集成电路的基本制造工艺
–双极集成电路中的元件结构
–双极集成电路的基本工艺
• MOS集成电路的基本制造工艺
Foundry
• 晶圆代工是指向专业的集成电路设计公司提供专门的 制造服务。这种经营模式使得设计公司不需要自己承 担造价昂贵的厂房，就能生产。这就意味着，晶圆代 工商将庞大的建厂风险分摊到广大的客户群以及多样 化的产品上，从而集中开发更先进的制造流程。
资金密集型
资金密集型 知识密集型
IC封测
成品- 封装 & 测试 （占IC产业链产值20%）
–MOS集成电路中的元件结构
–MOS集成电路的基本工艺
• BiCMOS工艺
2020/6/28
5
集成电路的基本制造工艺 双极集成电路中元件结构 双极集成电路的基本工艺
2020/6/28
6
一、集成电路的基本制造工艺
2020/6/28
7
参考书
1、《半导体制造技术》 【美】Michael Quirk Julian Serda著，韩郑生 等译，海潮和、徐秋霞 等 审校，电子工业出版社