计算机组成原理形考复习题.docx

1•下列数中最小的数是（B ）最大的是（C）

A.（1010011）2

B.（42）8

C. （10101000）BCD

D.（25）16

2.下列数中最大的数是（D）

A.（101001）2

B.（52）8

C. （OOlllOOl）BCD

D..（2C）16

3•两个补码数相加，只有在最高位/符号位相同时会有可能产生溢出，在最高位/符号位不同时（一定不会产生溢出）。

4..两个补码数相减，只有在符号位不同时会有可能

产生溢出，在符号位相同时（一定不会产生溢出）5.定点数补码加法具有两个特点：一是符号位（与

数值位一起参与运算）;二是相加后最髙位上的进位（要舍去）。

6.定点运算器是用来进行定点运算。

7.为了便于检查加减运算是否发生溢出，定点运算器采用双符号位的数值表示，在寄存器和主存中是采用（单符号位）的数值表示。

&长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可农示的数的范围和精度为（前者可表示的数的范围大但精度低，后者可表示的数的范围小但精度髙）。

9.在定点二进制运算器中，减法运算一般通过（补码运算的二进制加法器）来实现。

在定点二进制运算器中，加法运算一般通过（补码运算的二进制加法器）來实现。

10•某机字长32位，采用定点整数表示，符号位为1 位,尾数为31位，则原码表示法可表示的最大正整数为一域小负整数为（A ）

A.+ （231-1）, -（231-1）

B. （231-1）, - （232-1）

0+（230-1）. -（230-1） D.+（231-l）, -（1-2-31）11.某机字长32位,采用定点小数表示，符号位为1 位,尾数为31位，则原码表示法可表示的最大正小数为一域小负小数（C）

A+（232-l）,—（1—2—31）B.+（231-lh—（1—2—32） C.+（l-2—31）,一（1—2—31） D_+（231—

1L—（1-2-31） 12在定点运算器中，无论采用双符号位还是采用单符号位都必须要有溢出判断电路，它--般用（C ）来实现A.与非门B.或非门C.异或门D.与或非门13•在定点运算器中，必须要冇溢出判断电路，它一般用（C）來实现

A.与非门

B.或非门C异或门D与或非门

加法器采用并行进位的目的是（提高加法器的速度14.计算机硬件能直接识别和运行的只能是（机器语斉）程序。

15.汇编语言要经过（汇编程序）的翻译才能在计算机中执行。

16运算器的主要功能是进行（逻辑运算和算术运算

17.堆栈寻址的原则是（后进先出）。

18.组成组合逻辑控制器的主要部件有（PC、IR ）。

19.运算器［tlALU完成运算后，除了运算结果外，

下血所列（D）不是运算器给出的结果特征信息。

A是否溢出B有无进位C结果足否为零D时钟信号

20.微程序控制器中，机器指令与微指令的关系是

（每一条机器指令由一段用微指令编成的微程序来解

释执行）。

21.程序计数器PC的位数取决于（存储器的容量）,

指令寄存器IR的位数取决于（指令字长）。

22.RAM芯片串联的目的是（增加存储单元数量）,

并联的目的是（增加存储器字长）°

23•在独立编址方式下，存储单元和I/O设备是靠

（不同的地址和指令代码）来区分的.

19•输入输出指令的功能是（进行CPU和I/O设备之

间的数据传送）。

24.在独立编址方式下，存储单元和I/O设备是靠（不

同的指令或不同的控制信号）来区分的。

25•在统一编址方式下，存储单元和I/O设备是靠指

令中的（不同的地址）来区分的。

22. CPU通过指令访问主存所用的程序地址叫做（逻

辑地址）。

26相对寻址方式中求有效地址使用（D ）加上偏移量

A.妹址寄存器内容B栈指示器内容

C.变址寄存器内容

D.程序计数器内容

27.变址寻址方式中，操作数的冇效地址等于（C）。

A.基址寄存器内容如上形式地址

B.堆钱指豆武器内容加上形式地址

C.变址寄存器内容加上形式地址

D.程序计数器内容加上形式地址

2&基址寻址方式中，操作数的冇效地址等于（A ）。

A.基址寄存器内容加上形式地址

B-堆栈指示器内容加上形式地址

C.变址寄存器内容加上形式地址

D.程序计数器内容加上形式地址

29•指令系统中采用不同寻址方式的目的是（D）

A.降低指令译码的难度

B.提高指令读取的速度

C.实现程序控制

D.缩短指令字长，扩大寻址空间，捉高编程灵活性

30.关于操作数的來源和去处，表述不正确的是（D）

A.第一个来源利去处是CPU内部的通用寄存器

B.第二个来源和去处是外设中的帘存器

C.第三个來源和去处毘内存中的存储单元

D.第四个来源和去处是外存储器

31.寄存黠间接寻址方式中,操作数在（C）中

A.通用寄存器

B.堆栈

C.主存单元

D.外存储器

32.在CPU与主存之间加入Cache,能够提爲CPU

访问存储器的速率，一般情况下Cache的容鱼______

命中率____ ,因此Cache容量_____ ° （C ）

A.越大，越高，与主存越接近越好

B.越小，越高，与主存越差异大越好

C.越大，越高，只要几十或几百K就可达90%以.上

D.越小，越髙，只要几K就可达90%以上

33.在CPU与主存Z间加入Cache,能够（解决CPU 和

主存之间的速度匹配问题）

34.CPU中的通用寄存器（可以存放数据和地址）

35.在采用DMA方式高速传输数据时，数据传送（B

A.在总线控制器发出的控制信号控制下完成的

B在DMA控制器本身发出的控制信号控制下完成的

C.由CPU执行的程序完成的

D.由CPU响应硬中断处理完成的

36.每一条指令执行时通常有①读取指令、②执行指

令、③分柝指令等几个步骤，他们的执行顺序应该是

（B）。

A.①读取指令、②执行指令、③分析指令

B.①读取指令、③分析指令、②执行指令

C.③分析指令、②执行指令、①读取指令

D.②执行指令、①读取指令、③分析指令

37.若主存每个存储单元为8位，贝IJ（C）O

A.其地址线也为8位

B.其地址线为16位

C. 其地址线

与8无关D.其地址线与8有关

38.虚拟存储器管理系统的基础是程序的局部性原

理，因此虚存的目的是为了给每个用户提供比主存容

帚（B ）编程空间。

A.小得多的逻辑

B.大得多的逻辑

C.小得多的物理

D.大

得多的物理

31. CPU输出数据的速度远远高于打印机的打印速

度，为解决这一矛盾，可采用（C ）。

A并行技术B.通信技术C缓冲技术D虚存技术

39.中断允许触发器用来（D ）。

A.衷示外设是否提出了中断请求

B.CPU是否响应了中断谙求

C.CPU是否正在进行中

断处理D.开放或关闭可屏蔽硬中断

40•在控制器中，部件（指令寄存器IR ）用于接收并

保存从内存读出的指令内容，在执行本条指令的过程

中提供本条指令的主要信息。

41.在控制器中，部件（程序计数器PC）用于存放下

一条指令的地址。

42.微程序控制器中，机器指令与微指令的关系是

（每一条机器指令由一段用微指令编成的微程序来

解释执行）。

43每一*指令执行时通常有①分析指令②读取扌旨令

③执行指令等几个步票，执行顺序应该是（D ）°

A.①分析指令、②读取指令、③执行指令