D触发器实验报告
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
D触发器及其应用实验报告
实验五D触发器及其应用实验人员：班号：学号：一、实验目的1、熟悉D触发器的逻辑功能；2、掌握用D触发器构成分频器的方法；3、掌握简单时序逻辑电路的设计二、实验设备74LS00 ，74LS74，数字电路实验箱，数字双踪示波器，函数信号发生器三、实验内容1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；74LS74是双D触发器（上升沿触发的边沿D触发器），其管脚图如下：其功能表如下：○1构成二分频器：用一片74LS74即可构成二分频器。
实验电路图如下：○2构成四分频器：需要用到两片74LS74。
实验电路图如下：2、实现如图所示时序脉冲（用74LS74和74LS00各1片来实现）将欲实现功能列出真值表如下：00010011101110010001通过观察上面的真值表，可以得出下面的表达式：连接电路图如下：四、实验结果1、用74LS74（1片）构成二分频器、四分频器。
示波器显示波形如下：○1二分频器：○2四分频器：2、实现时序脉冲。
示波器显示波形如下：五、故障排除在做“用74LS74（1片）构成二分频器、四分频器”时，连接上示波器后，发现通道二总显示的是类似于电容放电的波形，但表现出了二分频。
反复排查问题均没有发现原因。
最后换了一根连接示波器的线，便得到了理想的结果。
在示波器使用时想要用U盘保存电路波形，不会操作。
后来在询问了同学之后才知道只需要按“print”就好。
六、心得体会通过此次实验，我更深入地领悟了触发器的原理和用法，还复习了示波器的用法，还学会了如何保存示波器波形。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特点以及其在数字电路中的应用。
通过实际操作和观察，提高对触发器逻辑功能的理解和运用能力，为进一步学习数字电路的相关知识打下坚实的基础。
二、实验设备与器材1、数字电路实验箱2、双踪示波器3、集成电路芯片：74LS74（D 触发器）、74LS112（JK 触发器）4、若干导线三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器，其逻辑功能为：当 D 端输入为 1 时，在时钟脉冲的作用下，输出 Q 变为 1；当 D 端输入为 0 时，在时钟脉冲的作用下，输出 Q 变为 0。
其逻辑表达式为：Q(n+1) ＝ D。
（二）JK 触发器JK 触发器也是一种在时钟脉冲上升沿或下降沿触发的触发器，具有置 0、置 1、保持和翻转四种功能。
当 J=1、K=0 时，在时钟脉冲作用下，输出 Q 置 1；当 J=0、K=1 时，在时钟脉冲作用下，输出 Q 置 0；当 J=K=0 时，输出保持不变；当 J=K=1 时，输出翻转。
其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q。
四、实验内容与步骤（一）D 触发器实验1、按照实验电路图，在数字电路实验箱上正确连接 74LS74 芯片和其他相关元件。
2、将 D 端分别接高电平（1）和低电平（0），用示波器观察时钟脉冲和输出 Q 的波形，记录实验结果。
3、改变时钟脉冲的频率，观察输出 Q 的变化，分析时钟频率对触发器工作的影响。
（二）JK 触发器实验1、依照实验电路图，在实验箱上连接 74LS112 芯片及相关元件。
2、分别设置 J、K 的不同输入组合，如 J=0、K=0；J=1、K=0；J=0、K=1；J=1、K=1，用示波器观察时钟脉冲和输出 Q 的波形，并做好记录。
3、调整时钟脉冲的占空比，观察输出 Q 的变化，探讨占空比对触发器工作的影响。
五、实验数据与结果分析（一）D 触发器1、当 D 端接高电平时，在时钟脉冲上升沿，输出 Q 变为高电平；当 D 端接低电平时，在时钟脉冲上升沿，输出 Q 变为低电平。
触发器及其应用 数电实验报告
1.测试D触发器的逻辑功能：
（1）将74LS74的DSDR端分别加低电平，观察并记录Q端的状态；
（2）令DSDR端为高电平，D端分别接高、低电平，用单脉冲做CP，观察记录当CP为0，上升，1,下降时Q段状态的变化；
（3）当DSDR为高电平，CP=0(或CP=1)，改变D端状态，观察Q端的状态是否变化；
姓名：
班级：
学号：
实验名称
触发器及其应用
实验目的
1、D触发器的功能测试。
2、了解触发器的两种触发方式( 脉冲电平触发和脉冲边沿触发)及触发特点。
3、掌握触发器之间的相互转换方法。
4、熟悉触发器的实际应用。
实验设备
数字电路实验箱
双踪示波器，
数字万用表
74LS00，74LS20,74LS74，74LS76,74LS86
可以得到如下关系式：
连接电路如图：
波形如下：
故障排除
实验过程中，得不到较为理想的电路图，电路图较为模糊，把电路从新连接解决了此类问题。
心得体会
这次试验，认识了触发器的基本原理，我更熟悉了电路的连接，设计电路的能力也得到了提高。在这次实验中，我了解到了触发器的应用，并经过实践加深了对其原理的理解
（4）得到74LS74D触发器的功能测试表
2.构成分频器
参照课本P55图构成2分频和4分频器。在CP1端加入1kHZ的连续方波，并用示波器观察波形
3.设计时序脉冲控制器，用示波器观察并记录CP及Z的波形
实验分频器 （2）4分频器
3.时序脉冲器 设计电路过程如下：
真值表
数电触发器_实验报告
一、实验目的1. 理解数字电路中触发器的基本原理和功能。
2. 掌握基本RS触发器、D触发器、JK触发器的逻辑功能及其应用。
3. 学会使用数字电路实验设备，进行实验操作和数据分析。
二、实验原理触发器是数字电路中的基本单元，具有存储一位二进制信息的功能。
根据触发器的逻辑功能和工作原理，可分为基本RS触发器、D触发器、JK触发器等。
1. 基本RS触发器：由两个与非门组成，具有置位（S）和复位（R）功能，可实现二进制信息的存储。
2. D触发器：由基本RS触发器和传输门组成，具有数据（D）输入和时钟（CP）输入，实现数据在时钟上升沿或下降沿的传输。
3. JK触发器：由基本RS触发器和传输门组成，具有J、K输入和时钟（CP）输入，可实现数据保持、置位、复位和翻转功能。
三、实验仪器与设备1. 数字电路实验箱2. 74LS00、74LS74、74LS76等集成电路3. 双踪示波器4. 电源5. 连接线四、实验内容1. 基本RS触发器实验（1）搭建基本RS触发器电路，分析电路结构和工作原理。
（2）观察并记录基本RS触发器的置位、复位、保持和翻转功能。
2. D触发器实验（1）搭建D触发器电路，分析电路结构和工作原理。
（2）观察并记录D触发器的数据传输功能，分析时钟上升沿和下降沿对数据传输的影响。
3. JK触发器实验（1）搭建JK触发器电路，分析电路结构和工作原理。
（2）观察并记录JK触发器的数据保持、置位、复位和翻转功能。
4. 触发器应用实验（1）设计一个计数器电路，使用D触发器实现。
（2）观察并记录计数器电路的计数功能，分析计数脉冲和时钟信号的关系。
五、实验结果与分析1. 基本RS触发器实验实验结果显示，基本RS触发器具有置位、复位、保持和翻转功能。
在置位端输入高电平，触发器输出为1；在复位端输入高电平，触发器输出为0；在两个输入端同时输入高电平时，触发器处于不定状态。
2. D触发器实验实验结果显示，D触发器在时钟上升沿或下降沿输入数据，可以实现数据的传输。
d触发器实验报告
d触发器实验报告D 触发器实验报告一、实验目的1、深入理解 D 触发器的工作原理和逻辑功能。
2、掌握 D 触发器的特性测试方法。
3、学会使用实验仪器和设备进行电路搭建和测试。
二、实验原理D 触发器是一种具有存储功能的逻辑单元，它在数字电路中有着广泛的应用。
D 触发器的特点是在时钟脉冲的上升沿或下降沿，将输入的数据（D 端）存储到输出端（Q 端）。
其逻辑表达式为：Q(n+1) ＝ D （在时钟上升沿或下降沿时）D 触发器通常由门电路组成，常见的有基于与非门的实现方式。
三、实验设备与材料1、数字电路实验箱2、 74LS74 双 D 触发器芯片3、示波器4、直流电源5、逻辑电平测试笔6、若干导线四、实验内容及步骤（一）测试 D 触发器的逻辑功能1、按照实验箱的说明，将 74LS74 双 D 触发器芯片插入合适的插槽。
2、连接电路，将 D 端分别接高电平和低电平，时钟端（CLK）接入脉冲信号，使用逻辑电平测试笔观察 Q 端和\（＼overline{Q}＼）端的输出电平。
3、记录不同输入情况下的输出结果，验证 D 触发器的逻辑功能。
（二）观察 D 触发器的状态转换1、将 D 端接一个可手动控制的电平开关，CLK 端接入连续的时钟脉冲。
2、通过示波器观察 Q 端的波形，观察在不同 D 输入时，Q 端的状态转换情况。
（三）构建一个简单的计数器1、使用两个 D 触发器串联，构成一个 2 位二进制计数器。
2、输入时钟脉冲，观察计数器的计数过程，验证其功能。
五、实验数据记录与分析（一）逻辑功能测试数据｜ D 输入｜ CLK 脉冲｜ Q 输出｜＼（＼overline{Q}＼）输出｜｜｜｜｜｜｜ 0 ｜上升沿｜ 0 ｜ 1 ｜｜ 0 ｜下降沿｜ 0 ｜ 1 ｜｜ 1 ｜上升沿｜ 1 ｜ 0 ｜｜ 1 ｜下降沿｜ 1 ｜ 0 ｜从上述数据可以看出，D 触发器在时钟脉冲的上升沿或下降沿，能够准确地将 D 端的输入存储到 Q 端，符合其逻辑功能。
实验三 J-K触发器和D触发器
实验三 JK触发器和D触发器
一、实验目的
1.掌握JK触发器74LS112和D触发器74LS74的功能测试及应用
2.熟悉触发器之间相互转换的方法。
二、实验环境
1、计算机及PROTEUS仿真软件
2、PROTEUS库中相应74LS74芯片、74LS112芯片、LOGICSTATE、LOGICPROBE。
三、实验原理及内容
1、D触发器74LS74
测试其功能：
输入输出功能说明置位输入S 复为输入R CP D Qn+1 Q
0 1 X X 1 0
1 0 X X 0 1
1 1 ↑0 0 1
1 1 ↑ 1 1 0
0 0 X X 1 1
74LS74功能测试仿真电路图：
74LS74逻辑功能表达式：
Qn+1=D
2、JK触发器74LS112
输入输出功能说明置位输入1S 复为输入1R CP 1J 1K Qn+1 Qn
0 1 X X X 1 0
1 0 X X X 0 1
1 1 ↓ 1 1 1 1
1 1 ↓0 1 0 1
1 1 ↓ 1 0 1 1
0 0 X X X 1 1
1 1 ↓0 0 1 1
74LS112功能测试仿真电路图：
74LS112的逻辑表达式：
Qn+1=JQn+KQ
四、实验报告要求
1.将74LS138及74LS148的测试结果填写到表中。
2.将两个芯片的仿真电路图截图至报告中。
3.写出两个芯片的逻辑功能表达式。
d触发器实验报告
d触发器实验报告D触发器实验报告引言：D触发器是数字电路中常用的一种时序电路元件，其具有存储和传输数据的功能。
本实验旨在通过搭建和测试D触发器电路，加深对该元件的理解，并验证其工作原理。
实验目的：1. 了解D触发器的基本原理和功能；2. 掌握D触发器的搭建方法；3. 验证D触发器在不同输入条件下的工作特性。
实验器材：1. 数字电路实验箱；2. 7400系列集成电路芯片；3. 电压源、示波器等实验设备。
实验步骤：1. 搭建D触发器电路：根据实验箱上的示意图，连接集成电路芯片，将D触发器电路搭建好。
2. 输入电路设计：设计一个简单的输入电路，用于改变D触发器的输入值。
可以使用开关、按钮或者信号发生器等。
3. 测试触发器的工作特性：a. 设置输入为低电平，记录输出状态；b. 将输入切换为高电平，观察输出状态是否发生变化；c. 连续改变输入电平，观察输出是否跟随变化。
4. 测量触发器的时序特性：a. 使用示波器测量D触发器的输入和输出波形；b. 记录并分析触发器的延时时间、上升/下降时间等参数。
实验结果与分析：通过实验，我们得到了D触发器在不同输入条件下的工作特性。
在输入为低电平时，输出保持不变；当输入切换为高电平时，输出状态发生改变。
这说明D 触发器具有存储和传输数据的功能。
同时，我们还测量了触发器的时序特性，得到了一些重要的参数。
讨论与总结：D触发器是数字电路中重要的时序元件，广泛应用于计算机、通信等领域。
通过本次实验，我们深入理解了D触发器的工作原理和特性。
同时，我们也发现了一些问题和改进的空间，例如触发器的响应时间较长，可以尝试优化电路设计以提高性能。
结语：通过本次实验，我们成功搭建和测试了D触发器电路，并验证了其工作原理。
这对于我们进一步理解数字电路和时序电路的原理和应用具有重要意义。
希望通过今后的实验和学习，我们能够更深入地探索和应用这些知识，为科学技术的发展做出贡献。
D触发器设计实验报告
reg b ;
reg [31:0] cnt ;
reg clkout ;
always @ ( posedge clk or negedge rst )
begin
if ( rst == 1'b0 )
cnt <= 0 ;
else begin if ( a==1'b1 ) begin
if ( cnt >= 32'd3000000 )
begin
if ( clr == 1) //同步清零
data_r <= 0;
else if ( load == 1) //同步预置
data_r <= DIN;
else begin if ( up_down ==1)
begin
if ( data_r == 4'b1111) begin //加计数
data_r <= 4'b0000;
N
N
Y
Y
N
1
2
3
4
5
6
7
画出状态合并图：
选择最小闭覆盖{（231）（4）（568）（7）}并且用ABCD分别表示：
画出状态相邻图;
0
1
A
D
B
C
状态编码设二次状态用y2y1表示，用00,01,11,10分别表示A,B,C,D四种状态，最简二进制流程表如图;
二次状态
Y2Y1
激励函数/Y2Y1和输出Z
X2X1=00
c = 1;
end
else begin //减计数
data_r <= data_r +1;
c = 0 ;
实验四 双D触发器及其应用
实验四双D触发器及其应用一、实验目的(1)熟悉基本D触发器的功能测试。
(2)熟悉脉冲同步和异步时的电路的不同分析方式。
(3)熟悉触发器的实际应用。
二、实验设备(1)数字电路试验箱(2)函数发生器(3)示波器(4)74LS00 一片(5)74LS74 一片(6)导线若干三、实验内容(1)用D触发器构成四分频器。
a、用示波器调节出1kHz，5Vcc，偏移量为2.5的方波，并用示波器检验；b、四分频的一个真值表：c 、 实现功能的电路图如下，在CP1端加入方波，用示波器的CH1接CP1，CH2接Q2，观察并记录波形；d 、e 、f 、g 、h 、i 、j 、(2) 设计电路实现如下CP 脉冲时输出如F 示：CPFa 、 列出实现功能的状态转化真值表： 1Q n 2nQ 11n Q + 12n Q + 'F0 01 1 1 1 00 1 1 1 1 0 0 00 0 11 b 、 用异步触发器实现如下，在CP1端加入方波，用示波器的CH1接CP1，CH2接F=Q1•Q2•CP ，观察并记录波形；c 、 由a 中的真值表分析得知：'F =21n n Q Q • 1212n n Q Q D +== 1121n n Q Q D +== 'F F CP =•↑四、 实验结果记录及分析(1) 用示波器调出的波形如下图所示：分析：在实验前我们成功调出了1kHz，5Vcc，偏移量为2.5Vcc 的方波，对我们实验的后续实验的意义十分重大。
(2)用D触发器构成四分频器的结果如下图所示：分析：本实验我们只是用一个D触发器实现了对方波信号的四分频，结果与实际相符合表明实验室成功的。
(3)实现F的结果如下图所示：分析：本实验我们采用两种方式来实现：a、用异步电路实现的时候我们使用了一个D触发器和四个与非门实现了信号F的输出，实验结果正确。
b、用同步电路实现的时候我们使用了一个D触发器和四个与非门实现了信号F的输出，实验结果正确。
D触发器的设计和仿真报告
实验一、D触发器的设计和仿真一、实验目的1、学习模拟数字电路单元的基本设计方法，其中包括反相器、传输门、与非门。
2、学习Cadence工具下电路设计的基本操作和方法，包括电路图的编辑以及仿真调试过程。
二、实验内容本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。
实验内容包括：1.熟悉Cadence界面及基本的建立新的cell文件等基本过程；2.完成反相器、与非门、传输门电路的设计，并进行波形仿真，根据波形验证功能是否实现；3.在此基础上，完成各个单元电路symbol的建立；4.利用建立的单元电路symbol完成D触发器电路的设计和仿真；5.利用Cadence的仿真环境得到波形，分析仿真结果。
该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。
三、实验原理工作过程如下：当CLK的上升沿到达时，C=1、C`=0,T1变为截止、TG2变为导通。
由于反相器G1输入电容的存储效应，G1输入端的电压不会立刻改变，于是Q1在T1变为截止前的状态被保存下来。
同时，随着T4变为截止、T3变为导通，Q1的状态通过T3和G3、G4送到了输出端，使Q*=D（CLK上升沿到达时D的状态）。
因此，这是一个上升沿出发的D触发器。
四、实验步骤1、登陆到UNIX系统。
在登陆界面，输入用户名stu01和密码123456。
2、Cadence的启动。
登录进去之后，点击Terminal出现窗口，输入icfb命令，启动Cadence软件。
3、原理图的输入。
（1）Composer的启动。
在CIW窗口新建一个单元的Schematic视图。
（2）添加器件。
在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。
（3）添加连线。
执行Add-Wire，将需要连接的部分用线连接起来。
（4）添加管脚。
执行Add-Pin和直接点p，弹出添加管脚界面。
实验四 D触发器
本科学生综合性实验报告学号114090315 姓名李开斌学院物电学院专业、班级11电子实验课程名称电子设计自动化（EDA实验）教师及职称罗永道副教授开课学期2013 至2014 学年下学期填报时间2014 年 5 月23 日云南师范大学教务处编印实验序号 4 实验名称D触发器实验时间2014年5月23日实验室同析楼114一．实验预习1.实验目的:（1）掌握D触发器的工作原理；(2) 掌握VHDL编程语言的使用，学习基本时序元件的VHDL表达；2．实验原理、实验流程或装置示意图：最简单、最常用、最具代表性的时序元件时D触发器，它是现代数字系统设计中最基本的底层元件，甚至是ASIC设计的标准单元。
JK和T等触发器都可以由D 触发器构建而来。
D触发器的描述包含了VHDL对时序电路的最基本和经典的表达方式，同时也包含了VHDL许多最具特色的语言现象。
具有边沿触发性能的D触发器（图1），只有当上升沿到来时，其输入的Q的数值才会随输入口D的数据而改变，在这里我们称之为更新。
图1 D触发器凡在时钟信号作用下逻辑功能符合表2-1特性表所规定的逻辑功能者叫做D触发器。
从特性表写出D触发器的特性方程为：Qn+1=D。
D触发器的特性表在试验中的VHDL代码中，条件语句的判断表达式“clk'event and clk='1'”是用于检测时钟信号CLK的上升沿，即如果检测到CLK的上升沿，此表达式将输出TRUE。
因此这也可称为边沿敏感表达式。
关键词EVENT是信号属性函数，也包含在IEEE库的std_logic_1164程序包。
用来获得信号行为信息的函数称之为信号属性函数。
VHDL通过通过以下表达式来测定某信号的跳变（变化）情况：<信号名>`EVENT短语“CLK EVENT”就是对CLK标示符的信号在当前的一个极小的时间段δ内发生事件的情况进行检测。
所谓发生事件，就是CLK在其数据类型的取值范围内发生变化，从一种取值变到另一种取值（或电平方式）。
D触发器的设计实验报告
EDA实验报告书姓名xxx 学号 xxxxxxx 实验时间课题名称上升沿触发的D触发器的设计实验目的1.初步掌握QuatusⅡ软件的使用方法2.掌握采用VHDL语言设计常见时序逻辑电路的方法3.理解时钟信号和使能信号在VHDL语言中的表述方法。
4.进一步熟悉VHDL语言的常见语句设计要求1.设计一个带使能信号的上升沿触发的D触发器。
其中EN=1时触发器正常工作.2.设计带有使能端的JK触发器设计程序设计思路D触发器的四个端口CLK,D,en,Q数据类型定义为STD_LOGIC,再根据各输入输出的功能编写程序。
使上升沿触发，en为控制端。
设计原理图及源程序源程序：LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY DF ISPORT (CLK,D,EN: IN STD_LOGIC;Q: OUT STD_LOGIC);END ;ARCHITECTURE bhv OF DF ISSIGNAL Q1 : STD_LOGIC;BEGINPROCESS (CLK,Q1)BEGINIF CLK'EVENT AND CLK = '1'THEN IF EN = '1'THEN Q1 <= D ;END IF;END IF;END PROCESS ;Q <= Q1;END bhv ;带有使能端的JK触发器设计程序LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY JKF ISPORT (CLK,J,K,EN: IN STD_LOGIC;Q,NQ: OUT STD_LOGIC);END ;ARCHITECTURE bhv OF JKF ISSIGNAL Q_S,NQ_S :STD_LOGIC;BEGINPROCESS (CLK,J,K)BEGINIF CLK'EVENT AND CLK = '0' THENIF EN = '1' THENIF J='0' AND K='1' THEN Q_S<='0';NQ_S<='1';ELSIF J='1' AND K='0' THEN Q_S<='1';NQ_S <='0';ELSIF J='1' AND K='1' THEN Q_S<=NOT Q_S;NQ_S<=NOT NQ_s;END IF;END IF;END IF;END PROCESS ;Q<=Q_S;NQ<=NQ_S;END bhv ;仿真波形图问题讨论列举QuatusII和Maxplus II软件在使用过程中的不同之处1、推荐用于所有新的CPLD、FPGA和结构化ASIC设计1）支持新的MAX® II CPLD以及Cyclone™、Stratix™和Stratix II FPGA 以及HardCopy ™结构化Asic2）支持MAX、FLEX® 和ACEX® 设计2、更快的按键式性能表现，更适用于引脚锁定的情况3、出众的集成化综合支持4、友好的MAX+PLUS II look-&-feel 选项5、转换MAX+PLUS II工程的增强功能6、许多设计人员使用Quartus II软件，并且对其印象深刻教师评分教师签名日期操作成绩报告成绩。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入理解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及其对信号的存储和转换作用。
二、实验原理触发器是一种具有记忆功能的基本逻辑单元，能够在时钟脉冲的作用下存储二进制数据。
常见的触发器类型包括 D 触发器、JK 触发器和SR 触发器等。
D 触发器在时钟脉冲的上升沿（或下降沿）将输入的数据传送到输出端。
JK 触发器则根据输入的J、K 信号和时钟脉冲来改变输出状态。
SR 触发器则由置位（S）和复位（R）信号控制输出。
三、实验设备与材料1、数字电路实验箱2、示波器3、集成电路芯片（如 74LS74、74LS112 等）4、导线若干四、实验步骤1、 D 触发器实验将 74LS74 芯片插入实验箱的插槽中。
按照芯片引脚图连接电路，将 D 输入端连接到逻辑电平开关，时钟输入端连接到脉冲信号源，输出端 Q 和 Q'连接到发光二极管。
改变D 输入端的电平，观察在时钟脉冲作用下输出端的状态变化。
2、 JK 触发器实验插入 74LS112 芯片。
连接电路，将 J、K 输入端连接到逻辑电平开关，时钟输入端连接到脉冲信号源，输出端连接到发光二极管。
改变 J、K 输入端的电平组合，观察在时钟脉冲作用下输出端的状态变化。
3、 SR 触发器实验选取合适的 SR 触发器芯片，如 74LS279。
按照引脚图连接电路，将 S、R 输入端连接到逻辑电平开关，输出端连接到发光二极管。
改变 S、R 输入端的电平，观察输出端的状态变化。
五、实验结果与分析1、 D 触发器当 D 输入端为高电平时，在时钟脉冲的上升沿，输出端 Q 变为高电平，Q'变为低电平；当D 输入端为低电平时，在时钟脉冲的上升沿，输出端 Q 变为低电平，Q'变为高电平。
这表明 D 触发器能够在时钟脉冲的控制下，将输入的数据准确地传输到输出端。
2、 JK 触发器当 J=1，K=0 时，在时钟脉冲的作用下，输出端 Q 置位为高电平；当 J=0，K=1 时，输出端 Q 复位为低电平；当 J=K=0 时，输出端保持原状态不变；当 J=K=1 时，输出端在时钟脉冲作用下翻转。
电子实验报告用D触发器做十进制计数器
1.实验内容用D触发器设计一个同步十进制计数器2.实验器材编号器材型号个数1 二输入与门74LS08 12 三输入与门74LS11 13 二输入或非门74LS02 14 三输入或非门74LS10 15 D触发器74LS74 26 导线若干7 LED灯 48 电阻(200Ω) 13.实验原理计数器实际上是对时钟脉冲进行计数，每来一个脉冲，计数器状态改变一次。
8421 BCD码十进制加计数器在每个时钟脉冲作用下，触发器输出编码值加1，编码顺序与8421 BCD码一样，每个时钟脉冲完成一个计数周期。
由于电路的状态数、状态转换关系及状态编码都是明确的，因此设计过程较简单。
4.实验过程1）列出状态表十进制计数器共有十个状态，需要4个D触发器构成，其状态表1-1所示。
表1-18421 BCD码同步十进制加计数器的状态表计数脉冲CP的顺序状态状态（激励信号）Q3 Q2 Q1 Q0 Q3（D3）Q2（D2）Q1（D1）Q3（0D0）0 1 2 3 4 5 6 7 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 08 9 0 0 0 01 0 0 110 0 10 0 0 0（2）确定激励方程组按表1-1可画出触发器激励信号的卡诺图，如图1-1所示。
4个触发器组合16个状态（0000 ~ 1111）,其中有6个转台（1010 ~ 1111）在8421 BCD码十进制计数器中是无效状态，在图1-1所示的卡诺图中以无关项×表示。
于是，得到激励方程组：图1-1 卡诺图（3）画出逻辑图，并且检查自启动能力检查激励方程组可画出逻辑图，如图1-2所示。
图中，各触发器的直接置0端为之地电平有效，如果系统没有复位信号，电路的RESET输入端应保持为高电平计数器能够正常工作。
d触发器 实验报告
d触发器实验报告D触发器实验报告引言：D触发器是数字电路中常用的一种时序电路元件，它可以存储和传递一个位的信息。
本实验旨在通过搭建一个D触发器电路并进行相应测试，探究其工作原理和性能特点。
实验目的：1. 了解D触发器的基本原理和逻辑功能；2. 掌握D触发器的搭建方法和测试技巧；3. 分析D触发器的工作性能和应用场景。
实验原理：D触发器是一种基于双稳态器件的时序电路元件。
它由两个互补的双稳态器件构成，其中一个用于存储输入信号，另一个用于传递输出信号。
D触发器的输入端称为数据输入端(D)，输出端称为输出端(Q)。
当时钟信号(Clk)上升沿到来时，D触发器将数据输入端(D)的电平状态存储到输出端(Q)上，形成一个稳定的输出。
当时钟信号下降沿到来时，D触发器保持上一个时钟周期的输出状态不变。
实验材料：1. D触发器芯片；2. 电路连接线；3. 示波器；4. 信号发生器。
实验步骤：1. 将D触发器芯片插入实验板中，并按照芯片引脚图连接相应的电路线；2. 将信号发生器的输出连接到D触发器的数据输入端(D)；3. 将示波器的探头分别连接到D触发器的时钟输入端(Clk)和输出端(Q)；4. 设置信号发生器的频率和幅值，并观察示波器上的波形变化；5. 调节信号发生器的频率和幅值，观察D触发器的输出变化情况。
实验结果与分析：通过实验，我们观察到了D触发器的工作原理和性能特点。
当信号发生器输出一个高电平信号时，D触发器在时钟上升沿到来时将该信号存储到输出端(Q)上，并保持不变。
当信号发生器输出一个低电平信号时，D触发器在时钟上升沿到来时将输出端(Q)置为低电平。
这种存储和传递输入信号的特性使得D触发器在数字电路中应用广泛，例如在时序电路、计数器和存储器等方面。
实验中我们还观察到了D触发器的响应速度和稳定性。
随着信号发生器频率的增加，我们发现D触发器的输出波形变得更加稳定，并且响应速度更快。
这说明D触发器在高频率信号处理方面具有良好的性能。
d触发器实验报告
d触发器实验报告D 触发器实验报告一、实验目的本次实验的主要目的是深入理解 D 触发器的工作原理，掌握其逻辑功能和特性，并通过实际操作和测试，学会使用相关仪器设备进行电路搭建和性能分析。
二、实验原理1、 D 触发器的定义与逻辑符号D 触发器是一种具有存储功能的数字电路元件，它能够在时钟脉冲的上升沿或下降沿将输入的数据（D 端）锁存到输出端（Q 端）。
其逻辑符号通常包括数据输入端（D）、时钟输入端（CLK）、输出端（Q 和\（＼overline{Q}＼））以及置位端（SET）和复位端（RESET）。
2、工作原理当时钟脉冲为低电平时，D 触发器保持原来的状态不变。
当时钟脉冲上升沿到来时，如果 D 端为高电平，则 Q 端输出高电平；如果 D 端为低电平，则 Q 端输出低电平。
3、特性方程＼（Q^｛n ＋ 1} ＝ D\）（在时钟上升沿时）三、实验仪器与设备1、数字电路实验箱提供电源、逻辑电平输入和输出接口，以及各种数字芯片的插槽。
2、示波器用于观察时钟脉冲和输出信号的波形，以分析电路的工作情况。
3、数字万用表用于测量电路中的电压、电流等参数，检查电路的连接是否正常。
4、 74LS74 双 D 触发器芯片本次实验所使用的核心芯片，具有两个独立的 D 触发器。
四、实验内容及步骤1、电路搭建按照实验原理图，在数字电路实验箱上插入 74LS74 芯片，并使用导线将其与电源、地、时钟脉冲源以及逻辑电平输入和输出端连接起来。
确保电路连接正确无误，避免短路和断路现象。
2、功能测试（1）将 D 端分别接高电平和低电平，观察在时钟脉冲上升沿作用下，Q 端输出的变化情况。
（2）使用示波器同时观察时钟脉冲和 Q 端输出的波形，验证 D 触发器的工作特性。
3、置位和复位功能测试（1）通过置位端（SET）和复位端（RESET）将 D 触发器强制置为高电平或低电平，观察 Q 端的输出状态。
（2）在置位或复位操作后，再次改变 D 端的输入电平，观察在时钟脉冲作用下 Q 端的输出是否受到影响。
实验六 RS触发器和D触发器
第六次试验报告实验内容：1、验证RS 触发器的逻辑功能2、动态方法测试D 触发器3、用D 触发器做出四分频电路实验器材和元器件：74LS00、74LS74、自制硬件基础电路实验箱、导线若干、示波器 实验预习： 1、D 锁存器： Q * = D当CLK = 1时输出端状态随输入端的状态而改变。
当CLK = 0时输出状态保持不变。
2、RS 触发器G 1和G 2门构成基本RS 触发器。
用G 3和G 4两门引入时钟信号CLK 。
1G 3G 4G SC L KR2G QQ '电路结构QQ 'C L K1S1R1C 图形符号Q D CLKQ'1D C1D1G 3G 4G C L K2G QQ '工作原理：CLK=0时：G 3、G 4门均输出1，基本RSFF 处在保持原来状态； CLK=1时：此时电路就是一个基本RSFF ，只需把输入信号S 、R 分别看作：S=S ''、R=R ''上图中，框内的C1表示CP 是编号为1的一个控制信号。
1S 和1R 表示受C1控制的两个输入信号，只有在C1为有效电平时，1S 和1R 信号才能起作用。
框外的输入端处没有小圆圈表示CP 以高电平为有效电平。
如果在CLK 输入端画有小圆圈，则表示以低电平为有效电平。
特性表、特性方程、波形图：动作特点：只有当CLK 变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。
在CLK=1的全部时间里S 和R的变化都将引起触发器输出端状态的变化。
如果CLK=1期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，CL K S R Q Q*0 × × 0 0 0 × × 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 11 1 0 1* 1 1111**='+=SR Q R S Q 置0 置1 不允许保持这降低了电路的抗干扰能力。
触发器实验报告(一)
触发器实验报告（一）引言概述：本文旨在对触发器实验进行报告，通过实验探索触发器的工作原理和应用。
在本次实验中，我们将重点研究和验证JK触发器和D触发器的性质和特点。
通过观察和分析实验结果，我们将深入理解触发器在数字电路中的作用。
正文：一、JK触发器的性质和应用1. JK触发器的定义和工作原理2. 设置JK触发器的输入状态和观察Q和Q'的输出状态3. JK触发器的数据存储功能4. JK触发器的计数功能5. JK触发器在计算机存储器中的应用二、D触发器的性质和应用1. D触发器的定义和工作原理2. D触发器的输入设置和输出观察3. D触发器与JK触发器的比较4. D触发器的寄存器应用5. D触发器在时序电路中的应用三、触发器实验步骤1. 实验前的准备工作和设备连接2. 设置实验电路和电源供应3. 输入电平和时钟信号的控制4. 观察和记录实验现象5. 数据分析和结果讨论四、实验结果分析1. JK触发器的响应和变化特点2. D触发器的工作状态和输出变化3. 触发器输入信号的控制和作用4. 实验中观察到的问题和现象5. 实验结果与理论知识的对比和验证五、实验总结本实验通过对JK触发器和D触发器的实验研究，深入理解了触发器的性质和应用。
通过观察结果和分析数据，我们验证了触发器在数字电路中的重要性，并且掌握了触发器的工作原理和特点。
此外，在实验过程中还发现了一些问题和现象，这为今后的进一步研究提供了启示和改进的方向。
通过这次实验，我们不仅加深了对触发器的理解，还提升了实验操作和数据分析的能力。
总结：本次触发器实验报告重点研究了JK触发器和D触发器的性质和应用。
通过实验验证了触发器在数字电路中的作用，并掌握了其工作原理和特点。
实验结果与理论知识的对比和验证加深了我们对触发器的理解，并为今后的实验和研究提供了启示和改进的方向。
本实验丰富了我们的实验操作和数据分析能力，对进一步研究和应用触发器具有重要意义。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
深圳大学实验报告
课程名称：VHDL数字电路设计教程
实验项目名称：异步复位D触发器设计及实现
学院：信息工程学院
专业：电子信息工程
指导教师：邓小莺
报告人：陈林泳学号：2011130101 班级：电子1班实验时间：2013.4.11
实验报告提交时间：2013.4.19
教务部制
实验目的与要求：
1.熟悉Xilinx ISE软件的使用；
2.掌握基本的VHDL语言，并进行简单的程序编写；
3.用VHDL语言设计编写同步与异步复位的D触发器，指出其区别，并用软件仿真出波形及基本电路设计图；
4.分析异步复位D触发器与同步复位D触发器的不同，并在波形上比较指出。
方法、步骤：
1.点击图标，运行Xilinx ISE软件，新建文件并保存。
2.编写程序，检验无误后，进行仿真。
3.仿真出波形，并进行相关的比较。
4.运行获得设计完成的电路。
实验过程及内容：
1.异步复位D触发器程序（1）程序编写：
（2）仿真波形：
（3）设计电路
2.同步复位D触发器程序（1）程序编写：
（2）仿真波形
（3）设计电路
同步D触发器跟异步D触发器的异同：
同步复位，就是即使复位信号有效，如果时钟脉冲边沿未到来，触发器也不会复位。
异步复位则不同，一旦复位信号有效，不管时钟脉冲边沿有没有到来，触发器就立即复位。
指导教师批阅意见：
成绩评定：
指导教师签字：
年月日备注：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。