第2章_第4讲_寄生效应与SOI工艺
SOI的简介及其制备技术
题目(中) SOI的简介及其制备技术(英) The introduction and preparation technology SOI姓名与学号指导教师 _年级与专业所在学院SOI的简介及其制备技术[摘要]SOI材料被誉为“二十一世纪硅集成电路技术”的基础，他可以消除或者减轻体硅中的体效应、寄生效应以及小尺寸效应等，在超大规模集成电路、光电子等领域有广阔的应用前景。
介绍了主要隔离、智能隔离、硅片玻璃以及外延层转移等集中主要的制备SOI材料的方法以及近期相关的研究成果。
本文将以初学者为对象，简单地介绍SOI极其制备技术。
[关键词] SOI 硅材料多孔硅多晶硅键合技术[正文]SOI简介SOI，全称：Silicon-On-Insulator，即绝缘衬底上的硅，也称为绝缘体上的硅。
SOI技术是在顶层硅和背衬底之间引入了一层埋氧化层，是一种具有独特的“Si／绝缘层／Si”三层结构的新型硅基半导体材料。
它通过绝缘埋层（通常）实现了器件和衬底的全介质隔离。
为SiO2下面就SOI的发展、优点、分类以及发展前景进行简单介绍。
虽然SOI技术出现了很久，但是取得突破性进展是在20世纪80年代后期。
以SOI材料具有了体硅等其他硅材料所无法比拟的优点：1）速度高----全耗尽SOI器件具有迁移率高、跨导大、寄生电容小等优点使SOI CMOS 具有极高的速度特性。
2）功耗低----全耗尽SOI器件漏电流小，静态功耗小；结电容与连线电容均很小，动态功耗小。
3）集成密度高----SOI采用介质隔离，不需要制备体硅CMOS电路的阱等复杂隔离工艺，器件最小间隔仅取决于光刻和刻蚀技术的限制。
4）成本低----SOI技术除了衬底材料成本高于硅材料外，其他成本均低于体硅。
SOI CMOS 的制造工艺比体硅至少少3块掩模板，减少13~20%的工序。
5）抗辐照特性好---全介质隔离结构，彻底消除体硅电路中的闩锁效应。
且具有极小的结面积，因此具有非常好的抗软失效，瞬时辐照和单粒子翻转能力。
半导体制造工艺
1、《集成电路工艺基础》，王阳元等编著，高等教育出版社。 2、《微电子制造科学原理与工程技术》，Stephen A. Campbell
著，国外电子与通信教材系列，电子工业出版社。 3、《集成电路制造技术—原理与实践》，庄同曾编，电子工业出
版社。
先修课程
半导体物理 微电子器件
—— 课程内容 ——
学时：32学时
第一章 概论 第二章 器件技术基础 第三章 硅和硅片制备简述 第四章 集成电路制造工艺概况 第五章 氧化
—— 课程内容 ——
第六章 淀积 第七章 金属化 第八章 光刻原理和技术 第九章 刻蚀 第十章 扩散和离子注入 第十一章 化学机械平坦化
1
第一章 概论
§ 1.1 半导体产业介绍
晶体管的发明（1947年） 集成电路的发明（1959年）
体积大 笨重 功耗高 可靠性差
The First Transistor from Bell Labs
体积小 重量轻 功耗低 可靠性好
Inventors: Willian Schockley, Tohn Bardeen, Walter brattain
因此发明获得诺贝尔奖
Jack Kilby’s First Integrated Circuit
nMOSFET
VDD
G
S
DDLeabharlann GSVSS
n+
p+
p+
n+
n+
p+
p-well
n-type silicon substrate
Field oxide
7
第三章 硅和硅片制备
3.1 半导体级硅
（1）半导体级硅
第2章 外延
基座去硅工艺流程：
反应器
N2预冲洗 → H2预冲洗 →升温至850℃→ 升温至1170℃ → HCl排空
→ HCl腐蚀→ H2冲洗 → 降温 → N2冲洗
10
外延生长工艺流程
N2预冲洗→H2预冲洗→升温至 850℃→升温至1170℃→HCl排空 →HCl抛光→H2冲洗附面层→外延 生长（通入反应剂及掺杂剂） →H2冲洗→降温→N2冲洗
如n-/n+-Si，n/p-Si，GaAs/Si
3
2.1.2 外延工艺种类
按工艺方法划分：
气相外延（VPE)， 液相外延(LPE)， 固相外延 (SPE)， 分子束外延（MBE)
按材料划分：
同质外延，又称为均匀外延 异质外延，又称为非均匀外延
异质外延外延层与衬底的相容性：
1、两者在外延温度不发生化学反应、不互溶； 2、两者热力学匹配； 3、两者晶格匹配。
外延层杂质浓度为： NE (x) NS ex
假设2：衬底杂质没有逸出 外延层杂质浓度为：
NE (x) NE0 (1 ex )
自掺杂后，外延层杂质浓度为： NE (x) NS ex NE0 (1 ex )
27
2、互扩散效应
衬底与外延层中的杂质，在 外延过程中相互扩散，引起 外延界面附近杂质浓度缓慢 变化的现象。
21
2、硅源对外延速率的影响
VSiH4≈0.5μm/min VSiCl4≈0.17μm/min
Si2H6 T
无氯体系 V
含氯体系
22
3、外延剂浓度对外延速率的影响
0.28 SiCl4+H2↔Si+HCl
外延剂浓度对外延速率影 响也很大：
在外延气体中硅源浓度应在 某一范围之内变化，
SOI及其制备工艺ppt
外延层质量差
可能是由于外延层沉积温度过高或过低、气体流 量不稳定等因素造成的。解决方法是控制外延设 备参数，保证外延层的质量。
硅片表面裂纹
可能是由于划片过程中参数设置不当或封装测试 过程中温度和压力控制不当造成的。解决方法是 控制划片和封装测试工艺参数，避免硅片表面产 生裂纹。
THANK YOU.
技术特点
该工艺具有剥离速度快、剥离精 度高、对衬底损伤小等优点，同 时可实现自动化生产。
应用领域
广泛应用于高质量SOI结构的制 备，如高频率、高功率器件和集 成电路等。
03
SOI材料性能及特性
SOI材料的物理性能
晶格结构
SOI材料的晶格结构通常是SiC或SiO2，具有高熔点、高弹性模 量和低热膨胀系数等特点。
02
紫外线和红外线防 护性
SOI材料能够阻挡紫外线和红外 线等短波长辐射，具有较好的防 护作用。
03
高温下的光学性能
SOI材料在高温下仍能保持良好 的光学性能，具有较高的应用价 值。
04
SOI的未来发展及前景
SOI技术的发展趋势
高速、高压、高温技术
为满足电力电子器件高效率、高频、高温工作需求，SOI技术将向高速、高压、高温方向发展。
制备工艺操作步骤及注意事项
• 硅片清洗时，需要控制清洗液的温度和时间，以避免硅片表面产生划痕和氧化。 • 热氧化时，需要控制氧气或水蒸气的流量和温度，以获得高质量的二氧化硅膜。 • 外延生长时，需要控制沉积温度和压力，以获得高质量的外延层。 • 离子注入时，需要控制注入的杂质种类和剂量，以获得所需的电学性能。 • 退火时，需要控制退火温度和时间，以获得均匀的杂质分布和良好的晶体质量。 • 划片时，需要控制切割设备和工艺参数，以避免硅片表面产生裂纹和破损。 • 封装测试时，需要进行有效的质量检测和可靠性评估，以保证产品的质量和可靠性。
SOICMOS工艺及产品介绍
图：长沟道（左）和短沟道（右）体硅器件与SOI器 件中耗尽区电荷分布示意图，Qdep是栅控耗尽层电荷
➢SOI器件分类
--根据硅膜厚度和硅膜中掺杂浓度情况，SOI MOSFET器件可以分为三种不同的类 型：厚膜器件、薄膜器件和“中等膜厚”器件。划分的主要依据是栅下最大耗尽层 宽度xdmax：
1.厚膜SOI器件，硅膜厚度大于2xdmax，通常为1000~2000Å，这种器件又称为部分 耗尽器件（PD：Partially Depleted）。
--缺点
1）界面缺陷和顶部硅薄层的均匀性（硅厚度的10%）难以控制；
2）不能得到顶部硅膜很薄的SOI结构；
4. 智能剥离SOI技术(Smart-Cut)
Smart-Cut原理示意图 -- 氧化：将硅片B热氧化一层二氧化硅，将作为SOI 材料的隐埋氧化层。 -- 离子注入：室温下，以一定能量向硅片A注入一定剂量的H+，用以在硅表面层下
可控性好，硅-绝缘介质层界面特性较好。
--缺点 1）缺陷密度较高（>104cm-2），硅膜的质量不如体单晶硅。 2）埋层SiO2的质量不如热生长的SiO2。 3）需要昂贵的大束流注氧专用机；退火炉进行高温长时间退火，因而成本较高。
3. 硅片键合SOI技术(BSOI)
--将两个抛光好的硅片，表面生长氧化层，
➢SOI器件浮体效应
--PD SOI MOS器件的体区处于悬浮状态，使碰撞 电离的电荷无法迅速地移走，出现浮体效应 1. Kink效应 1）PD SOI NMOS器件，在足够高的Vd下，沟道 电子在漏端高场区获得足够能量，通过碰撞电 离产生电子空穴对，空穴向较低电势的中性体 区移动，并堆积在体区，抬高体区的电势，使得体-源结正偏。从而Vt降低 而漏端电流增加。 2）PD SOI PMOS器件的Kink效应不显著。因为空穴的电离率较低，碰撞电离 产生的电子-空穴对远低于NMOS管，所以Kink效应不显著。 3）FD SOI器件无Kink效应，因为体-源的势垒相对较小，碰撞电离的空穴直接 流向源区，在源区被复合，硅膜中不存在过剩的载流子。即无Kink效应。 4）Kink 效应可以增大电流和跨导，利于速度的提高，对数字电路的性能有一 定好处，但Kink 效应会带来电导的突然增加，影响模拟电路的输出阻抗和 增益，十分有害。同时，Kink 效应具有频率o以及倒阱结构 --应变沟道 --高K值栅介质材料 --新衬底材料SOI --新化合物衬底材料
SOI的简介及其制备技术
题目(中) SOI的简介及其制备技术(英) The introduction and preparation technology SOI姓名与学号指导教师 _年级与专业所在学院SOI的简介及其制备技术[摘要]SOI材料被誉为“二十一世纪硅集成电路技术”的基础，他可以消除或者减轻体硅中的体效应、寄生效应以及小尺寸效应等，在超大规模集成电路、光电子等领域有广阔的应用前景。
介绍了主要隔离、智能隔离、硅片玻璃以及外延层转移等集中主要的制备SOI材料的方法以及近期相关的研究成果。
本文将以初学者为对象，简单地介绍SOI极其制备技术。
[关键词] SOI 硅材料多孔硅多晶硅键合技术[正文]SOI简介SOI，全称：Silicon-On-Insulator，即绝缘衬底上的硅，也称为绝缘体上的硅。
SOI技术是在顶层硅和背衬底之间引入了一层埋氧化层，是一种具有独特的“Si／绝缘层／Si”三层结构的新型硅基半导体材料。
它通过绝缘埋层（通常）实现了器件和衬底的全介质隔离。
为SiO2下面就SOI的发展、优点、分类以及发展前景进行简单介绍。
虽然SOI技术出现了很久，但是取得突破性进展是在20世纪80年代后期。
以SOI材料具有了体硅等其他硅材料所无法比拟的优点：1）速度高----全耗尽SOI器件具有迁移率高、跨导大、寄生电容小等优点使SOI CMOS 具有极高的速度特性。
2）功耗低----全耗尽SOI器件漏电流小，静态功耗小；结电容与连线电容均很小，动态功耗小。
3）集成密度高----SOI采用介质隔离，不需要制备体硅CMOS电路的阱等复杂隔离工艺，器件最小间隔仅取决于光刻和刻蚀技术的限制。
4）成本低----SOI技术除了衬底材料成本高于硅材料外，其他成本均低于体硅。
SOI CMOS 的制造工艺比体硅至少少3块掩模板，减少13~20%的工序。
5）抗辐照特性好---全介质隔离结构，彻底消除体硅电路中的闩锁效应。
且具有极小的结面积，因此具有非常好的抗软失效，瞬时辐照和单粒子翻转能力。
SOI技术
SOI技术原理与应用1. SOI技术简介SOI是指绝缘层上的硅，SOI材料研究已有20多年的历史，发展了多种SOI 圆片制造技术，其中包括Bonding、激光再结晶、注氧隔离（SIMOX, Separation by Implanted Oxygen）、智能剥离（Smart-cut）以及最近发展起来的等离子浸没式离子注入技术（PIII）。
注氧隔离是目前最成熟的SOI制造技术，也是目前研究最多的SOI材料。
SOI (Silicon-On-Insulator)是一种用于集成电路制造的新型原材料，替代目前大量应用的体硅(Bulk Silicon) 。
SOI有三层组成，表面是一层薄薄的单晶硅(Top Silicon, 从200埃到几微米，取决与不同的应用) ，用于制造器件；下面是一层依托在体硅上的绝缘材料(见图一)。
这种绝缘体材料和硅自然是越接近越好，所以绝缘层通常用二氧化硅制造，称为氧化埋层（BOX，Buried Oxide ，大约1000-4000埃）。
SOI材料具有体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、拓宽器件工作温度范围，工艺简单、提高抗辐射性能、短沟道效应小及特别适用于低压低功耗电路等优势，被国际上公认为是“二十一世纪的微电子技术”和“新一代硅”，将成为今后集成电路制造的主流技术。
图1 体硅和SOI材料2．SOI材料器件结构和特点我们从一个CMOS反相器剖面图来看一下SOI器件的特点，图2和图3是体硅和SOI 上的CMOS器件的剖面图，CMOS集成电路的核心是由一对互补的MOS晶体管连接组成的反相器，在体硅圆片上，MOS晶体管被制造在一对掺杂的N阱和P阱上；在SOI圆片上，MOS晶体管直接制造在顶层硅上，被BOX 隔离。
图2 CMOS inverter on Bulk图3 CMOS Inverter On SOIMOS晶体管从源极到漏极的电流受栅极电压的控制，对于体硅上制造的MOS 晶体管，在信号转换时源极和漏极周围的区域的局部电荷必需耗尽，转换速度下降。
SOI及其制备工艺
04 SOI材料的发展趋势与挑 战
SOI材料的发展趋势
轻量化和高强度
高效能
随着航空航天、汽车等领域的快速发展， 对SOI材料的需求不断增加，要求其具备更 高的强度和更轻的重量。
为了满足能源、环保等领域的需要，SOI材 料需要具备更高的导热性能、电性能和机 械性能。
环保友好
定制化
随着全球环保意识的提高，SOI材料的制备 工艺需要更加环保，减少对环境的污染。
智能功率集成电路
SOI材料能够提高智能功率集成电路的 集成度和可靠性，适用于制造高效率 的电机控制、电源管理芯片等。
传感器领域的应用
生物传感器
SOI材料具有生物相容性和稳定性等优点，适用于制造生 物传感器，如葡萄糖传感器、免疫传感器等。
环境传感器
SOI材料能够提高环境传感器的灵敏度和稳定性，适用于 制造气体传感器、湿度传感器等。
表面粗糙度优化
总结词
表面粗糙度是影响SOI材料性能的重要因素 ，对器件性能和可靠性具有重要影响。
详细描述
表面粗糙度越小，SOI材料的晶体质量和电 学性能越好。为了减小表面粗糙度，可以采 用先进的制备工艺和材料处理技术，如化学 机械抛光、选择氧化等。同时，在器件制备 过程中，也需要对表面进行严格控制和处理
详细描述
由于SOI材料的顶层硅与基底硅完全 隔离，因此可以消除漏电流和寄生效 应，从而实现低功耗和高可靠性。此 外，SOI材料的热导率较低，有利于 提高芯片的散热性能。
SOI材料的应用领域
总结词
SOI材料广泛应用于微电子、光电子、 MEMS和生物芯片等领域。
VS
详细描述
由于SOI材料具有优异的电学和机械性能， 因此被广泛应用于制造高性能微处理器、 数字信号处理器、功率电子器件和传感器 等产品。在光电子领域，SOI材料可用于制 造激光器、调制器和光探测器等器件。此 外，SOI材料在生物芯片和MEMS（微电子 机械系统）等领域也有广泛应用。
SOI工艺技术ppt
SOI工艺技术在光电子行业的应用
总结词
新兴领域、生物医学、传感技术。
详细描述
SOI工艺技术在其他新兴领域的应用也不断扩展，如生物医学中的基因测序和药物研发，传感技术中的化学和生物传感器等。
SOI工艺技术在其他领域的应用
05
SOI工艺技术的发展趋势和前景
薄膜集成电路和混合集成电路的进步
耐高温集成电路的突破
上表面检测
对打磨后的SOI芯片进行检测，以确保表面质量和尺寸精度符合要求。
上表面处理
03
SOI工艺技术的优势和挑战
SOI工艺技术的优势
SOI材料的导热性好、绝缘层可防止静电干扰，因此可实现高性能的集成电路。
高性能
抗辐射
低功耗
高可靠性
SOI材料可有效阻挡宇宙射线或放射性物质的辐射影响，因此适用于军事、航空航天等高性能计算
SOI工艺技术的应用场景
物联网
智能终端
5G通信
02
SOI工艺技术的制造流程
选择高质量的基板，如单晶硅片，以确保制造出的SOI芯片具有良好的性能和可靠性。
基板选择
通过特定的清洗剂和清洗工艺，去除基板表面的污垢和污染物，以减少不良影响。
基板清洗
将清洗后的基板干燥，确保表面无水分和其他杂质。
技术难度大
SOI工艺技术需要严格控制材料和制造过程，技术难度较大。
生产难度大
SOI材料对生产环境要求较高，需要严格控制生产环境中的湿度、温度和空气质量等因素。
04
SOI工艺技术的应用案例
总结词
广泛应用、高集成度、高性能。
详细描述
SOI工艺技术在微电子行业的应用非常广泛，由于其高集成度和高性能的特点，被广泛应用于高速集成电路、高耐压集成电路、低功耗集成电路等。
SOI及其制备工艺
SOI及其制备工艺2023-11-11•SOI简介•SOI制备工艺概述•SOI制备主要方法•SOI制备工艺比较与优化•SOI的应用和展望•SOI制备工艺案例分析01 SOI简介SOI的起源和发展SOI（Silicon-On-Insulator）技术起源于20世纪80年代，是一种在半导体衬底上生长硅单晶层的技术。
它最初是为了解决集成电路中互连线的寄生效应和器件隔离问题而提出的。
随着技术的发展，SOI在微电子、光电子、MEMS等领域的应用逐渐广泛。
在发展初期，SOI主要采用离子注入法、热氧化法等工艺。
随着技术的进步，为了提高生产效率和降低成本，人们开始采用更为先进的工艺，如外延生长法、化学气相沉积（CVD）等。
近年来，随着三维集成技术的兴起，SOI在三维集成中的应用也变得越来越重要。
SOI的基本结构和特点SOI的基本结构和特点SOI具有以下特点隔离性能好：由于中间氧化层的存在，SOI器件之间几乎无耦合和寄生效应，性能更稳定。
高速度、低功耗：由于顶层硅单晶层的电阻率较低，且无晶格失配等问题，SOI器件具有高速度、低功耗等优势。
抗辐射性能好可实现三维集成SOI的基本结构和特点•SOI技术广泛应用于微电子、光电子、MEMS等领域。
在微电子领域，SOI已成为高可靠、高性能集成电路的重要支撑技术之一，如CPU、FPGA、ASIC等。
在光电子领域，SOI可应用于光波导器件、光调制器等。
在MEMS领域，SOI可应用于微机械结构、微流体等。
此外，SOI技术还可应用于传感器、执行器等物联网器件中。
SOI的应用领域02SOI制备工艺概述硅片的制备化学气相沉积(CVD)外延法结晶法用干燥的氧气在高温下氧化硅片表面。
湿法氧化用湿的化学物质在高温下氧化硅片表面。
CVD法外延法干法剥离湿法剥离剥离工艺03SOI制备主要方法注氧隔离（SIMOX）工艺030201智能剥离（Smart Cut）工艺悬空薄膜（HARP）工艺材料制备的SOI芯片质量较高，可实现动态调制，且剥离后表面质量较好。
模拟集成电路课件 第2章CMOS技术
栅电压相对背栅为负时，多子被向上抽取积累在栅氧化层下。 （沟道没形成积累型）
开始正偏时，多数载流子被排斥，形成耗尽区，随着偏压增 大，耗尽区加宽，电容减小。（耗尽区电阻大）
一旦偏压等于阈值电压，沟道弱反型（沟道电阻大）
适中（沟道电阻逐渐减小）
正偏压进一步加大，沟道强反型，Cj和Cox并联
这种电容器在低电压时，电容值很小。
2. MOS器件的工作原理
nMOS管沟道的形成 MOS晶体管的分类 MOS管的阈值电压 MOS管的版图和结构
nMOS管沟道的形成
反型层和n型硅都依靠自由电子
导电，但电子产生的方法不同。
n型硅自由电子是在制造过程中由 扩散掺杂工艺产生 反型层自由电子则由栅极电压感应 产生
故MOS管又称场效应晶体管
0 vDS 2 iD (vGS VT )vDS 2 (vGS VT ) 2 2
Vi Vss V o Vdd
N+
N+
P+
P+
P+
T2
P-Well
RW 压降
p-
T1
压降
RS
Vss Vss
n-si
Vdd
③采用保护环 保护环可以有效地降低横向电阻和横向电流密 度。同时，由于加大了 P-N-P 管的基区宽度使 βpnp下降。
Vi Vss Vdd
Vo
P+
N+
N+
P+
N+
P+
P+
N+
T2
SOI/CMOS电路
下图示出理想的SOI/CMOS结构。业已应用兰宝石衬底外延硅结构 (SOS-Silicon on Sapphire结构)。 SOI结构是针对亚微米CMOS器件提出的，以取代不适应要求的常规 结构，SOI结构在高压集成电路和三维集成电路中也有广泛应用。
SOI工艺技术PPT优秀课件
刻蚀
测试和封装
4
集成电路芯片的显微照片
5
V ss poly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
6
N沟道MOS晶体管
7
CMOS集成电路(互补型MOS集成电路)： 目前应用最为广泛的一种集成电路，约占 集成电路总数的95%以上。
8
集成电路制造工艺
前工序 后工序 辅助工序
CMOS/SOI电路的制造工艺比典型体硅 工艺至少少用三块掩膜版，减少13～20 ％的工序
使相同电路的芯片面积可降低1.8倍， 浪费面积减少30％以上
美 国 SEMATECH 的 研 究 人 员 预 测 CMOS/SOI电路的性能价格比是相应体 硅电路的2.6倍
33
SOI技术的特点
特别适合于小尺寸器件：
和电路结构，充分发挥硅集成技术的潜力：
SOI是最佳选择之一
24
SOI技术的特点
25
SOI技术
SOI：Silicon-On-Insulator 绝缘衬底上的硅
Si SiO2 Si
26
27
SOI技术的特点
速度高：
迁移率高：器件纵向电场小，且反型层 较厚，表面散射作用降低
跨导大 寄生电容小：寄生电容主要来自隐埋二
掺杂：
离子注入
退火
扩散
制膜：
氧化：干氧氧化、湿氧氧化等
CVD：APCVD、LPCVD、PECVD
PVD：蒸发、溅射
11
划片 封装 测试 老化 筛选
后工序
12
辅助工序
超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术
第2章 第4讲 寄生效应与SOI工艺
形成SOI 形成SOI 硅片的基本工艺 (1)
注氧隔离技术（ 注氧隔离技术（SIMOX） ）
通过高能量、大剂量注氧在硅中形成埋氧化层. O+ 的剂量在1.8×1018cm-2左右；能量~200kev 埋氧化层把原始硅片分成2部分，上面的薄层硅用来 做器件，下面是硅衬底
13
形成SOI 形成SOI 硅片的基本工艺 (2)
11
MOSFET的性 SOI MOSFET的性 能
厚膜器件 tsi>2xdm。背栅对 背栅对MOSFET性能基本没有影响，和体硅 性能基本没有影响， 性能基本没有影响 MOS器件基本相同 器件基本相同 薄膜器件 tsi<xdm。在栅电压的作用下可以使顶层硅膜全部耗尽 可以通过减薄硅膜抑制短沟道效应
n＋
n＋ Sapphire Si
Sapphire Si
p
Sapphire Si
Sapphire Si
18
CMOS的优越性 SOI CMOS的优越性
1.
每个器件都被氧化层包围，完全与周围的器件隔离， 每个器件都被氧化层包围，完全与周围的器件隔离，从根本 上消除了闩锁效应； 上消除了闩锁效应； 减小了pn结电容和互连线寄生电容 减小了pn结电容和互连线寄生电容 不用做阱，简化工艺， 不用做阱，简化工艺，减小面积 极大减小了源、漏区 结面积 从而减小了pn结泄漏电流 结面积， 极大减小了源、漏区pn结面积，从而减小了 结泄漏电流 有利于抑制短沟效应； 有利于抑制短沟效应； 有很好的抗幅照性能； 有很好的抗幅照性能； 实现三维立体集成。 实现三维立体集成。
5
1、减小寄生电阻 、 2、降低寄生晶体管增益 、 抑制闩锁效应： 、 抑制闩锁效应：3、衬底加反向偏压
SOI技术ppt课件
Si SiO2 Si
5
体硅CMOS技术
6
SOI(Silicon-On-Insulator: 绝缘衬底上的硅)技术
7
SOI技术的特点
• 速度高：
– 迁移率高：器件纵向电场小，且反型层 较厚，表面散射作用降低
– 跨导大 – 寄生电容小：寄生电容主要来自隐埋二
• Bell实验室的H. J. Leamy将这种接近理 想的器件称为是下一代高速CMOS技术
• 美国SEMATECH公司的P.K.Vasudev也
预言，SOI技术将成为亚100纳米硅 集成技术的主流工艺
• 应用领域：高性能ULSI、VHSI、高压、 高温、抗辐照、低压低功耗及三维集成
18
SOI技术的 挑战和机遇
– 解决了键合SOI中硅膜减薄问题，可以 获得均匀性很好的顶层硅膜
– 硅膜质量接近体硅。 – 剥离后的硅片可以作为下次键合的衬
底，降低成本
23
SOI技术的挑战
• SOI材料质量近几年有了惊人进步 • 生产能力和成本成为关键问题 • Smart-Cut技术和低剂量SIMOX技术是两
个最有竞争力的技术
13
SOI技术的特点
• 特别适合于小尺寸器件：
–短沟道效应较小 –不存在体硅CMOS电路的金属
穿通问题，自然形成浅结 –泄漏电流较小 –亚阈值曲线陡直
14
Vt=0.5V Vt=0.7V
漏电相同时薄膜SOI与体硅器 件的亚阈值特性
15
SOI技术的特点
• 特别适合于低压低功耗电路：
– 在体硅CMOS集成电路中，由于体效 应的作用，降低电源电压会使结电容 增加和驱动电流减小，导致电路速度 迅速下降
soi工艺技术fs
soi工艺技术fsSOI(Silicon on Insulator)工艺技术是一种在硅基片上形成有绝缘层的技术。
SOI工艺技术的主要优势是降低功耗，提高性能和可靠性。
该技术在半导体行业中得到广泛应用，特别是用于高速、低功耗的集成电路设计和制造。
本文将对SOI工艺技术进行详细介绍。
SOI工艺技术通过在硅基片上引入绝缘层来改善晶体管的性能。
绝缘层的存在可以降低晶体管之间的串扰效应，减少漏电流以及耗散功率。
同时，绝缘层还可以提供更好的隔离性能，降低模拟和数字电路之间的互相干扰。
SOI技术还可以减小抖动和时钟抖动，提高传输速率。
SOI工艺技术有几种不同的实现方式，包括SIMOX (Separation by IMplantation of OXygen)、ELTRAN (Epitaxial Layer Thin film RESurfacing), Unibond和Smart Cut。
SIMOX是最早开发成功的SOI技术，通过将氧离子注入到硅基片中并进行高温热处理，使氧离子形成氧化层，形成绝缘层。
ELTRAN则是在硅基片上生长薄硅层，通过化学机械抛光将外部的氧化硅层去除，剩下的薄硅层就成为绝缘层。
Unibond是将两个硅基片通过化学键合技术结合在一起，并加工使其中一个基片上的硅层变薄，成为绝缘层。
Smart Cut则是通过加热暴露在离子注入过程中形成的氧化层，使其产生应力而发生剥离，从而形成绝缘层。
SOI工艺技术的应用非常广泛。
在移动设备领域，SOI技术可以提供低功耗、高集成度的芯片解决方案。
此外，SOI技术还可以应用于射频电路、高速通信、模拟电路以及光电子器件等领域。
SOI技术的快速晶体管、高集成度和低耗散功率使其成为新一代芯片设计和制造的理想选择。
然而，SOI技术也有一些挑战和局限性。
首先，SOI工艺技术的成本相对较高，制造过程更加复杂。
其次，SOI技术对杂质的敏感度较高，对晶体管特性和可靠性产生影响。
基于SOI工艺MOS器件的辐照效应研究
代 号 学号 密级 10701 公开TN4 1017422039 分类号题 (中、英文) 目作 者 姓 名学 科 门 类提交论文日期西安电子科技大学学位论文创新性声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。
尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。
与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。
申请学位论文与资料若有不实之处，本人承担一切的法律责任。
本人签名：日期西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。
学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。
同时本人保证，毕业后结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。
(保密的论文在解密后遵守此规定)本人签名：日期导师签名：日期摘要摘 要随着空间技术和集成电路技术的不断发展，辐照环境中的集成电路可靠性越来越受到重视。
SOI器件由于采用了全介质隔离，完全消除了体硅器件的闩锁效应，在抗辐照方面也有很好的特性。
本论文主要进行了SOI器件的总剂量辐照效应实验研究和单粒子效应的仿真分析。
本文首先研究了SOI器件低剂量率γ射线的总剂量效应，分析了剂量率和偏置条件等对器件转移特性曲线的影响，辐照对SOI器件kink效应的影响以及界面态对PMOS亚阈值斜率和跨导的影响。
实验结果表明，相同总剂量下，低剂量率的辐射效应严重；在沟道长度为0.8μm的器件中出现了亚阈值的kink现象，这是由于背栅晶体管的开启引起的；关态偏置的阈值电压漂移大于开态偏置，并且这种差别随着沟道长度的减小而逐渐加大。
SOI工艺技术
SOI技术挑战和机遇
CPU：功耗与速度的矛盾突出
IBM 公司报道了采用 0.13m SOI 工艺研制的微处理器电路的功耗比 相应体硅电路低1/3，速度增加35％， 性能提高 20~30 ％，而成本仅增加 10％ AMD已经全面生产低压SOI CPU
SOI器件与电路 制备技术
SOI(Silicon-On-Insulator: （绝缘衬底上的硅)技术
掺杂：
离子注入 扩散 退火
制膜：
氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
后工序
划片 封装 测试 老化 筛选
辅助工序
超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术
隔离技术
PN结隔离 场区隔离 绝缘介质隔离 沟槽隔离
LOCOS
隔离工艺
沟槽隔离工艺
接触与互连
Al是目前集成电路工艺中最常用的金 属互连材料 但Al连线也存在一些比较严重的问题
电迁移严重、电阻率偏高、浅结穿透等
Cu连线工艺有望从根本上解决该问题
IBM、Motorola等已经开发成功
目前，互连线已经占到芯片总面积的 70～80%；且连线的宽度越来越窄， 电流密度迅速增加
退火温度越高空洞尺寸越大且空洞越靠近表20soi1vcmossoicmossoisoicmos初始氧化淀积氮化硅层光刻1版定义出n阱反应离子刻蚀氮化硅层n阱离子注入注磷在n阱区生长厚氧化层其它区域被氮化硅层保护而不会被氧化去掉光刻胶及氮化硅层p阱离子注入注硼退火驱入去掉n阱区的氧化层形成场隔离区生长一层薄氧化层淀积一层氮化硅光刻场隔离区非隔离区被光刻胶保护起来反应离子刻蚀氮化硅场区离子注入热生长厚的场氧化层去掉氮化硅层形成多晶硅栅生长栅氧化层淀积多晶硅光刻多晶硅栅刻蚀多晶硅栅形成硅化物淀积氧化层反应离子刻蚀氧化层形成侧壁氧化层淀积难熔金属ti或co等低温退火形成c47相的tisi或cosi去掉氧化层上的没有发生化学反应的ti或co高温退火形成低阻稳定的tisi光刻利用光刻胶将pmos区保护起来离子注入磷或砷形成n管源漏区光刻利用光刻胶将nmos区保护起来离子注入硼形成p管源漏区化学气相淀积磷硅玻璃层退火和致密光刻接触孔版反应离子刻蚀磷硅玻璃形成接触孔淀积金属层如alsialsicu合金等光刻第一层金属版定义出连线图形反应离子刻蚀金属层形成互连图形形成穿通接触孔化学气相淀积peteos通过化学机械抛光进行平坦化光刻穿通接触孔版反应离子刻蚀绝缘层形成穿通接触孔形成第二层金属淀积金属层如alsialsicu合金等光刻第二层金属版定义出连线图形反应离子刻蚀形成第二层金属互连图形合金形成钝化层在低温条件下小于300淀积氮化硅光刻钝化版刻蚀氮化硅形成钝化图形测试封装完成集成电路的制造工艺cmos集成电路一般采用100晶向的硅材料
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
版图设计规则的两种 形式
微米规则——直接以微米为单位给出各种图形尺 寸的要求 灵活性大，更能针对实际工艺水平；缺点是通 用性差
λ规则——以λ为单位给出各种图形尺寸的相对值 λ是工艺中能实现的最小尺寸，一般是用套刻 间距作为λ值，或者取栅长的一半为λ 最大优点是通用性强，适合CMOS按比例缩小 的发展规律
硅片-A 硅片-B
5 形成SOI片
硅片-A SOI 片
16
基于台面隔离的SOI CMOS基 本工艺流程
n-Si
1
SiO2
Si
n-Si
2
SiO2
Si
n-
SiO2
3
Si
注入B
p-
4
SSiiSOOi22
光刻胶 5
pSiSOi2O2 Si
n-
光刻胶 n-
注入P n-
17
多晶硅
p-
n-
SiO2 Sapphire
24
版图设计规则 P5
示意图
A1 n+
A2 n+
A4
P2
A3
三种尺寸限制：
C1
P4
C2 C4
M1
1）各层图形的最小尺寸
C3 P3
C5
M2
2）同一层图形的最小间距 I3 n+
P1
3）不同层图形的套刻间距
C6
n阱
W2
W1
n阱
阱区
有源区
多晶硅
金属
注入框
25
违背版图设计规 则的结果
(a) 设计的版图
(b) 加工误差造成器件失效
26
一个n阱CMOS工艺的λ设则
1. n阱
W1 最小宽度 W2 最小间距（等电位）
（不等电位）
2. 有源区
A1 最小宽度 A2 最小间距 A3 阱内p＋有源区到阱边最小间距 A4 阱外n＋有源区与n阱最小间距
10λ 6λ 9λ
3λ 3λ 5λ 5λ
27
3. 多晶硅
P1 P2 P3 P4 P5 4. 注入框
10
SOI CMOS结构
B
n+ p+ n+
p+ n+ p+
Gf 硅栅
S
D
n＋
p-
n＋
SiO2 Sapphire
硅衬底
硅膜
Gb
1. 体区和衬底隔离。体电位是浮空会引起浮体效应。需专门设计 体区的引出端。
2. 衬底相对沟道区也相当于一个MOS结构，因此也把SOI MOSFET 的衬底又叫做背栅, 是五端器件 。
2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则
9
2.3.2 SOI CMOS基本工艺
SOI结构 SOI工艺 SOI优点
11
SOI MOSFET的性 能
厚膜器件 tsi>2xdm。背栅对MOSFET性能基本没有影响，和体硅 MOS器件基本相同
薄膜器件 tsi<xdm。在栅电压的作用下可以使顶层硅膜全部耗尽 可以通过减薄硅膜抑制短沟道效应
12
形成SOI 硅片的基本工艺 (1)
注氧隔离技术（SIMOX）
通过高能量、大剂量注氧在硅中形成埋氧化层. O+ 的剂量在1.8×1018cm-2左右；能量~200kev
Bulk Si
M4 M3
M2 M1
VILIC T2 M2
M1 Via T1 20
SOI CMOS反相器结构
n+ p- n+ p+ n- p+ SiO2
硅衬底
21
SOI 与体硅CMOS性能比较
22
第二章 集成电路制作工艺
2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则
Si
p-
n-
SiO2
Sapphire Si
n＋ p- n＋
n-
SiO2 Sapphire
Si
p型注入
n＋ p- n＋
p+ n- p+
SiO2
Sapphire Si
n＋ p- n＋
p+ n- p+
SiO2 Sapphire
Si
18
SOI CMOS的优越性
1. 每个器件都被氧化层包围，完全与周围的器件隔离，从根本 上消除了闩锁效应；
埋氧化层把原始硅片分成2部分，上面的薄层硅用来 做器件，下面是硅衬底
13Biblioteka 形成SOI 硅片的基本工艺 (2)
键合减薄技术（BE）
把2个生长了氧化层的硅片键合在一起，两个氧化层 通过键合粘在一起成为埋氧化层
其中一个硅片腐蚀抛光减薄成为做器件的薄硅膜，另 一个硅片作为支撑的衬底
14
形成SOI 硅片的基本工艺 (3)
2. 减小了pn结电容和互连线寄生电容 3. 不用做阱，简化工艺，减小面积 4. 极大减小了源、漏区pn结面积，从而减小了pn结泄漏电流 5. 有利于抑制短沟效应； 6. 有很好的抗幅照性能； 7. 实现三维立体集成。
19
SOI技 术实现 三维立 体集成
栅
n+/p+
n+/p+
栅
n+/p+
n+/p+
抑制闩锁效应： 3、衬底加反向偏压
6
4、保护环
Vss
Vin
Vout
VDD
p+ n+
n+ p+ n+ 保护环
p+
p+ n+
n阱
p 型衬底
7
Vss
Vin
Vout
VDD
5、外延衬底
p+ n+
n+ p+ n+ 保护环
p+
p+ n+
n阱
p 型衬底
n+
n+
p+
p+
p-外延层
n阱 p 型衬底
8
第二章 集成电路制作工艺
智能剥离技术（smart cut）
解决了如何用键合技术形成薄膜SOI材料
可以形成高质量的薄硅膜SOI材料
氧化层
1
硅片-A
硅片-B
H+
H+
2
硅片-A
注入氢离子
键合
15
3 低温退火；注氢 处微空腔内氢气
发泡；硅片剥离
硅片-A 硅片-B
键合界面
4 高温退火 ， 增加键合强度 ， 恢复顶层硅膜中引起的损伤 ；CMP抛光使表面平整
集成电路原理与设计
集成电路制作工艺：寄生效应和SOI工艺
第二章 集成电路制作工艺
2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则
I1 I2 I3
2
体硅CMOS中的闩锁效应
3
闩锁效应:等效电路
Rw Vout Q4
Q2
Q1 Vout
Q3 Rs
4
防止闩锁效应 的措施
1. 减小阱区和衬底的寄生电阻 2. 降低寄生双极晶体管的增益 3. 使衬底加反向偏压 4. 加保护环 5. 用外延衬底 6. 采用SOICMOS技术
5
1、减小寄生电阻 2、降低寄生晶体管增益