第4章存储系统和结构
计算机操作系统(第三版)汤小丹第4章
注意：1)“本章要点”部分，用红字标注的不是期末考试出题范围。
2)“习题部分”用蓝字标注的是重点习题，期末考试50%的题目是这些习题的原题。
红字标注的习题期末考试不考，仅供考研的同学参考。
3）大部分习题答案只给出要点，同学们可以自行适当补充，但一定要简明扼要。
4）如“本章要点”部分用红字标注的非考试内容，在“习题”部分有相关的重点习题，则对该部分内容只需做该习题即可。
------------------------------------------------------------第四章存储器管理要点4.1 存储器的层次结构理解P116图4-1的存储器层次结构，知道这种结构从经济上考虑，具有好的性能/价格比。
了解P117-118高速缓存CACHE和磁盘缓存，知道它们使用的淘汰算法与虚拟内存的页面置换算法是基本相同的。
4.2 程序的装入和链接这一小节的内容是一些重要的专业常识。
应了解本小节介绍的各种装入和链接方法，要求结合Windows操作系统及C 语言的实际去理解上述装入和链接方法（联系实际部分可上网查询）。
4.3 连续分配方式通用操作系统大都不用连续分配方式，有些嵌入式OS可能使用这种分配方式。
这一小节只需阅读P121-124即可。
4.4 基本分页存储管理方式这是本章最重要的一小节，要求全读。
重点理解页面、物理块、页表、页表的访存、物理地址、逻辑地址、快表（TLB）等概念及相互关系。
4.5 基本分段存储管理方式阅读4.5.1，知道为什么要分段。
阅读4.5.2 知道分段的原理。
考研的同学要知道段表、地址变换，知道分段和分页的主要区别。
阅读4.5.3 知道分段有利于信息共享，知道“纯代码”的概念。
阅读4.5.4 知道什么是段页式存储。
需要补充说明的是：教材说过，分段方便编程，主要是指方便汇编语言程序员，和设计高级语言编译器的程序员。
对使用高级语言进行应用编程的程序员来说，段是透明的，一般不能用高级语言代码去操作段。
第四章-存储器04-高速缓冲存储器
Cache 000 001 010 011 100 101 110 111 000 001 010 011 100 101 110 111
调入
4.1、地址映象——直接映像
例2：设一个Cache中有8块，访问主存进行读操作的块地址依次为： 10110、11010、10110、11010、10000、00100、10010， 求每次访问时Cache的内容。
硬件完成功能： 访存地址 转成 Cache地址 辅助存储器
Cache 的全部功能都是 由硬件完成的， 对程序员来说是透明的。
4.1、地址映象
映象：其物理意义就是位置的对应关系，将主存地址变成Cache地址。
常见的映象方式主要有三种： 1）直接映象 2）全相联映象 3）组相联映象
CPU Cache 字 数据总线 字
2位 主存区号标记 00 主存块号 比较 3位 区内块号 100 Cache块号 未命中 访问内存 000 001 010 011 100 101 110 111 块内地址 块内地址
Cache
000 001 010 011 100 101 110 111
调入
块表 000 001 010 011 100 101 110 111
4、高速缓冲存储器（Cache）
考研试题精选：
假设：CPU执行某段程序时，共访问Cache 3800 次，访问主存200 次，已知Cache存取周期为50ns，主存存取周期为250ns。
求：Cache—主存系统的平均存取时间和效率。 解： 系统命中率 h = 3800 / 3800 + 200 = 0.95
Cache
000 001 010 011 100 101 110 111 调入
块表 000 10 001 010 11 011 100 101 110 10 111
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机系统结构多媒体教程课件_第四章 存储系统
结论：CPU在执行程序时， 所用到的指令和数据的MEM 单元地址分布不会是随机的， 而是相对集中成自然的块或 页面(MEM中较小的连续单元 区)。
2013-8-31
《计算机系统结构》多媒体课件
5
Embedded , desktop, server computers
2013-8-31 《计算机系统结构》多媒体课件 6
1、MEM容量、速度、价 格的矛盾 2、存贮体系层次 3、程序的局部性 4、存贮体系的性能参数
2013-8-31 《计算机系统结构》多媒体课件 7
2013-8-31
《计算机系统结构》多媒体课件
2
introduction
In 1980 microprocessors were often design without caches,while many come with two levels of caches on the chip. Why? !!!!
A A
Tm
2013-8-31
Tm
9
《计算机系统结构》多媒体课件
(3)频宽Bm： * MEM连续访问时，每单位时间内存取的信 息量以bit/s OR Byte/s为单位。 * 单体MEM ：Bm =W/TM * 多体并行MEM ：Bm =W·m/TM 理想状态下MEM满负荷工作的最大频宽。 * 实际上由于MEM不可能一直处于RD/WR , 所以实际频宽 < 最大频宽。
1、MEM 容量 * Sm＝W*L*m * W:MEM 存储体字长（以 bit OR Byte 为单位） L:单个存贮体字数 m：并行工作的MEM 体个 数 * Sm 单位为***bit OR ***B
计算机操作系统第四章-存储器管理
第四章存储器管理第0节存储管理概述一、存储器的层次结构1、在现代计算机系统中，存储器是信息处理的来源与归宿，占据重要位置。
但是，在现有技术条件下，任何一种存储装置，都无法从速度、容量、是否需要电源维持等多方面，同时满足用户的需求。
实际上它们组成了一个速度由快到慢，容量由小到大的存储装置层次。
2、各种存储器•寄存器、高速缓存Cache：少量的、非常快速、昂贵、需要电源维持、CPU可直接访问；•内存RAM：若干(千)兆字节、中等速度、中等价格、需要电源维持、CPU可直接访问；•磁盘高速缓存：存在于主存中；•磁盘：数千兆或数万兆字节、低速、价廉、不需要电源维持、CPU 不可直接访问；由操作系统协调这些存储器的使用。
二、存储管理的目的1、尽可能地方便用户；提高主存储器的使用效率，使主存储器在成本、速度和规模之间获得较好的权衡。
(注意cpu和主存储器，这两类资源管理的区别)2、存储管理的主要功能：•地址重定位•主存空间的分配与回收•主存空间的保护和共享•主存空间的扩充三、逻辑地址与物理地址1、逻辑地址(相对地址，虚地址)：用户源程序经过编译/汇编、链接后，程序内每条指令、每个数据等信息，都会生成自己的地址。
●一个用户程序的所有逻辑地址组成这个程序的逻辑地址空间(也称地址空间)。
这个空间是以0为基址、线性或多维编址的。
2、物理地址(绝对地址，实地址)：是一个实际内存单元(字节)的地址。
●计算机内所有内存单元的物理地址组成系统的物理地址空间，它是从0开始的、是一维的；●将用户程序被装进内存，一个程序所占有的所有内存单元的物理地址组成该程序的物理地址空间(也称存储空间)。
四、地址映射(变换、重定位)当程序被装进内存时，通常每个信息的逻辑地址和它的物理地址是不一致的，需要把逻辑地址转换为对应的物理地址----地址映射；地址映射分静态和动态两种方式。
1、静态地址重定位是程序装入时集中一次进行的地址变换计算。
物理地址= 重定位的首地址+ 逻辑地址•优点：简单，不需要硬件支持；•缺点：一个作业必须占据连续的存储空间；装入内存的作业一般不再移动；不能实现虚拟存储。
第4章4-5节基本分页、分段存储管理方式
页号
计算公式：物理地址 块号 页面大小+块内地址 块号*页面大小 计算公式：物理地址=块号 页面大小 块内地址
0 1
块 号 2 4 6 7
逻辑地址3500：
页号：3500/1024=3 对应物理块号：7 页内地址：428
2 3
故物理地址为: 7*1024+428=7596
逻辑地址4500：
页号：4500/1024=4
第四章 存 储 器 管 理
问题：
在分页系统中，内存的利用率是不是就 可以达到100%了？ 由于进程的最后一页经常装不满一块 而形成了不可利用的碎片，称之为“页内 页内 碎片”。 碎片
第四章 存 储 器 管 理
2) 页面大小 在分页系统中的页面其大小应适中： 页面 太小 太大 页面数 分配时间 多 少 长 短 内存碎片 减小 变大 内存利 用率 高 低
n
1742 外部页表
1023 0 1 2 第n页页表 1468
图 4-4 两级页表结构 1023
… … … 内存空间
114 1151468第四章 存 Nhomakorabea 器 管 理
（2）地址变换机构
外部页号 P1 外部页内地址 页内地址 P2 d
逻辑地址
外部页表寄存器
＋
… 外部页表
＋
… 页表
b d 物理地址
图 4-5 具有两级页表的地址变换机构
第四章 存 储 器 管 理
4.4.2 地址变换机构
假设页面大小为1K 假设页面大小为
1. 基本的地址变换机构
越界中断 逻辑地址 3100 页表寄存器
页表始址 页表长度
≥
页号 3
页内地址 28
块号 页号 0 1 2 3 … 页表 物理地址 9244 1 3 4 9
存储系统和结构
第4章存储系统和结构4.1 基本内容摘要1、存储系统的组成◆存储器的分类◆主存半导体存储器SRAM、DRAM、ROM的基本电路◆辅存2、主存的组织与操作◆半导体存储器的基本结构◆存储器中的数据组织小端存放格式大端存放格式◆半导体存储器的主要技术指标存储容量存储速度◆半导体存储器芯片的发展DRAM芯片技术发展：FPM DRAM ；EDO DRAM ；SDRAM ；DDR SDRAM◆主存储器的组织SRAM HM 6116DRAM Intel 2164芯片的互联：位扩展、字扩展、字位扩展◆多体交叉存储技术组成、工作原理3、存储系统的层次结构◆层次化存储系统◆Cache-主存存储层次◆主存-辅存存储层次4、高速缓冲存储器◆Cache的工作原理Cache的结构Cache的工作过程◆主存与Cache之间的地址映像Cache的基本结构地址映像和地址映像表◆直接映像直接映像方式主存地址直接映像的访存过程◆全相联映像全相联映像方式主存和Cache的地址结构主存和Cache的地址结构全相联映像下的访存过程◆组相联映像组相联映像方式主存和Cache的地址结构组相联映像下的访存过程◆替换策略和更新策略三种替换算法：随机法、先进先出法、LRU法更新策略：写回法、全写法、写装入法、写不装入法5、虚拟存储器◆虚拟存储器的基本概念虚拟存储器的工作原理虚地址、实地址◆页式虚拟存储器页式虚拟存储器地址结构页式虚拟存储器的地址映像页式虚拟存储器的地址变换过程◆段式虚拟存储器段式虚拟存储器地址结构段式虚拟存储器的地址映像段式虚拟存储器的地址映像过程◆段页式虚拟存储器段页式虚拟存储器的地址结构段页式虚拟存储器的地址映像段页式虚拟存储器的地址映像过程◆快表技术快表的形成“快表”和“慢表”实现地址转换4. 2 知识点一、主存储器1、分类随机存取存储器RAM：SRAM、DRAM只读存储器ROM2、半导体存储器基本结构（1）随机存取存储器RAM挥发性存储器，失电时信息丢失。
计算机组织与系统结构第四章习题答案
第 4 章 习 题 答 案3. 已知某机主存空间大小为64KB ，按字节编址。
要求： （1）若用1K×4位的SRAM 芯片构成该主存储器，需要多少个芯片？ （2）主存地址共多少位？几位用于选片？几位用于片内选址？ （3）画出该存储器的逻辑框图。
参考答案： （1）64KB / 1K×4位 = 64×2 = 128片。
（2）因为是按字节编址，所以主存地址共16位，6位选片，10位片内选址。
（3）显然，位方向上扩展了2倍，字方向扩展了64倍。
下图中片选信号CS 为高电平有效。
A 15A 10A 9A 0D 0D 7……WE…4. 用64K×1位的DRAM 芯片构成256K×8位的存储器。
要求：（1） 计算所需芯片数，并画出该存储器的逻辑框图。
（2） 若采用异步刷新方式，每单元刷新间隔不超过2ms ，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案：（1）256KB / 64K×1位 = 4×8 = 32片。
存储器逻辑框图见下页（图中片选信号CS 为高电平有效）。
（2）因为每个单元的刷新间隔为2ms ，所以，采用异步刷新时，在2ms 内每行必须被刷新一次，且仅被刷新一次。
因为DRAM 芯片存储阵列为64K=256×256，所以一共有256行。
因此，存储器控制器必须每隔2ms/256=7.8µs 产生一次刷新信号。
采用集中刷新方式时，整个存储器刷新一遍需要256个存储（读写）周期，在这个过程中，存储器不能进行读写操作。
A 17A 16A 15A 0D 0D 7………5. 用8K×8位的EPROM 芯片组成32K×16位的只读存储器，试问：（1）数据寄存器最少应有多少位？ （2） 地址寄存器最少应有多少位？ （3） 共需多少个EPROM 芯片？ （4） 画出该只读存储器的逻辑框图。
西安电子科技大学_计算机组成与体系结构_第4章存储系统_课件PPT
存取方式 读写功能
随机读写：RAM 顺序(串行)访问：
顺序存取存储器 SAM 直接存取存储器 DAM
12
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质
在计算机中的用途
存放信息的易失(挥发)性
存取方式 读写功能
读写存储器 只读存储器
13
存储信息的介质
在计算机中的用途 存放信息的易失(挥发)性 存取方式 读写功能
易失：RAM 非易失：
ROM 磁盘
……
11
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质 在计算机中的用途 存放信息的易失(挥发)性
存储器的存取时间 与存储单元的物理 地址无关，随机读 写其任一单元所用
无
36
8086系统总线
D0～D7
A1～A13 MEMR MEMW
A0
D8～D15 A1～A13 MEMR MEMW
BHE
&
A19
A18
A17
&
A16 A15 A14
6264与8086系统总线的连接
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
74LS138
每次读出/写入的字节数 存取周期
价格
体积、重量、封装方式、工作电压、环境条件
14
4.1 存储系统概述 4.1.2 存储器的性能指标
容量 速度 可靠性
可维修部件的可靠性： 平均故障间隔时间（MTBF）
计算机组成原理第四章课后习题及答案唐朔飞完整版
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机系统结构 第四章自考练习题答案
第四章存储体系历年真题精选1. 下列说法正确的是（ D ）。
A. Cache容量一般不大，命中率不会很高B. Cache本身速度很快，但地址变换速度很慢C. Cache芯片速度一般比CPU速度慢数十倍D. Cache存储器查映像表和访问物理Cache其间可以流水，使速度与CPU匹配2．以下与虚拟存储器的等效访问速度无关的是（ D ）。
A. 页地址流B. 页面调度策略C. 主存的容量D. 辅存的容量3. 页面虚拟存储器把（程序）空间和（主存）空间都机械等分成相同大小的页面。
4. Cache若采用全相联映像规则，则主存中（任意一）块都可映像装入到Cache中的（任意一）块的位置上。
5. 解决计算机主存与CPU的速度差对机器性能的影响，可采用哪三种解决方法？(p86)6. 对于二级虚拟存储层次，其等效访问时间与主、辅存的访问时间有什么关系？可采取哪些措施提高存储层次的等效访问速度？（至少提出两种）（P88）7. 有一个虚拟存贮器，主存有0～3四页位置，程序有0～7八个虚页，采用全相联映象和FIFO替换算法。
给出如下程序页地址流；2，3，5，2，4，0，1，2，4，6。
（1）假设程序的2，3，5页已先后装入主存的第3、2、0页位置，请画出上述页地址流工作过程中，主存各页位置上所装程序各页页号的变化过程图，标出命中时刻。
（2）求出此期间虚存总的命中率H。
（50%）8. 某虚拟存储器共8个页面，每页为1024个字，实际主存为4K个字，采用页表法进行地址映象。
映象表的内容如下表所示。
(1)求出会发生页面失效的全部虚页号；（2，3,5,7）(2)求出虚地址为：0，3728，1023，1024，7800，6800的主存实地址。
（3072，页失效，4095,1024，页失效，656）同步强化练习一．单项选择题。
1. 替换算法要解决的问题是（ C ）。
A.用户的虚页如何与主存的实页对应B.如何用主存的实页号替代多用户的虚页号C.当页面失效，选择主存中哪个页作为被替换的页D.新用户要进入主存，选择哪个用户作为被替换的用户2. 虚拟存储器地址变换是指（ C ）。
计算机系统结构(课后习题答案)
第一章电脑系统结构的基本概念1.有一个电脑系统可按功能分成4级，每级的指令互不相同，每一级的指令都比其下一级的指令在效能上强M倍，即第i级的一条指令能完成第i-1级的M条指令的计算量。
现假设需第i级的N 条指令解释第i+1级的一条指令，而有一段第1级的程序需要运行Ks，问在第2、3和4级上一段等效程序各需要运行多长时间？答：第2级上等效程序需运行：(N/M)*Ks。
第3级上等效程序需运行：(N/M)*(N/M)*Ks。
第4级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ks。
note: 由题意可知：第i级的一条指令能完成第i-1级的M条指令的计算量。
而现在第i 级有N条指令解释第i+1级的一条指令，那么，我们就可以用N/M来表示N/M 表示第i+1级需(N/M)条指令来完成第i级的计算量。
所以，当有一段第1级的程序需要运行Ks时，在第2级就需要(N/M)Ks，以此类推2.硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。
答：软件和硬件在逻辑功能上是等效的，原理上，软件的功能可用硬件或固件完成，硬件的功能也可用软件模拟完成。
但是实现的性能价格比，实现的难易程序不同。
在DOS操作系统时代，汉字系统是一个重要问题，早期的汉字系统的字库和处理程序都固化在汉卡〔硬件〕上，而随着CPU、硬盘、内存技术的不断发展，UCDOS把汉字系统的所有组成部份做成一个软件。
3.试以实例说明电脑系统结构、电脑组成与电脑实现之间的相互关系与影响。
答：电脑系统结构、电脑组成、电脑实现互不相同，但又相互影响。
〔1〕电脑的系统结构相同，但可采用不同的组成。
如IBM370系列有115、125、135、158、168等由低档到高档的多种型号机器。
从汇编语言、机器语言程序设计者看到的概念性结构相同，均是由中央处理机/主存，通道、设备控制器，外设4级构成。
其中，中央处理机都有相同的机器指令和汇编指令系统，只是指令的分析、执行在低档机上采用顺序进行，在高档机上采用重叠、流水或其它并行处理方式。
计算机组成原理第4章 存储系统
第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。
构成存储器的存储介质，目前主要采用半导体器件和磁性材料。
一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。
这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。
由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。
根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。
(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。
另一方面，存储器的存取速度又取决于这种物理状态的改变速度。
目前使用的存储介质主要是半导体器件和磁性材料。
用半导体器件组成的存储器称为半导体存储器。
用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。
(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。
半导体存储器是随机存储器。
如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。
如磁带存储器就是顺序存储器，它的存取周期较长。
磁盘存储器是半顺序存储器。
(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。
既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。
(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。
断电后仍能保存信息的存储器，称为永久性记忆的存储器。
磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。
主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。
计算机组成原理 第 4 章 存储器系统(修改版)
磁芯存储器
2013-11-14
10
3.5英寸软盘
2013-11-14
11
硬盘
2013-11-14
12
(2)半导体存储器
• 半导体存储器是用半导体器件组成的存储器。 • 根据制造工艺不同，可分为双极型和MOS型。
2013-11-14
13
U盘
2013-11-14
14
(3) 光存储器
• 利用光学原理制成的存储器，它是通过 能量高度集中的激光束照在基体表面引 起物理的或化学的变化，记忆二进制信 息。如光盘存储器。
2013-11-14
3
4.1.1
存储器分类
• 1．按与CPU的连接和功能分类
• (1) 主存储器 CPU能够直接访问的存储器。用于存 放当前运行的程序和数据。主存储器设在 主机内部，所以又称内存储器。简称内存 或主存。
2013-11-14
4
(2) 辅助存储器
• 为解决主存容量不足而设置的存储器， 用于存放当前不参加运行的程序和数据。 当需要运行程序和数据时，将它们成批 调入内存供CPU使用。CPU不能直接访问 辅助存储器。 • 辅助存储器属于外部设备，所以又称为 外存储器，简称外存或辅存。
写操作（存操作） 地址 （MAR） AB
MEM
CPU MEM MDR
MEM
CPU
CB 读命令 （Read）
MEM
存储单 元内容 （M）
DB
MEM
CB 写命令 MEM （Write） DB 存储单元 MDR M
2013-11-14
28
CPU与主存之间的数据传送控制方式
• 同步控制方式：数据传送在固定的时间间隔内 完成，即在一个存取周期内完成。 • 异步控制方式：数据传送的时间不固定，存储 器在完成读/写操作后，需向CPU回送“存储器 功能完成”信号（MFC），表示一次数据传送完 成。 • 目前多数计算机采用同步方式控制CPU与主存之 间的数据传送。 • 由于异步控制方式允许不同速度的设备进行信 息交换，所以多用于CPU与外设的数据传送中。
第四章 存储器管理(1-2)
物理地址空间
Load A data1
100
Load A 200
1100
Load A 1200
编译 连接
data1 3456 200 3456
地址映射
1200 3456 。 。
第四章 存 储 器 管 理
地址映射的方式
静态地址映射： 1）程序被装入内存时由操作系统的连接装入程序完成 程序的逻辑地址到内存地址的转换； 2）地址转换工作是在程序执行前由装入程序集中一次 完成。 假定程序装入内存的首地址为BR，程序地址为VR，内存 地址为MR，则地址映射按下式进行：MR=BR+VR
② 便于实现对目标模块的共享：将内存中的一个模块可 以连接到多个程序中。 ③ 要运行的程序都必须在装入时，全部连接调入内存。
第四章 存 储 器 管 理
3. 运行时动态链接(Run-time Dynamic Linking) 动态链接方式：将对某些模块的链接推迟到执行时才实施， 亦即，在执行过程中，当发现一个被调用模块尚未装 入内存时，立即由OS去找到该模块并将之装入内存， 把它链接到调用者模块上。特点如下： 特点：凡在执行过程中未被用到的目标模块，都不会被调 入内存和被链接到装入模块上，这样不仅可加快程序 的装入过程，而且可节省大量的内存空间。
硬件支持：在动态地址重定位机构中，有一个基地址寄存器BR和一 个程序地址寄存器VR，一个内存地址寄存器MR。
转换过程：MR=BR+VR
第四章 存 储 器 管 理
把程序装入起始地址为100的内存区
0 100
重定位寄存器 1000
…
MOV r1，[50]
0 1000 1100
… …
MOV r1பைடு நூலகம்[50]
第4章存储系统
教学内容安排•第一章绪论•第二章数码系统•第三章运算方法和运算器•第四章存储系统•第五章指令系统•第六章中央处理器•第七章输入输出设备•第八章输入输出系统第四章存储系统• 4.1 计算机内存的分类• 4.2 计算机外存的分类• 4.3 主存储器的扩充• 4.4 主存储器的组织• 4.5 主存储器的性能教学重点和难点•计算机内存的分类•主存储器的扩充•主存储器的组织•概述–存储器是计算机系统的重要组成部分，有主存储器和辅助存储器之分。
–主存储器，又可称作内存储器。
–辅助存储器，又可称作外存储器。
–中央处理器与主存储器之间关系非常密切第四章存储系统4.1计算机内存的分类第四章存储系统 4.1计算机内存的分类•根据不同特点进行分类–按材料划分•半导体存储器。
•磁芯存储器。
–按功能划分•RAM（Random Access Memory）——随机读取存储器。
•ROM（Read Only Memory）——只读存储器。
–按存储器中信息的可保存性划分•永久性存储器。
•非永久性存储器。
第四章存储系统 4.1计算机内存的分类•半导体读写存储器–按存储元的结构划分•静态随机读取存储器SRAM（Static RAM）。
–优点：不需要刷新，简化了外部电路。
–缺点：包含管子数目多，功耗较大。
•动态随机读取存储器DRAM（Dynamic RAM）。
–优点：集成度高，功耗低，适于构成大容量的存储器。
–缺点：需增加刷新电路。
第四章存储系统 4.1计算机内存的分类•半导体只读存储器–掩模式只读存储器ROM•优点：结构简单，可靠性高。
•缺点：灵活性差，不允许使用者做任何修改。
–可编程只读存储器PROM（Programmable ROM）•特点：只能一次写入。
–可擦除可编程只读存储器EPROM（Erasable PROM）•优点：可多次写入（但每次写入前需用紫外线擦除设备擦除）。
•缺点：不能对个别存储元单独擦除和重写，需配套的擦除设备。
计算机组成原理第四章存储系统(二)(含答案)
第四章存储系统（二）4.6 多体交叉存储器随堂测验1、一个4体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，假定四个存储可以连续访问，以下说法中，（）是正确的。
（单选)A、在连续工作一段时间后，200ns内储器向CPU提供256位二进制信息B、连续工作一段时间后，200ns内存储器向CPU提供128位二进制信息C、在连续工作一段时间后，200ns存储器向CPU提供32位二进制信息D、以上答案都不正确2、下列关于多体交叉存储器的描述中，正确的是（）（多选）A、通过并行访问提高存储系统的访问速率B、通过增加数据总线的位数提高存储系统访问速率C、通过提高存储单体的速率提高存储系统的访问速率D、实现对不同存储单体数据的并行访问对数据的分布有要求3、为了通过交叉访问提高存储系的访问速率，必须满足下列条件（）（多选）A、采用低位地址交叉B、采用高位地址交叉C、满足局部性原理D、采用最优调度算法4、下图为能实现并行访问的多体交叉存储系统示意图。
设存储单体的存储周期为T1、存储系统的周期为T2、总线的传输周期为t . 下列描述中正确的是（）（多选）A、是高位多体交叉B、是低位多体交叉C、T1=T2D、CPU连续并行访问m个字的总时间为T1 + (m -1)t4.7 Cache的基本原理随堂测验1、为实现Cache地址映射，需要将来自CPU的物理地址根据映射方式进行不同划分，下列描述中错误的是（）（单选）A、全相联映射方式下，将地址划分为主存块地址和块内偏移地址两部分B、直接相联映射方式下，根据Cache大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。
其中Index指向Cache特定行位置C、组相联映射方式下，根据Cache 分组数大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。
其中Index指向Cache特定组位置D、K路组相联是指CHCHE被分成K组2、下列关于Cache的描述中正确的是（）（多选）A、缓解快速CPU与慢速主存之间的速度差异B、实现Cache目标的理论基础是局部性原理C、在存储体系中，Cache处于CPU和主存之间D、Cache的写穿策略是指CPU写Cache的同时也把数据写入主存3、下列关于Cache结构的描述中正确的是（) （多选）A、标记存储体存放从主存地址中剥离出的标记(Tag)B、数据存储体存放与主存交换的数据C、有效位(Valid)用于判断Cache的数据是否有效D、脏位(Dirty)用于判断主存的相关数据是否有效4、下列属于协助Cache工作所需的部件或功能是（）（多选）A、相联存储器B、调度替换算法C、脏位和有效位比较电路D、标记比较电路4.8 相联存储器随堂测验1、相联存储器是一种按内容访问的存储器,这里的"内容"是指（）（单选）A、所访问的数据B、主存地址C、从主存地址中分离出的标记(Tag)D、从主存地址中分离出来的索引(Index)2、下列关于相联存储器的描述中，正确的是（）（单选）A、在实现技术相同的情况下，容量较小的相联存储器，速度较快B、相联存储器结构简单，与静态存储器的访问方式基本相同C、为提高查找速度，相联存储器的存储体应采用动态存储单元D、访问相联存储器时既需要内容，也需要地址3、下列关于相联存储器的描述中，正确的是（）（多选）A、按地址进行并行访问B、对访问的内容进行并行比较C、按关键字实现快速查找D、相联存储器中存放的是主存数据的副本4.9 Cache地址映射与变换方法随堂测验1、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
计算机组成原理第四章课后习题和答案解析[完整版]
![计算机组成原理第四章课后习题和答案解析[完整版]](https://img.taocdn.com/s3/m/08bc56dd551810a6f52486ec.png)
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
精品文档-计算机组成与系统结构(裘雪红)-第4章
第4章 存 储 系 统
45
刷新操作的具体形式有如下两种： ① 只用 RAS 刷新。图4.16描述的就是这种操作形式。
② CAS 在 RAS 有效前进行刷新。在 RAS 有效前使 CAS 有效，即可进入 CAS 在 RAS 有效前进行刷新的周期。此时， 时钟激活一个芯片内部的刷新计数器，用来产生需要刷新的行
第4章 存 储 系 统
6
4.1.3 存储器的性能指标 1. 存储容量 存储容量指的是存储器所能存储的二进制信息的总位数，
其表示方式一般为:存储器总存储单元数×每个存储单元的位数。 例如，某计算机内存容量为1024 K×8 bit或1024 KB、 1 GB(通常用b表示位bit，B表示字节Byte); 某磁盘存储器的容 量为160 GB。
27
图 4.8 主存字扩展的连接电路图
第4章 存 储 系 统
28
(3) 主存的位扩展。当存储器芯片的数据位数较少，而构 成的主存每一存储地址单元要求的存储数据位较多时，可采用
位扩展，即用多片存储器芯片来达到位扩展的目的。图4.9就是 一种主存位扩展连接的形式。
在图4.9中，存储器芯片的容量是2 K×4 bit，而要构成的
除上述指标外，还有如体积、重量、封装方式、工作电压、环 境条件等指标。
第4章 存 储 系 统
11
4.2 内部存储器(主存储器)
4.2.1 随机读写存储器RAM 在计算机中，常用的随机读写存储器RAM分为两大类:一类
是静态随机读写存储器SRAM, 另一类是动态随机读写存储器 DRAM。
第4章 存 储 系 统
第4章 存 储 系 统
16
(2) 动态读写存储器DRAM。 动态存储器DRAM也有多种结
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章存储系统和结构4.1 基本内容摘要1、存储系统的组成◆存储器的分类◆主存半导体存储器SRAM、DRAM、ROM的基本电路◆辅存2、主存的组织与操作◆半导体存储器的基本结构◆存储器中的数据组织小端存放格式大端存放格式◆半导体存储器的主要技术指标存储容量存储速度◆半导体存储器芯片的发展DRAM芯片技术发展：FPM DRAM ；EDO DRAM ；SDRAM ；DDR SDRAM◆主存储器的组织SRAM HM 6116DRAM Intel 2164芯片的互联：位扩展、字扩展、字位扩展◆多体交叉存储技术组成、工作原理3、存储系统的层次结构◆层次化存储系统◆Cache-主存存储层次◆主存-辅存存储层次4、高速缓冲存储器◆Cache的工作原理Cache的结构Cache的工作过程◆主存与Cache之间的地址映像Cache的基本结构地址映像和地址映像表◆直接映像直接映像方式主存地址直接映像的访存过程◆全相联映像全相联映像方式主存和Cache的地址结构主存和Cache的地址结构全相联映像下的访存过程◆组相联映像组相联映像方式主存和Cache的地址结构组相联映像下的访存过程◆替换策略和更新策略三种替换算法：随机法、先进先出法、LRU法更新策略：写回法、全写法、写装入法、写不装入法5、虚拟存储器◆虚拟存储器的基本概念虚拟存储器的工作原理虚地址、实地址◆页式虚拟存储器页式虚拟存储器地址结构页式虚拟存储器的地址映像页式虚拟存储器的地址变换过程◆段式虚拟存储器段式虚拟存储器地址结构段式虚拟存储器的地址映像段式虚拟存储器的地址映像过程◆段页式虚拟存储器段页式虚拟存储器的地址结构段页式虚拟存储器的地址映像段页式虚拟存储器的地址映像过程◆快表技术快表的形成“快表”和“慢表”实现地址转换4. 2 知识点一、主存储器1、分类随机存取存储器RAM：SRAM、DRAM只读存储器ROM2、半导体存储器基本结构（1）随机存取存储器RAM挥发性存储器，失电时信息丢失。
◆SRAM基本电路及其读写工作原理；存储单元电路是半导体触发器，典型的单极型SRAM基本电路是由6个MOS管组成的双稳态触发电路；存储单元的内容可多次读出，读出时不破坏原存信息；功耗较大，容量较小，但存取速度较快。
◆DRAM基本电路及其读写工作原理；基本电路由一个晶体管和一个电容组成，利用MOS管的栅极对其衬底间的分布电容来保存信息，以储存电荷的多少(即电容端电压的高低)来表示“1”和“0”；存储单元的内容读出时破坏原存信息，功耗小，容量较大，但存取速度较SRAM慢；DRAM必须不断进行刷新，对存储单元中电容充电。
（2）只读存储器ROM只能读取数据不能写入数据的存储器。
一般由一个晶体管构成一个存储单元，存储单元构成阵列，用行选通和列选通信号选择存储单元。
能长期保存信息，信息可随机被访问。
◆掩膜ROM存储单元中的信息在生产中用掩膜形成两种存储单元，存储单元中有无晶体管代表数据0和1。
◆PROM可编程ROM，用户能够一次性烧入数据，在晶体管的发射极和列选通线之间用熔丝连接，可实现一次性可编程数据存储。
◆EPROM可擦除可编程ROM，一般指紫外线擦除可编程的ROM，用户能够多次烧入数据，可多次擦除，多次改写。
◆E2PROM电可擦除可编程的ROM，用户可用电信号在线进行擦除和改写的存储器。
◆ Flash Memory闪速存储器，一种的快擦型E2PROM存储器，只能以块为单位擦写。
（3）存储器芯片◆基本结构组成：存储体—是存储单元的集合体，存储单元阵列；数据读写电路—驱动缓冲作用；地址译码电路—将地址信号转换为选中某一存储单元的选通信号，如采用双译码方式的存储器，会将一部分地址信号转换为行选通信号、另一部分地址信号转换为列选通信号，行选通信号和列选通信号对行和列选择，对选中的单元进行读写。
控制电路—产生控制信号如片写信号、读信号、输出信号等等◆典型存储器芯片● HM61162K×8位（2KB）SRAM芯片：11条地址线、8条数据线、3条控制线CE、OE、WE 3个控制信号的组合控制HM6116芯片的工作方式，● Intel 216464K×1b的DRAM芯片：8条地址线、1条数据输出线、1条数据输入线、写允许信号WE、行地址选通信号RAS、列地址选通信号CAS 。
64K存储体由4个128×128的存储矩阵组成，每个128×128的存储矩阵，由7条行地址和7条列地址进行选择。
刷新时，在送入7位行地址时选中4个存储矩阵的同一行，即对 4×128=512个存储单元进行刷新。
（4）新型存储器芯片快页式动态存储器（FPM DRAM）扩展数据输出动态存储器（EDO DRAM）同步型动态存储器（SDRAM）双倍数据速率SDRAM （DDR SDRAM）（5）半导体存储器的技术指标◆存储容量存储器可以容纳的二进制信息量。
内存的最大容量：计算机系统中CPU地址总线数目有限，决定系统能配备最大的内存容量。
如CPU的地址线为n 条，则由该CPU组成的计算机系统的内存不超过2n个字，若字长为8位，则为2n 字节。
计算机的实际装机容量：指一计算机系统根据系统的实际需要配置的内存容量，实际装机容量不能超过内存的最大容量。
存储器芯片的容量：指存储器芯片能存放的信息量，由存储器芯片地址线和数据线的数目决定。
如一存储器芯片有m 条地址线和n条数据线，则该芯片的存储容量为2m×n位存储容量单位有：千字节（KB）、兆字节（MB）、吉字节（GB) 、太字节（TB）1KB= 210 B = 1024B ；1MB=220 B=1024KB ；1GB=230 B=1024 MB ；1TB= 240 B=1024 GB◆存储速度存储器的存储速度可以用两个时间参数表征：存取时间TA：定义为从启动一次存储器操作，到完成访问操作所经历的时间。
存储周期TMC：从一次访问的开始到下一次访问开始的时间间隔。
通常存储周期TMC略大于存取时间TA。
3、系统的存储器（1）存储器的扩展存储器芯片的容量有限，用多片存储器芯片互联可以扩大存储容量，构成系统所需的存储器。
扩展存储器容量采用的方法有：①位扩展法当主存的字数与单个存储芯片的字数相同(两者存储单元数相同)而位数不同时, 要采用位扩展的方式来组织多个存储芯片构成存储器。
扩展芯片时, 字数不变, 位数增加。
位扩展的方式时,应◆确定总芯片数若芯片的容量为N×M位，构成系统的存储器容量为N×K位（K为M的若干倍），采用位扩展方式，需要芯片数为：N×K位N×M位◆各存储器芯片采用相同的地址信号和控制信号，即各芯片的片选端CS（或CE）、地址线Ao—Ai、读/写控制信号都应分别并接在一起,连接到CPU相应的控制线、地址线上；◆将各存储器芯片的数据线单独列出作D0、D1 …… Dm 分别连接到CPU的数据线D0 …… Dm不同的位。
②字扩展法当主存的位数与采用存储芯片的位数相同，但字数不同（存储单元数不同）, 要采用字扩展的方式来组织多个存储芯片扩展存储单元构成主存储器。
字扩展的方式时, 应◆确定总芯片数若芯片的容量为N×M位，构成系统的存储器容量为K×M位（K为N的若干倍），采用字扩展方式，需要芯片数为：K×M位N×M位◆各存储器芯片地址范围不同, CPU地址线分为两部分，低位部分地址线和各芯片的地址线连接，CPU的高位地址总线经片选译码器译码得到多条控制信号线分别接到各存储器芯片的片选端CS（或CE），使每次访问时只能选中一片芯片工作。
◆各存储器芯片的数据线、读写控制线并联后, 再与CPU数据线、读写控制线相连接。
③字位扩展法当存储器芯片的字数和字长均不能满足主存储器要求时, 需要在字数和位数上同时扩展，以构成主存储器。
字位扩展的方式时, 应◆确定总芯片数若主存储器容量为M×N位，采用容量为L×K的存储器芯片，则用N/K片L×K的存储器芯片组成一组，实现位扩展构成L×N位的存储器，再采用M/L组的L×N位的存储器组进行字扩展构成M×N位的存储器，共需要M/L ×N/K 片芯片。
◆各存储器组地址范围不同, CPU地址线分为两部分，低位部分地址线和所有存储器芯片的地址线连接，CPU的高位地址总线经片选译码器译码得到多条控制信号线分别接到各存储器芯片组，每个控制信号和一组中的所有芯片的片选端CS（或CE）相连接，使每次访问时只能选中一组芯片工作。
◆每组中各存储器芯片的数据线单独列出分别CPU的数据线D0-Dn-1 相连，但每组中对应的芯片应并联接同样数据线。
◆所有存储器芯片的读写控制线并联后, 再与CPU的读写控制线相连接。
（2）存储器中的数据组织◆存储字：作为一个整体一次存放或取出内存储器的数据◆字节编址：对存储器的每一个字节进行编址，一个地址对应一个存放8位二进制数的存储单元，存储单元的地址称为字节地址。
表示字节地址的二进制位数取决于存储器的总字节数。
在现代计算机系统中，特别是在微机系统中，内存储器一般都以字节编址。
◆字编址：对存储器的每一个字进行编址，一个地址对应存放16位二进制数的存储单元，该地址称为字地址。
◆数据存放格式：若一个存储单元存放1字节数据，多字节数据存放存储单元的格式有：小端存放格式—多字节数据中的低字节数据存放于低地址的存储单元中，高字节数据存放于高地址的存储单元中；80X86系统采用这种格式。
大端存放格式—多字节数据中的低字节数据存放于高地址的存储单元中，高字节数据存放于低地址的存储单元中；68X系统采用这种格式。
4、多体交叉存储器一个多体系统，为提高访存速度采用的结构技术。
◆由多个相互独立的容量相同的存储体构成；每个存储体是一个独立操作的单位，各自具有相互独立的数据寄存器MDR、地址寄存器MAR和读写电路；◆各存储体读写过程能并行，也能交叉重叠进行；多体交叉访问存储器采用分时启动的方法，可以在不改变每个存储体存取周期的条件下，提高访存速度，◆若存储器由n个存储体组成，各存储体可按一定的顺序分时地轮流启动，两个相邻存储体启动访问的间隔时间可以等于单个存储体访问周期的1/n，即每隔1/n访问周期启动一个存储体的操作，从而存储器的带宽（连续访问存储器的数据吞吐率）可以增加到原来的n倍。
二、存储系统的层次结构1、访存的局部性原理时间局部性：如果一个存储单元被访问，则可能该单元会很快被再次访问；空间局部性：如果一个存储单元被访问，则可能该单元及其邻近的单元也可能很快被访问；最近的、未来要用的指令和数据大多局限于正在用的指令和数据或是存放在与这些指令和数据位置相邻近的单元中。