计算机组成原理作业~第三章
计算机组成原理习题 第三章存储系统
计算机组成原理习题第三章存储系统第三章习题一、填空题：1. 广泛使用的A.______和B.______都是半导体随机读写存储器。
前者速度比后者C.______，集成度不如后者高。
2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。
3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。
它们断电后都不能保存信息。
4. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
5. Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
6. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
7. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。
8. 主存储器的性能指标主要是存储容量，A.______和B.______。
9. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
10. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。
11. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。
12. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。
计算机采用多级存储器体系结构。
13. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
计算机组成原理 第3章 习题参考答案
计算机组成原理第3章习题参考答案1. （1）B （2）D （3）B （4）C （5）D （6）C （7）A （8）B2. 解：（1）0.00111 （2）0.11001 （3）-0.101003. 解：[X+Y]变补 = （312022）8[X-Y]变补= （110000）8 溢出（两符号位01）4. 解：（运算过程请参考书中例题）（1）1，101011000010（2）0，000011010010（3）1，000011010010（4）0，0110001110015. 解：（运算过程请参考书中例题）（1）[X/Y]原=1，11000；余=0.10101*2-5=1，11010；余=0.11010*2-5（2）[X/Y]原=1，10000；余=0.01011*2-5（3）[X/Y]原（4）溢出6. 答：原码一位乘法运算过程中，每一步相加的和有可能往前有进位，所以部分积的符号位用一位，以保留往前的进位，然后再进行右移操作；原码两位乘法中的运算过程使用了补码运算，由于有乘2运算，也就是往左移操作，每一步相加的和有可能往前有进位，且有可能影响两个符号位，所以部分积的符号位要三位，以保留往前的进位，然后进行右移操作时可以根据最高符号位确定往右补的编码。
7. 答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器；(4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。
8. 答：浮点加减运算的运算步骤包括：对阶、求和、规格化、舍入、溢出判断。
规则及示例请见书中“浮点加减法运算”一节。
9. 解：原码加减交替法的规则是：当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。
计算机组成原理第三章运算方法与运算器(含答案)
第三章运算方法与运算器3.1定点数运算及溢出检测随堂测验1、定点运算器可直接进行的运算是（) (单选)A、十进制数加法运算B、定点数运算C、浮点数运算D、定点数和浮点数运算2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选）A、01100000B、11011110C、负溢出D、正溢出3、下列关于定点运算溢出的描述中，正确的是( ) （多选）A、补码数据表时，同号数相加可能发生溢出B、补码数据表时，异号数相减可能发生溢出C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出D、溢出检测既可用硬件实现，也可用软件实现4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选）A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路3.2 定点数补码加、减运算器设计随堂测验1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）A、与门B、或门C、异或门D、非门2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）A、带符号数的加法溢出检测B、带符号数的加法溢出检测C、无符号数的加法溢出检测D、无符号数减法的溢出检测3、下列关于并行进位的描述中，正确的是（）（多选）A、并行进位可以提高运算速度B、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器D、并行进位只对加法有效，而对减法无效4、四位并行ALU中有两个特殊的输出端，分别是：G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数，P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中，正确的是（）（多选）A、设计P和G的目的是为了构建位数更长的并行ALUB、P和G对算术运算和逻辑运算都有意义C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出3.3 原码一位乘法随堂测验1、设计算机字长为8位，X = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为（）（单选）A、11011010 ，11011010B、11110010 ，11110010C、11011000 ，11011000D、11110000 ，111100002、设计算机字长为8位，X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为（）（单选）A、11111001，11111001B、11111001，01111001C、11110110，01110110D、11110110，111101103、关于原码一位乘法的下列描述中，正确的是（）（多选）A、数据取绝对值参加运算B、符号位单独处理C、乘法执行过程中的所有移位都是算术移位D、最后的结果由部分积寄存器和乘数寄存器共同保存4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次算术右移和n 次加法运算B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的YnD、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐3.4 补码一位乘法随堂测验1、16位补码0X 8FA0扩展为32位的结果是（) （单选）A、0X 0000 8FA0B、0X FFFF 8FA0C、0X FFFF FFA0D、0X8000 8FA02、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次加法和n-1 部分积右移B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 、[x]补还是[-x]补，取决于此时的Yn+1 与Yn的差D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐3、关于补码码一位乘法的下列描述中，正确的是（）（多选）A、符号位和数据位一起参加运算B、运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0C、乘法执行过程中的对部分积的移位是算术右移D、最后的结果由部分积寄存器和乘数寄存器共同保存3.5 乘法运算器设计随堂测验1、下图为原码一位乘法器原理图正确的是（）（单选）A、A: 部分积寄存器B:乘数寄存器C: |X| D: YnB、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1C、A: 被乘数寄存器B:乘数寄存器C: |X| D: YnD、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+12、下图为补码一位乘法原理图正确的是（) （单选）。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16M ×64位，共需几个存条? (2) 每个存条共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各存条? 解：(1) 共需条4641664226=⨯⨯M 存条 (2) 每个存条共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个存条，故CPU选择存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于存条部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块各个芯片的部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案之巴公井开创作1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K 8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采取半导体存储器，其地址码为26位，若使用4M×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片 (3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片，共有4个内存条，故CPU 选择内存条用最高两位地址A24和A25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K×8位的DRAM 芯片构成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS，CPU 在1μS 内至少要访问一次。
试问采取哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K×8位的DRAM 芯片构成64K×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0D7、D8D15、D16D23和D24D31，其余同名引脚互连)，需要低14位地址(A0A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。
《计算机组成原理》第3章习题答案
第3章习题解答1 1．．指令长度和机器字长有什么关系指令长度和机器字长有什么关系??半字长指令、单字长指令、双字长指令分别表示什么意思么意思? ?解：解：指令长度与机器字长没有固定的关系，指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，指令长度可以等于机器字长，指令长度可以等于机器字长，也可以大于或也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2 2．．零地址指令的操作数来自哪里零地址指令的操作数来自哪里??一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得寻址方式获得??各举一例说明。
各举一例说明。
解：解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
前述零地址和一地址的加法指令。
3 3．某机为定长指令字结构，．某机为定长指令字结构，．某机为定长指令字结构，指令长度指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
操作数、单操作数和双操作数三类。
若双操作数指令已有若双操作数指令已有K 种，无操作数指令已有L 种，问单操作数指令最多可能有多少种单操作数指令最多可能有多少种??上述三类指令各自允许的最大指令条数是多少上述三类指令各自允许的最大指令条数是多少? ? 解：解：解：X= (2X= (24一K)×26一[L/26]双操作数指令的最大指令数：双操作数指令的最大指令数：双操作数指令的最大指令数：224一1。
单操作数指令的最大指令数：15×2单操作数指令的最大指令数：15×26一l(l(假设双操作数指令仅假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口个扩展窗口))。
计算机组成原理第三章练习题
第3章内部存储器二．选择题1．主（内）存用来存放 D 。
A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是 C 。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有(A)。
A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是(B)。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是(C)。
A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是(D)。
A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按(C)进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为(D)。
A．23 B．25 C．50 D．209．常用的虚拟存储器由(A)两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存C．快存—辅存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为(A)。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射11．640KB的内存容量为（C）。
A．640000字节 B．64000字节C．655360字节 D．32000字节12．若一台计算机的字长为4个字节，则表明该机器（C）。
A．能处理的数值最大为4位十进制数B．能处理的数值最多由4位二进制数组成C．在CPU中能够作为一个整体加以处理的二进制代码为32位D．在CPU中运算的结果最大为2的32次方13．下列元件中存取速度最快的是（B）。
计算机组成原理及汇编语言 第三章作业
计算机组成原理及汇编语言第三章作业计算机组成原理及汇编语言-第三章作业3-06、用无符号数一位乘法计算x*y=？写出规范的运算过程。
（1）、x=1001y=1101 b（被乘数）1001caac（乘数）初始状态000001101caac0=10000+1001110101001c0=00100+0000111000100c0=10010+1001011101011c0=10101+10011011011100011101011001*1101=1110101（2）、x=1101y=1111b（被乘数）1101caac（乘数）000001111caac0=100000+1101111101101c0=100110+1101111110011第一节奏第二节拍摄第三节奏第四节拍摄初始状态第一节拍第二节拍c0=101001+1101111110110第三节拍c0=101011+1101011111000第四节拍摄0110000111101*1111=11000011（3）、x=1010y=1001b（被乘数）1010caac（乘数）000001001caac0=100000+1010100101010c0=000101+0000010000101c0=000010+0000101000010c0=100001+10100101010110010110101010*1001=10110103-7、用并无符号数不恢复正常余数法求x/y=？写下规范的运算过程。
（1）、x=00001001，y=0011则[-y]=1101初始状态第一节奏第二节拍摄第三节奏第四节拍摄ac操作方式表明第00001001初始状态一00010010a、c左移一位步-b1101减除数a<011100010a<0，商0，下步左移后提b第11000100a、c左移一位二+b0011加除数步a<011110100a<0，商0，下步左移后提b11101000a、c左移一位第+b0011提除数三a>000011001a>0，商1，下步左移后减b步00110010第-b1101四a=000000011a=0,商1。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片，共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第三章习题
计算机组成原理第三章习题第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_____A.存放数据B.存放程序C.存放数据和程序D.存放微程序2、存储单元是指______A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储单元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是________A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是____A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______A.64KB.32KC.64KBD.32KB7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______A.64，16B.16，64C.64，8D.16，168、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为________A.8，512B.512，8C.18，8D.19，89、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______A.1MB.512KBC.64MD.256KB10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______A.1GB.4GBC.4GD.1GB11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______A.4GB.2GC.0.5GD.1MB12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______A.4GB.5GC.8GD.2G13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____A.23B.25C.50D.1914、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________A.RAMB.ROMC.RAM 和ROM/doc/7e17276989.html,D15、相联存储是按____进行寻址的存储器。
计算机组成原理第3章作业参考答案(讲)
第三章参考答案【3-9】某机字长为16 位，主存容量为64K 字，采用单字长单地址指令，共有50条指令。
若有直接寻址、间接寻址、变址寻址、相对寻址四种寻址方式，试设计其指令格式。
解：【3-10】某机字长为16位，主存容量为64K字，指令格式为单字长单地址，共有64条指令。
试说明：（１）若只采用直接寻址方式，指令能访问多少主存单元？（２）为扩充指令的寻址范围，可采用直接／间接寻址方式，若只增加一位直接／间接标志，指令可寻址范围为多少？指令直接寻址的范围为多少？（３）采用页面寻址方式，若只增加一位Z／C（零页／现行页）标志，指令寻址范围为多少？指令直接寻址范围为多少？（４）采用（２）、（３）两种方式结合，指令的寻址范围为多少？指令直接寻址范围为多少？解：（1）分析：指令共有64条，需要操作码6位；指令格式为单字长单地址，而机器字长为16位，所以地址码部分10位。
6位10位若采用直接寻址方式，即：形式地址等于有效地址，EA=A，所以指令能访问的主存单元为102=1K字（2）为扩充指令的寻址范围，采用直接／间接寻址方式，若只增加一位直接／间接标志，指令格式如图所示：6位1位9位指令直接寻址的范围为92=512字。
由于存储单元存储16位字，间接寻址的最大寻址范围是162=64K字。
（3）采用页面寻址方式，若只增加一位Z／C（零页／现行页）标志，指令格式如下如所示：6位 1位 9位由于A 为9 位，所以直接寻址的范围是92=512字 。
由于：A PC EA H //)( ,是16位，所以指令可寻址范围162=64K 字。
（4）采用（２） 、（３） 两种方式结合，此时需要＠ 和Z ／C 两个标志位，指令格式如下如所示：6位 1位 1位 8位直接寻址范围是82；指令可寻址范围仍为162=64K 字。
【3-12】已知某小型机字长为16位，其双操作数指令的格式如下：6位 2位 8位其中：OP 为操作码，R 为通用寄存器地址。
计算机组成与汇编语言第3章作业
计算机组成与汇编语言第3章作业计算机组成与汇编语言第3章作业II 3.2存储器由哪些基本部分组成？每部分作用是什么？［答案］存储器由存储体、地址寄存器 MAR、数据寄存器MDR、地址译码驱动电路、读/写控制逻辑、读/写驱动器等六个部分组成。
CPU将n位地址码通过地址总线送入存储器中的地址寄存器MAR，地址译码驱动电路包含译码器和驱动器两部分。
译码器将地址总线输入的地址码转换成与其对应的译码输出线上的高电平或低电平信号，以表示选中了某一单元，并由驱动器提供驱动电流去驱动相应的读/写电路，实现对2n个片内存储单元的选址。
被译码选中的存储单元，在读/写控制逻辑的作用下，其读/写信息经读/写驱动器驱动放大存于存储器中的数据寄存器 MDR或从 MDR写入选中的存储单元，可见MDR是为了协调CPU与存储器之间在速度上的差异设置的，用于暂时存放存储器读写的数据。
■ 3.3存储器的主要技术指标有哪些？是什么含义？［答案］一个存储器的性能通常从容量、速度、价格和可靠性四方面来衡量。
（1）存储容量：存储容量是指一个存储器所能够容纳的二进制信息量，它反映了存储空间的大小。
存储容量通常用字节（B）数来表示，也有用存储器的存储字位数与地址寄存器的编址数的乘积表示。
（2）存储速度：通常用存取时间和存取周期来衡量存储器的存储速度。
存取时间也称为访问时间或读/写时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存取时间越短，存取速度越快。
存取周期是启动两次独立的存储器操作所需的最小时间间隔，它包括了 CPU读/写数据总线的时间。
通常存取时间略小于存取周期。
（3）存储器的可靠性：指在规定的时间内存储器无故障读 /写的概率。
通常用平均无故障时间 MTBF来衡量，MTBF可以为两次故障之间的平均时间间隔，间隔越长说明存储器的性能越好。
（4）存储器的性能/价格比：是衡量存储器经济性能的一个综合性指标。
性能主要是指存储容量、存储速度和可靠性。
计算机组成原理习题与解答第三章
计算机组成原理习题与解答第三章1.8086从功能上分成了EU和BIU两部分。
这样设计的优点是什么答：传统计算机在执行程序时，CPU总是相继地完成取指令和执行指令的动作，即，指令的提取和执行是串行进行的。
而8086CPU在功能上分成了EU和BIU两部分，BIU负责取指令，EU负责指令的执行，它们之间既互相独立又互相配合，使得8086可以在执行指令的同时进行取指令的操作，即实现了取指令和执行指令的并行工作，大大提高了CPU和总线的利用率，从而提高了指令的处理速度。
2.8086CPU中地址加法器的重要性体现在哪里？答：地址加法器是8086CPU的总线接口单元中的一个器件，在8086存储器分段组织方式中它是实现存储器寻址的一个关键器件，地址加法器将两个16位寄存器中的逻辑地址移位相加，得到一个20位的实际地址，把存储器寻址空间从64K扩大到1M，极大地扩大了微型计算机的程序存储空间，从而大大提高了程序运行效率。
3.8086CPU中有哪些寄存器？分组说明用途。
哪些寄存器用来指示存储器单元的偏移地址？答：8086CPU中有8个通用寄存器A某、B某、C某、D某、SP、BP、SI、DI；两个控制寄存器IP、FL；四个段寄存器CS、DS、SS、ES。
8个通用寄存器都可以用来暂存参加运算的数据或中间结果，但又有各自的专门用途。
例如，A某专用做累加器，某些指令指定用它存放操作数和运算结果；C某为计数寄存器，在某些指令中做计数器使用；D某为数据寄存器；B某为基址寄存器，BP为基址指针，SI为源变址寄存器，DI为目的变址寄存器，这4个寄存器在数据寻址中用来存放段内偏移地址（有效地址）或段内偏移地址的一部分；SP为堆栈指示器，用来存放栈顶有效地址。
两个控制寄存器用来存放有关的状态信息和控制信息。
例如，标志寄存器FL用来存放状态标志和控制标志；而指令指针用来存放下一条要取指令的有效地址。
四个段寄存器用来存放段地址。
例如，CS寄存器用来存放代码段的段地址；DS寄存器用来存放数据段的段地址；SS寄存器用来存放堆栈段的段地址；ES寄存器用来存放扩展段的段地址。
计算机组成原理习题第三章
计算机组成原理习题第三章第三章一．填空题1.在多级存储体系中，cache的主要功能是，虚拟存储器的主要功能是2.SRAM靠存储信息，DRAM靠存储信息。
存储器需要定时刷新。
3.动态半导体存储器的刷新一般有、和4.一个512KB的存储器，其地址线和数据线的总和是5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有条输出线；用双译码方式，地址译码器有条输出线。
6.高速缓冲存储器中保存的信息是主存信息的7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是8.、和组成三级存储系统，分级的目的是9.动态半导体存储器的刷新一般有和两种方式，之所以刷新是因为10.用1K某1位的存储芯片组成容量为64K某8位的存储器，共需片，若将这些芯片分装在几块板上，设每块板的容量为4K某8位，则该存储器所需的地址码总位数是，其中位用于选板，位用于选片，位用于存储芯片的片内地址。
11.最基本的数字磁记录方式、、、、、和六种。
12.缓存是设在和之间的一种存储器，其速度匹配，其容量与有关。
13.Cache是一种存储器，用来解决CPU与主存之间不匹配的问题。
现代的Cache可分为和两级，并将和分开设置。
14.计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM，（3）Flah，（4）EPROM，（5）硬盘存储器，(6)软盘存储器。
其中非易失的存储器有：具有在线能力的有；可以单字节修改的有：可以快速读出的存储器包括15.反映存储器性能的三个指标是、、和，为了解决这三方面的矛盾，计算机采用体系结构。
16.存储器的带宽是指，如果存储周期为TM，存储字长为n位则存储器带宽位，常用的单位是或为了加大存储器的带宽可采用、和17.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。
则主存地址中的主存字块标记为位，组地址为位，字块内地址为位。
18.在虚拟存储器系统中，CPU根据指令生成的地址是，经过转化后的地址是二．选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分A．二者都是顺序存取B．二者都是直接存取C．磁盘是直接存取，磁带是顺序存取D．磁带是直接存取，磁盘是顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为A．存取时间B．存取周期C．CPU周期D．机器周期3.若存储周期250n，每次读出16位，则该存储器的数据传送率为A．4某106B/B．4MB/C．8某106B/D．8MB/4.用户程序所放的主存空间属于A．随机存取存储器B．只读存储器C．顺序存取存储器D．直接存取存储器5.以下哪种类型的存储器速度最快A．DRAMB．ROMC．EPROMD．SRAM6.下述说法中正确的是A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM 是易失性RAM，而静态RAM中的存储信息是不易失C．半导体RAM是易失性RAM，但只要电源不断电所存信息是不丢失的D．半导体RAM是非易失性的RAM7.若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为A．12345678B．78563412C．87654321D．341278568.在对破坏性读出的存储器进行读写操作时，为持续原存信息不变，必须辅以的操作是A．刷新B．再生C．写保护D．主存校验9．SRAM芯片，其容量为1024某8，除电源和接地端外，该芯片最少引出线数为A．16B．17C．20D．2110.存储器容量为32K某16，则A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根11.某计算机字长为32位，存储器容量为4MB，按字编址，其寻址范围是0到A．220-1B．221-1C．223-1D．224-112.设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是A．224B．223C．222D．22113.下列说法正确的是A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器14.存储器采用部分译码法片选时A．不需要地址译码器B．不能充分利用存储器空间C．会产生地址重叠D．CPU的地址线全参与译码15.双端口存储器发生读写冲突的情况是A．左端口与右端口地址码不同B．左端口与右端口地址码相同C．左端口与右端口数据码相同D．左端口与右端口数据码不同16.如果一个存储单元被访问，则可能这个存储单元会很快的再次被访问，这称为A．时间局部性B．空间局部性C．程序局部性D．数据局部性17.在主存和CPU之间增加高速缓冲存储器的目的是A．解决CPU和主存之间的速度匹配问题B．扩大主存容量C．扩大CPU通用寄存器的数目D．既扩大主存容量又扩大CPU中通用寄存器的数量18.在程序的执行过程中，cache与主存的地址映射是由A．操作系统来管理的B．程序员调度的C．由硬件自动完成的D．由软硬件共同完成的19.容量为64块的cache采用组相连映射方式，字块大小为128个字，每4块为一组。
计算机组成原理第3章习题参考答案解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、选择题1、EPROM是指___D___。
A. 读写存储器B. 只读存储器C. 可编程的只读存储器D. 光擦除可编程的只读存储器2、计算机系统中的存贮器系统是指__D__。
A RAM存贮器B ROM存贮器C 主存贮器D cache、主存贮器和外存贮器3、存储单元是指__B__。
A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；4、相联存贮器是按__C_进行寻址的存贮器。
A 地址方式B 堆栈方式C 内容指定方式D 地址方式与堆栈方式5、存储器是计算机系统的记忆设备，主要用于___D___。
A.存放程序B.存放软件C.存放微程序D.存放程序和数据6、外存储器与内存储器相比，外存储器___B___。
A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高7、一个256K×8的存储器，其地址线和数据线总和为___C___。
A.16B.18C.26D.208、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为__D__。
A 64，16B 16，64C 64，8D 16，16 。
9、交叉存贮器实质上是一种__A__存贮器，它能_____执行______独立的读写操作。
A 模块式，并行，多个B 模块式串行，多个C 整体式，并行，一个D 整体式，串行，多个10、存储器是计算机系统中的记忆设备,它主要用来__C___。
A. 存放数据B. 存放程序C. 存放数据和程序D. 存放微程序11、某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是___B___。
A. 64KB.32KC. 64KBD. 32KB12、存储单元是指__A__。
A．存放一个机器字的所有存储元 B．存放一个二进制信息位的存储元C．存放一个字节的所有存储元的集合 D．存放两个字节的所有存储元的集合13、机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_A__。
A． 1M B． 1MB C． 4M D． 4MB14、多总线结构的计算机系统，采用___A__方法，对提高系统的吞吐率最有效。
A.多端口存储器B.提高主存速度C.交叉编址多模块存储器D.cache15、双端口存储器在__B__情况下会发生读/写冲突。
A. 左端口与右端口的地址码不同B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同D. 左端口与右端口的数据码相同16、一张3.5寸软盘的存储容量为___A__MB，每个扇区存储的固定数据是______。
A. 1.44MB ，512BB. 1MB，1024B C .2MB，256B D .1.44MB，512KB17、双端口存储器所以能高速进行读/ 写，是因为采用__B_。
A 高速芯片B 两套相互独立的读写电路C 流水技术D 新型器件18、闪速存储器称为__B__。
A. 光盘B. 固态盘C. 硬盘D. 软盘19、常用的虚拟存储系统由__A__两级存储器组成。
A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存20、假设某计算机的存储系统由cache和主存组成，某程序执行过程中访存1000次，其中访问cache缺失（未命中）50次，则cache的命中率是___D___。
A、5%B、95%C、50%D、95%21、微型计算机系统中，操作系统保存在硬盘上，其主存储器应该采用____C__。
A RAMB ROMC RAM和ROMD CCP22、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的最小数目应为__D__。
A 23B 25C 50D 1923、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是__C_。
A DRAMB SRAMC 闪速存储器D EPROM24、采用虚拟存储器的主要目的是__B__。
A. 提高主存储器的存取速度B. 扩大存储器空间，并能进行自动管理C. 提高外存储器的存取速度D. 扩大外存储器的存储空间25、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为__D_。
A 8，512B 512，8C 18，8D 19，826、存储单元是指_B_。
A. 存放一个二进制信息位的存储元B. 存放一个机器字的所有存储元集合C. 存放一个字节的所有存储元集合D. 存放两个字节的所有存储元集合27、某存储器芯片的存储容量为8K×8位，则它的地址线和数据线引脚相加的和为__C__A. 12B. 13C. 21D. 2228、用于笔记本电脑的大容量存储器是__C___。
A. 软磁盘B. 硬磁盘C. 固态盘D. 寄存器29、没有外存贮器的计算机监控程序可以存放在___B__。
A RAMB ROMC RAM 和ROMD CPU30、用于笔记本电脑的外存储器一般是__C__。
A 软磁盘B 硬磁盘C 固态盘D 光盘31、存储周期是指__C__。
A．存储器的读出时间B．存储器的写入时间C．存储器进行连续读和写操作所允许的最短时间间隔D．存储器进行连续写操作所允许的最短时间间隔32、在虚拟存储器中，当程序正在执行时，由__D__完成地址映射。
A. 程序员B. 编译器C. 装入程序D. 操作系统33、主存贮器和CPU之间增加cache的目的是_A__。
A.解决CPU和主存之间的速度匹配问题B.扩大主存贮器的容量C.扩大CPU中通用寄存器的数量D.扩大外存的容量34、常用的虚拟存储系统由__B_两级存储器组成，其中______是大容量的磁表面存储器。
A. 快存－辅存，辅存B. 主存－辅存，辅存C. 快存－主存，辅存D. 通用寄存器－主存，主存35、某一SRAM芯片，其容量为1024×8位，包括电源端和接地端，该芯片引出线的最小数目应为__D__。
A. 13B. 15C. 18D. 2036、一个512KB的存储器,地址线和数据线的总和是C 。
A．17 B．19C．27D．3637、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是__C__。
A.DRAMB.SRAMC.闪速存储器D.EPROM38、计算机内存储器可以采用A。
A.RAM和ROMB.只有ROMC.只有RAMD.RAM和SAM39、磁盘存储器的等待时间通常是指__A__。
A. 磁盘旋转半周所需的时间B. 磁盘转2/3周所需时间C. 磁盘转1/3周所需时间D. 磁盘转一周所需时间40、下列有关存储器的描述中，不正确的是__A__。
A.多体交叉存储器主要解决扩充容量问题B.访问存储器的请求是由CPU发出的C.cache与主存统一编址，即主存空间的某一部分属于cacheD.cache的功能全由硬件实现41、交叉存贮器实质上是一种__A__存贮器，它能______执行______独立的读写操作。
A.模块式并行多个B.模块式串行多个C.整体式并行一个D.整体式串行多个42、磁盘存储器的等待时间通常是指____A__。
A. 磁盘旋转半周所需的时间B. 磁盘转2/3周所需时间C. 磁盘转1/3周所需时间D. 磁盘转一周所需时间43、下列有关存储器的描述中，不正确的是___A___。
E.多体交叉存储器主要解决扩充容量问题F.访问存储器的请求是由CPU发出的G.cache与主存统一编址，即主存空间的某一部分属于cacheH.cache的功能全由硬件实现44、交叉存贮器实质上是一种__A__存贮器，它能______执行______独立的读写操作。
A.模块式并行多个B.模块式串行多个C.整体式并行一个D.整体式串行多个45、模4交叉存储器有4个存储模块，它们有各自的__C____。
A.地址寄存器B.地址寄存器和指令寄存器C.地址寄存器和数据缓冲寄存器D.地址寄存器、数据缓冲寄存器和指令寄存器46、软磁盘、硬磁盘、磁带机、光盘属于___B___设备。
A. 远程通信B. 外存储器C. 内存储器D. 人机界面的I/O47、磁盘存储器的记录方式采用__C__。
A. 归零制B. 不归零制C. 改进调频制D. 调相制48、和外存储器相比，内存储器的特点是___C___。
A．容量大、速度快、成本低 B．容量大、速度慢、成本高C．容量小、速度快、成本高 D．容量小、速度快、成本低49、CD-ROM是____C__型光盘。
A．一次 B．重写 C．只读50、在多级存储体系中，“cache—主存”结构的作用是解决___D_的问题。
A.主存容量不足B.主存与辅存速度不匹配C.辅存与CPU速度不匹配D.主存与CPU速度不匹配二、填空题1、闪速存储器特别适合于A._便携式_微型计算机系统，被誉为B._固态盘__而成为代替磁盘的一种理想工具。
2、主存储器的性能指标主要是A._存储容量_、B.__存取时间__、存储周期和存储器带宽。
3、闪速存储器能提供高性能、低功耗、高可靠性及A.__瞬间启动__能力，为现有的B.__存储器_体系结构带来巨大变化，因此作为C.__固态盘__用于便携式电脑中。
4、主存储器的性能指标主要是存储容量、A._存取时间_、B.__存储容量__和C._存储器带宽_。
5、由于存储器芯片的容量有限，所以往往需要在A.__字向__和B.__位向__两方面进行扩充才能满足实际需求。
6、存储器和CPU连接时，要完成A.__数据线_的连接；B._地址线_的连接和C._控制线_的连接，方能正常工作。
7、相联存储器不按地址而是按A. 内容访问的存储器，在cache中用来存放B. _行地址表_，在虚拟存储器中用来存放C. __页表和段表__。
8、主存储器的性能指标主要是存储容量、存取时间、A._存储容量__和B._存储器带宽__。
9、软磁盘和硬磁盘的A._存储原理_记录方式基本相同,但在B.__结构_和C.__性能_上存在较大差别。
10、双端口存储器和多模块交叉存储器属于A._并行_存储器结构。
前者采用B._空间并行_技术，后者采用C._时间并行__技术。
10、对存储器的要求是A. _容量大_，B. _速度快__，C. _成本低_。
为了解决这三方面的矛盾计算机采用多级存储体系结构。
11、当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. _cache__，B. _浮点_运算器和C. _存储__管理等部件。
12、闪速存储器能提供高性能、低功耗、高可靠性以及A._瞬间启动__能力，因此作为B固态盘_用于便携式电脑中。
13、奔腾CPU中L2级cache的内容是A.__主存_的子集，而B._L1级cache_内容又是L2级cache的子集。