电路实验计数器、译码器和数码显示器 ppt课件
合集下载
第一学期广东中职一年级劳动版《数字逻辑电路(第四版)》第二章第四节+译码器与显示器+课件
S5
S4
S3
S2
S1
Y3 Y2 Y1
Y0
的状态
1
1
1
1
1
1
1
1
1
0
×
×
×
×
×
×
×
×
1
0
×
×
×
×
×
×
×
1
1
0
×
×
×
×
×
×
1
1
1
0
×
×
×
×
×
1
1
1
1
0
×
×
×
×
1
1
1
1
1
0
×
×
×
1
1
1
1
1
1
0
×
×
1
1
1
1
1
1
1
0
×
1
1
1
1
1
1
1
1
0
五、 实训总结
１． 完成测试记录， 并分析测量结果。 测量电路中为什么要 加集成电路 ＣＤ４０６９？ ２． 在安装测试过程中遇到哪些问题， 是如何解决的？ ３． 该电路可以移植应用于哪些场合？
一、二进制译码器
二进制译码器——将二进制代码按其原意“翻译” 成相应的输出信号的电路。
１． 二位二进制译码器的真值表
S BA 1 ×× 0 00 0 01 0 10 0 11
Y3 Y2 Y1 Y0
1111 1110 1101 1011 0111
2线—4线译码器真值表
２． 逻辑表达式
《数字电路计数器》PPT课件
74LS90的级联扩展
2. 同步级联 这种方式一般是把各计数器的CP端连在一起接统一的
时钟脉冲，而低位计数器的进位输出送高位计数器的计数控 制(使能)端。
15.3.2 任意进制计数器的构成方法
集成计数器可以加适当反馈电路后构成任意模值计数器。
设计数器的最大计数值为N，若要得到一个模值为M(＜ N)的计数器，则只要在N进制计数器的顺序计数过程中， 设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。 通常MSI计数器都有清0、置数等多个控制端，因此实现模 M计数器的基本方法有两种：
工作波形
0111
0110
0101
0100
0011
CP Q0 Q1 Q2 Q3
用反馈置数法构成九进制加法 计数器(2)
1
ET Q0 Q1 Q2 Q3 CO
1 EP
74LS161
CP ＞CP CR D0 D1 D2 D3 LD
1
11 10
LD CO
4位二进制计数器状态表
计数顺序
电路状态
Q3
Q2
Q1
0 0 000
X 0 X 计数状态
X0 X 0
情况一：计数时钟先进入CP0时的计数编码。
Q3
CP
Q0
CP0 2
CP1
Q2 5
Q1
Q3 Q2 Q1 CP1 Q0
000
0
000
1
001
0
001
1
十进 制数
0 1 2 3
Q3 Q2 Q1
000 001 010 011 100
010 010 011 011 100 100 000
04 15 06 17 08 19 00
数字电路译码器PPT课件
解：(1) 根据逻辑函数选择译码器。 A、B、C三变量，选3线—8线译码器 CT74LS138。该译码器输出低电平有效。
(2) 写出标准与—或表达式→与
S1
非表达式。
S2
Y1 ABC ABC C
S3
= ABC ABC ABC ABC ABC
74LS138
= m1 m3 m5 m6 m7
Y 9 A3 A2 A1A0 …
Y 15 A3 A2 A1A0
第27页/共45页
A
S1
S2
S3
D
C B
(4) 画连线图
令A3=A、A2=B、A1=C、A0=D
S1 S2 S3
& Y
第28页/共45页
6.2.3 显示译码器
能够显示数字的器件称为数字显示器。 显示译码器----将与数字对应的二进制代码翻译成数字 显示器所能识别的信号的译码器。
Y3 A2 A1A0 m3
Y4 A2 A1 A0 m4
Y5 A2 A1A0 m5
令A2=A、A1=B、A0=C
Y6 A2 A1 A0 m6 Y7 A2 A1A0 m7
Y m1m3 m5 m6 m7 Y1Y 3Y 5Y 6Y 7
Y2 m0 m7 Y 0Y 7
第24页/共45页
第26页/共45页
(3) 将逻辑函数式和4-16译码器输出表达式比较
Y 0 A3 A2 A1A0
Y 1 A3 A2 A1A0 Y 2 A3 A2A1A0 … Y 7 A3A2 A1A0
Y 8 A3 A2 A1A0
令A3=A、A2=B、A1=C、A0=D
F m0 m1m3 m14 m15 Y 0Y 1Y 3Y 14Y 15
S1
(2) 写出标准与—或表达式→与
S1
非表达式。
S2
Y1 ABC ABC C
S3
= ABC ABC ABC ABC ABC
74LS138
= m1 m3 m5 m6 m7
Y 9 A3 A2 A1A0 …
Y 15 A3 A2 A1A0
第27页/共45页
A
S1
S2
S3
D
C B
(4) 画连线图
令A3=A、A2=B、A1=C、A0=D
S1 S2 S3
& Y
第28页/共45页
6.2.3 显示译码器
能够显示数字的器件称为数字显示器。 显示译码器----将与数字对应的二进制代码翻译成数字 显示器所能识别的信号的译码器。
Y3 A2 A1A0 m3
Y4 A2 A1 A0 m4
Y5 A2 A1A0 m5
令A2=A、A1=B、A0=C
Y6 A2 A1 A0 m6 Y7 A2 A1A0 m7
Y m1m3 m5 m6 m7 Y1Y 3Y 5Y 6Y 7
Y2 m0 m7 Y 0Y 7
第24页/共45页
第26页/共45页
(3) 将逻辑函数式和4-16译码器输出表达式比较
Y 0 A3 A2 A1A0
Y 1 A3 A2 A1A0 Y 2 A3 A2A1A0 … Y 7 A3A2 A1A0
Y 8 A3 A2 A1A0
令A3=A、A2=B、A1=C、A0=D
F m0 m1m3 m14 m15 Y 0Y 1Y 3Y 14Y 15
S1
数字电路课件——计数器
D0示…D的n：所数有据控加制载端端，，在可其能有Q的0…还Qn会：计数器输出端
上初有这加始载值自些的 。己控数独制据特端决的，定了控可计制以数端用的，一合个R理计D：利数清用器零端
提
CU实、现CD多：种分别进为制加计法数计。数
进位端和减法计数借位端。
示
第五章
6
5.1.2 二进制计数器
两个重要概念
▲ 引脚功能说明
S1、 S2：当S1 S2 = 1时计数器置“9”，即被置成1001状态，与CP无关。且优 先 级别最高。
RD1、RD2：当S1 S2 = 0时，RD1 RD2 = 1计数器清零。 Q3Q2Q1Q0：输出端
CP0、 CP1：双时钟输入端
2020/10/13
第五章 14
▲ 二—五—十进制计数器74LS90 逻辑图如图5.9所示。图中FF0构
n 位二进制计数器：
即由n 个触发器组成的二进制计数器。
计数器的模（计数容量）：
将n 位二进制计数器所对应的 2n=N
个有效状态，称为计数器的模。
若n=1，2，3…，则N=2，4，8…，相应的计数器称为模2计 数器，模4计数器和模8计数器。
2020/10/13
第五章
7
1. 同步二进制计数器
74LS161集成计数器
输出
Q0 Q1 Q2 Q3
0000 d0 d1 d2 d3
计数 保持 保持
74LS161是典 型的4位二进制同 步加法计数器， 异步清除。同于 74161。
第五章
8
（3）74LS161的功能与特点
0 0 1 1
0 0 0 0
2020/10/13
状态图
波形图
◆ 74LS161有异步置“0” 功能。当清除端RD 为低 电平时，无论其它各输
译码器幻灯片
图中D为最高位，A为最低位。 当D = 0 时，选中第Ⅰ片74LS138。 当D = 1 时，选中第Ⅱ片74LS138。
12
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
D C B A Y8 Y9 Y10 Y11Y12 Y13 Y14 Y15
输出
说明
012345 67 74LS138－Ⅰ
1 2 4 S1 S 2 S3
6
74LS139的功能表（真值表）：
输入
输出
S A1 A0 Y0 Y1 Y2 Y3 1 ×× 1 1 1 1
0 000111 0 011011 0 101101 0 111110
当S＝0时，译码器 正常译码；
当S＝1时，输出 全 为 “ 1” ， 译 码 器处于禁止状态， 不能工作。。
因ＴＴＬ与非门输出为“0”电平时，功耗较大。而 采用译中输出为“0”电平时，其余三个门的输出端就为 “1”电平，可以降低整个电路的功耗，所以译码器的输 出常采用反码输出。即译中输出为“0”。
一般循环码的3，是按循环码首尾各去掉3 14
种状态而得，它也是一种变权码。
15
循环码 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
0 1 1 1 Y7
由表可见，高8位与低8 位主要是第四位（最高位D） 不同，即两片的后三位地址 端是一样的。
得到4线－16线译码器
1000 1001 1010
Y8 Y9 Y10
高8位时，D=1 第一片 S1=1,
1011 1100
Y11 Y12
S2=D=1, S3 0 处于不工作 （禁止状态）；
12
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
D C B A Y8 Y9 Y10 Y11Y12 Y13 Y14 Y15
输出
说明
012345 67 74LS138－Ⅰ
1 2 4 S1 S 2 S3
6
74LS139的功能表（真值表）：
输入
输出
S A1 A0 Y0 Y1 Y2 Y3 1 ×× 1 1 1 1
0 000111 0 011011 0 101101 0 111110
当S＝0时，译码器 正常译码；
当S＝1时，输出 全 为 “ 1” ， 译 码 器处于禁止状态， 不能工作。。
因ＴＴＬ与非门输出为“0”电平时，功耗较大。而 采用译中输出为“0”电平时，其余三个门的输出端就为 “1”电平，可以降低整个电路的功耗，所以译码器的输 出常采用反码输出。即译中输出为“0”。
一般循环码的3，是按循环码首尾各去掉3 14
种状态而得，它也是一种变权码。
15
循环码 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
0 1 1 1 Y7
由表可见，高8位与低8 位主要是第四位（最高位D） 不同，即两片的后三位地址 端是一样的。
得到4线－16线译码器
1000 1001 1010
Y8 Y9 Y10
高8位时，D=1 第一片 S1=1,
1011 1100
Y11 Y12
S2=D=1, S3 0 处于不工作 （禁止状态）；
数字电路-编码器与译码器演示幻灯片共26页
谢谢！
61、奢侈是舒适的，否则就不是奢侈 。——CocoCha nel 62、少而好学，如日出之阳；壮而好学 ，如日 中之光 ；志而 好学， 如炳烛 之光。 ——刘 向 63、三军可夺帅也，匹夫不可夺志也。 ——孔 丘 64、人生就是学校。在那里，与其说好 的教师 是幸福 ，不如 说好的 教师是 不幸。 ——海 贝尔 65、接受挑战，就可以享受胜利的喜悦 。——杰纳勒 尔·乔治·S·巴顿
数字电路-编码器与译码器演示幻灯片
•
6、黄金时代是在我们的前面，而不在 我们的 后面。
•
பைடு நூலகம்
7、心急吃不了热汤圆。
•
8、你可以很有个性，但某些时候请收 敛。
•
9、只为成功找方法，不为失败找借口 (蹩脚 的工人 总是说 工具不 好)。
•
10、只要下定决心克服恐惧，便几乎 能克服 任何恐 惧。因 为，请 记住， 除了在 脑海中 ，恐惧 无处藏 身。-- 戴尔． 卡耐基 。
实验四_计数译码显示
实验四 计数、译码、显示综合实验一、实验目的1、熟悉计数、译码、显示电路的工作原理及电路结构；2、了解计数器、译码器和显示器的逻辑功能；3、运用计数器、译码器和显示集成组件进行计数显示。
二、实验原理该实验电路由计数、译码、显示三部分构成。
计数单元是集成电路74LS192，它的引脚排列如图1。
74LS192是由四组触发器按8421BCD 码形式构成的十进制计数器，它具有双时钟输入，可进行加法和减法计数。
此外，还具有异步清零、异步置数和状态保持的功能。
它的功能真值表如表1所示。
译码电路采用集成电路74LS248，它是七段LED 字符显示译码器，其引脚排列如图2所示，输入的BCD 码由A 0、A 1、A 2、A 3输入，然后按字形规则译码后从Y 输出，输出端Y a 、Y b …..Y g 对CR VCC D 0D 1D 2D 3Q 0Q 2Q 1Q 3GNDCP D CP U BO CO LD图1. 74LS192引脚图表1. 74LS192功能表应于图3所示数码字形的a 、b 、……g 段。
本实验选用的显示器为共阴极型七段LED 显示器，七段中的每一段（取名为a 、b 、c 、d 、e 、f 、g ）均是一个发光二极管，当显示某一数字，例如显示“4”时，输入端f 、g 、b 、c 必须是高电平使相应字段发光。
74LS248的输入BCD 码与输出译码之间的对应关系如表2所示。
74LS192、74LS248及数码管相应端口的连接关系如图4所示。
在计数状态下，74LS192的输出端Q 3、Q 2、Q 1、Q 0有相应的计数输出传送到译码器74LS248的输入端，经74LS248译码后的输出传送到数码管的对应输入，即可显示输入的计数脉冲数。
图2. 74LS248引脚图图3. 数码管表2. 74LS248的输入BCD 码与输出译码之间的对应关系图4. 74LS192、74LS248及数码管相应端口的连接关系三、实验内容及实验报告要求1、首先根据图4在实验板上将74LS192、74LS248及数码管的相应端口连接好。
实验9、计数译码显示电路
提高实验难度和挑战性
为了不断提高自己的实践能力和创新能力，我们将尝试设计更加复杂、 具有挑战性的数字电路实验项目，如高性能计数器、可编程逻辑器件等。
THANKS FOR WATCHING
感谢您的观看
实验过程
在实验过程中，我们按照实验指导书 的要求，逐步完成了电路的搭建和调 试。首先，我们设计了计数器电路， 实现了对输入信号的计数功能。然后 ，我们设计了译码器电路，将计数器 的输出信号转换为对应的数字显示信 号。最后，我们将计数器和译码器电 路连接起来，构成了完整的计数译码 显示电路。
实验结果
经过反复的调试和优化，我们成功实 现了计数译码显示电路的功能。该电 路能够准确地对输入信号进行计数， 并将计数结果以数字形式显示出来。 同时，我们还对电路的性能进行了测 试和分析，验证了电路的稳定性和可 靠性。
实验背景
计数译码显示电路是数字系统中常用的电路之一，用于将数字信号转换为可视化的数字显示。
计数译码显示电路通常由计数器、译码器和显示器等部分组成，其中计数器用于对输入信号 进行计数，译码器用于将计数器的输出信号转换为对应的数字显示信号，显示器则用于显示 数字信号。
在实际应用中，计数译码显示电路被广泛应用于各种数字仪表、控制器和智能终端等领域。
对未来实验的展望
01
深入研究数字电路
在今后的实验中，我们将进一步深入研究数字电路的基本原理和设计方
法，探索更加高效、稳定的电路设计方案。
02 03
拓展应用领域
除了计数译码显示电路外，我们还可以将数字电路应用于其他领域，如 通信、控制、数据处理等。因此，我们将积极拓展数字电路的应用范围， 探索其在不同领域中的应用潜力。
03 实验步骤与操作
搭建计数译码显示电路
为了不断提高自己的实践能力和创新能力，我们将尝试设计更加复杂、 具有挑战性的数字电路实验项目，如高性能计数器、可编程逻辑器件等。
THANKS FOR WATCHING
感谢您的观看
实验过程
在实验过程中，我们按照实验指导书 的要求，逐步完成了电路的搭建和调 试。首先，我们设计了计数器电路， 实现了对输入信号的计数功能。然后 ，我们设计了译码器电路，将计数器 的输出信号转换为对应的数字显示信 号。最后，我们将计数器和译码器电 路连接起来，构成了完整的计数译码 显示电路。
实验结果
经过反复的调试和优化，我们成功实 现了计数译码显示电路的功能。该电 路能够准确地对输入信号进行计数， 并将计数结果以数字形式显示出来。 同时，我们还对电路的性能进行了测 试和分析，验证了电路的稳定性和可 靠性。
实验背景
计数译码显示电路是数字系统中常用的电路之一，用于将数字信号转换为可视化的数字显示。
计数译码显示电路通常由计数器、译码器和显示器等部分组成，其中计数器用于对输入信号 进行计数，译码器用于将计数器的输出信号转换为对应的数字显示信号，显示器则用于显示 数字信号。
在实际应用中，计数译码显示电路被广泛应用于各种数字仪表、控制器和智能终端等领域。
对未来实验的展望
01
深入研究数字电路
在今后的实验中，我们将进一步深入研究数字电路的基本原理和设计方
法，探索更加高效、稳定的电路设计方案。
02 03
拓展应用领域
除了计数译码显示电路外，我们还可以将数字电路应用于其他领域，如 通信、控制、数据处理等。因此，我们将积极拓展数字电路的应用范围， 探索其在不同领域中的应用潜力。
03 实验步骤与操作
搭建计数译码显示电路
译码器及数码显示电路
4.1 概述
常用组合逻辑电路模块的品种很多， 主要有全加器、编码器、译码器、数据 分配器、数据选择器、数值比较器等。 对逻辑电路的学习主要掌握电路的端 子名称、作用以及有效控制电平。
4.2
编码器
编码：用文字、符号或数码表示特定的对象。
二进制编码：输入M位代码 ，输出N位二 进制代码 M≤2N
4.2 编码器
据3个二进制数相加及加法规则，不难列出全加器的真值表。表 中Ai、Bi为两个1位二进制数，Ci是低位的进位数，Si为全加和， Ci+1是向相邻高位的进位数。
据表可得Si和Ci+1的逻辑表达式：
Si Ai B i Ci Ai Bi C i Ai B i C i Ai Bi Ci Ci ( Ai B i Ai Bi ) C i ( Ai Bi Ai B i ) Ai Bi Ci Ci 1 Ai Bi Ci Ai B i Ci Ai Bi C i Ai Bi Ci Ci ( Ai Bi Ai B i ) Ai Bi (C i Ci ) Ci ( A B ) Ai Bi
(4)．集成加法器的应用。
（1）加法器级联实现多位二进制数加法运算 图(a)所示74283是一种典型的集成加法器。一片74283只 能进行4位二进制数的加法运算，将多片74283进行级联， 就可扩展加法运算的位数。
（2）用74283构成一位8421BCD码加法器。
本单元学习指导
编码器、译码器、数据选择器、数据分配器加法 器、数值比较器等是常用的组合电路器件。 编码器主要是实现把一些数字、符号、文字等用 二进制代码表示的器件。译码器相当于是编码器的逆 过程。数据选择器、数据分配器主要用于数据的传送 ，从而实现数据点对点的传送和数据传送的并行-串 行的转换。数值比较器由于其可以比较数值的大小从 而应用于一些判断电路。加法器是CPU的核心器件， 可以完成加法和减法的运算。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
则输出a ~ g全为低电平，数码管熄灭不亮。
★ LE为锁定输入，优先级再次之。在LT= 1、BI= 1条件下， LE接高电平，则输出a ~ g状态锁定，保持不变。
因此，CC4511在译码工作状态时，必须LT= 1、BI= 1、
LE = 0。
PPT课件
9
二. 实验原理
3.数码显示器
1）作用：直观的显示数码。
计数器、译码器和数码显示器 的应用
PPT课件
1
一. 实验目的
1．掌握计数器的逻辑功能及使用方法。 2．熟悉译码器和数码显示器的使用方
法。
PPT课件
2
二. 实验原理
1.计数器
是数字系统的基本逻辑器件。 ◆记录输入时钟脉冲的个数 ◆实现分频、定时 ◆产生节拍脉冲和脉冲序列
计数器的分类：
按工作方式分：同步式和异步式；
N哪一个作为触发PP信T课号件 ？
14
三.实验内容
2.用CC4518、CC4511、SM4205和门电路构成一个10 以内任意进制计数、译码、显示电路。
五进制或七进制，自行设计电路（使用反馈清零法）。
可以参考图7-4构成六进制加计数器的方法。
1）静态实验：N加单脉冲，验证电路的正确性。
2）动态实验：N加连续脉冲，观察并记录输出与计数脉冲 的波形。
2）分类： •按显示器发光段数分为七段显示或八端显示；
•按显示器所用发光材料分为荧光数码管、半导体数码 管（LED）及液晶显示器。
PPT课件
10
二. 实验原理
七段数码显示器：
七段发光线段分别用a、b、c、d、e、f、g七个小写字母表示。
PPT课件
11
二. 实验原理
LED有两种：共阳极型和共阴极型：
CR是清零端，高电平有效，不用时应置低电平。
计数脉冲的输入方式 ：
CP端输入，为上升沿触发，EN端接高电平。
EN端输入，为下降沿P触PT课发件 ，CP端接低电平。
4
二. 实验原理
CC4518应用：
★实现十进制加计数
电路：
波形图：
计数脉冲N由EN端输入，实现了十进制加计数。 每来一个计数脉冲，计数器PPT课就件加1， 逢十恢复为零。 5
二. 实验原理
★实现一百进制加计数
十位计数器的EN接个位计数器的Q3。
思考：如用CP作为计数脉冲构成一百进
制加计数，如何实现？
PPT课件
6
二. 实验原理
★实现非十进制加计数（如六进制）
利用清零功能，将输出信号反馈到清零端，实现任 意进制的加计数器。
当Q3 ~ Q0 初态为0时，在前五个计数脉冲作用下，正常
按计数进制分：二进制、十进制、任意进制；
按计数方式分：加计数、减计数、可逆计数器。
PPT课件
3
二. 实验原理
CC4518功能：双二—十进制同步加计数器
逻辑符号：
功能表：
CP
EN
Cr
↑
1
0
0
↓
0
↓
×
0
×
↑
0
↑
0
0
1
↓
0
×
×
1
Q3Q2Q1Q0 加计数 加计数 不变 不变 不变 不变
Q3 ~ Q0 = 0
地
LED优点：亮度高、字形清晰，工作电压低（1.5~3V）、
体积小、可靠性高、寿命长，PPT响课件应速度极快。
12
三.实验内容
1.用CC4518、CC4511、SM4205构成一个十进制计数、
译码、显示电路。 1）静态实验：
实验箱内部 已经连接
N接单脉冲，每按一次单脉冲按键， 来一个计数脉冲，数码管显示数字加1， 在0~9之间变化。
2）动态实验：
N接连续脉冲，f = 1024Hz，用示 波器观察Q3 ~ Q0及N的波形，注意它 们的时序关系，把波形记录下来。（观 察时N应展现10个脉冲波形）
PPT课件
13
三实验内容
N：
Q0: Q1： Q2： Q3：
012 3 456 7 8 9 01
思考：观察波形时，应选用Q3、Q2、Q1、Q0、
3.用一片CC4518和门电路构成一个24（或60）进制计数 器，画出电路图。
PPT课件
16
PPT课件
17
பைடு நூலகம்
计数；当第六个脉冲下降沿到来时， Q3 ~ Q0 的状态变为
0110，Q2、Q1经过门电路，使CR端由原来的“0”变为“1”，
立刻清零，使Q3 ~ Q0变为0P，PT课从件 而实现模6加计数。
7
二. 实验原理
2.译码器
将具有特定含义的二进制码进行辨别，并转换成控制信号。
CC4511七段锁存/译码/驱动器：
逻辑符号：
功能表：
PPT课件
8
二. 实验原理
输入D、C、B、A为8421码，输出a、b、c、d、e、f、 g为高电平输出有效。
★ LT为灯测试端，优先级最高。LT低电平，译码器的输出a ~ g全为 高电平，七段数码显示器显示8字型。
★ BI为灭灯输入，优先级次之。在LT= 1条件下，BI接低电平，
思考：观察波形时，又应选用Q3、Q2、Q1、
Q0、N哪一个作为PP触T课发件信号？
15
四.思考题
1.用一片CC4518中两个十进制计数器级联构成一个百进 制计数器，能否将计数脉冲加在CP端？如能，试画出 电路图。（提示：需加门电路）
2.七段译码/驱动器74LS247的输出a~g为低电平有效， 那么应采用共阴极还是共阳极数码管显示？
★ LE为锁定输入，优先级再次之。在LT= 1、BI= 1条件下， LE接高电平，则输出a ~ g状态锁定，保持不变。
因此，CC4511在译码工作状态时，必须LT= 1、BI= 1、
LE = 0。
PPT课件
9
二. 实验原理
3.数码显示器
1）作用：直观的显示数码。
计数器、译码器和数码显示器 的应用
PPT课件
1
一. 实验目的
1．掌握计数器的逻辑功能及使用方法。 2．熟悉译码器和数码显示器的使用方
法。
PPT课件
2
二. 实验原理
1.计数器
是数字系统的基本逻辑器件。 ◆记录输入时钟脉冲的个数 ◆实现分频、定时 ◆产生节拍脉冲和脉冲序列
计数器的分类：
按工作方式分：同步式和异步式；
N哪一个作为触发PP信T课号件 ？
14
三.实验内容
2.用CC4518、CC4511、SM4205和门电路构成一个10 以内任意进制计数、译码、显示电路。
五进制或七进制，自行设计电路（使用反馈清零法）。
可以参考图7-4构成六进制加计数器的方法。
1）静态实验：N加单脉冲，验证电路的正确性。
2）动态实验：N加连续脉冲，观察并记录输出与计数脉冲 的波形。
2）分类： •按显示器发光段数分为七段显示或八端显示；
•按显示器所用发光材料分为荧光数码管、半导体数码 管（LED）及液晶显示器。
PPT课件
10
二. 实验原理
七段数码显示器：
七段发光线段分别用a、b、c、d、e、f、g七个小写字母表示。
PPT课件
11
二. 实验原理
LED有两种：共阳极型和共阴极型：
CR是清零端，高电平有效，不用时应置低电平。
计数脉冲的输入方式 ：
CP端输入，为上升沿触发，EN端接高电平。
EN端输入，为下降沿P触PT课发件 ，CP端接低电平。
4
二. 实验原理
CC4518应用：
★实现十进制加计数
电路：
波形图：
计数脉冲N由EN端输入，实现了十进制加计数。 每来一个计数脉冲，计数器PPT课就件加1， 逢十恢复为零。 5
二. 实验原理
★实现一百进制加计数
十位计数器的EN接个位计数器的Q3。
思考：如用CP作为计数脉冲构成一百进
制加计数，如何实现？
PPT课件
6
二. 实验原理
★实现非十进制加计数（如六进制）
利用清零功能，将输出信号反馈到清零端，实现任 意进制的加计数器。
当Q3 ~ Q0 初态为0时，在前五个计数脉冲作用下，正常
按计数进制分：二进制、十进制、任意进制；
按计数方式分：加计数、减计数、可逆计数器。
PPT课件
3
二. 实验原理
CC4518功能：双二—十进制同步加计数器
逻辑符号：
功能表：
CP
EN
Cr
↑
1
0
0
↓
0
↓
×
0
×
↑
0
↑
0
0
1
↓
0
×
×
1
Q3Q2Q1Q0 加计数 加计数 不变 不变 不变 不变
Q3 ~ Q0 = 0
地
LED优点：亮度高、字形清晰，工作电压低（1.5~3V）、
体积小、可靠性高、寿命长，PPT响课件应速度极快。
12
三.实验内容
1.用CC4518、CC4511、SM4205构成一个十进制计数、
译码、显示电路。 1）静态实验：
实验箱内部 已经连接
N接单脉冲，每按一次单脉冲按键， 来一个计数脉冲，数码管显示数字加1， 在0~9之间变化。
2）动态实验：
N接连续脉冲，f = 1024Hz，用示 波器观察Q3 ~ Q0及N的波形，注意它 们的时序关系，把波形记录下来。（观 察时N应展现10个脉冲波形）
PPT课件
13
三实验内容
N：
Q0: Q1： Q2： Q3：
012 3 456 7 8 9 01
思考：观察波形时，应选用Q3、Q2、Q1、Q0、
3.用一片CC4518和门电路构成一个24（或60）进制计数 器，画出电路图。
PPT课件
16
PPT课件
17
பைடு நூலகம்
计数；当第六个脉冲下降沿到来时， Q3 ~ Q0 的状态变为
0110，Q2、Q1经过门电路，使CR端由原来的“0”变为“1”，
立刻清零，使Q3 ~ Q0变为0P，PT课从件 而实现模6加计数。
7
二. 实验原理
2.译码器
将具有特定含义的二进制码进行辨别，并转换成控制信号。
CC4511七段锁存/译码/驱动器：
逻辑符号：
功能表：
PPT课件
8
二. 实验原理
输入D、C、B、A为8421码，输出a、b、c、d、e、f、 g为高电平输出有效。
★ LT为灯测试端，优先级最高。LT低电平，译码器的输出a ~ g全为 高电平，七段数码显示器显示8字型。
★ BI为灭灯输入，优先级次之。在LT= 1条件下，BI接低电平，
思考：观察波形时，又应选用Q3、Q2、Q1、
Q0、N哪一个作为PP触T课发件信号？
15
四.思考题
1.用一片CC4518中两个十进制计数器级联构成一个百进 制计数器，能否将计数脉冲加在CP端？如能，试画出 电路图。（提示：需加门电路）
2.七段译码/驱动器74LS247的输出a~g为低电平有效， 那么应采用共阴极还是共阳极数码管显示？