实验三选数据选择器实验报告
数据选择器及其应用实验报告
数据选择器及其应用实验报告数据选择器及其应用实验报告引言：数据选择器是数字电路中常见的一种基本逻辑电路元件，它用于从多个输入信号中选择一个输出信号。
在本次实验中，我们将通过设计和搭建一个数据选择器电路，并探讨其在实际应用中的潜力和限制。
一、实验目的本次实验的主要目的是通过搭建一个4位数据选择器电路，掌握数据选择器的原理和工作方式，并且了解其在数字电路中的应用。
二、实验器材和材料1. 电路模拟软件：我们选择了Multisim作为实验中的电路模拟软件，它可以帮助我们方便地进行电路设计和模拟。
2. 逻辑门芯片：我们使用了74LS153作为数据选择器的逻辑门芯片，它具有两个4-输入、1-输出的数据选择器。
3. 连接线、电源等辅助材料。
三、实验步骤1. 根据74LS153的逻辑图和引脚功能图，连接电路。
我们将两个74LS153芯片并联，以扩展数据选择器的位数，从而实现4位数据选择器。
2. 使用Multisim软件，设计并搭建电路。
根据74LS153的引脚功能图，将芯片的输入端与信号源相连，输出端与LED灯相连，以便观察电路的输出情况。
3. 对电路进行仿真测试。
通过Multisim软件，输入不同的数据信号，观察LED 灯的亮灭情况，并记录下来。
4. 分析和总结实验结果。
根据实验数据和观察结果，我们将对数据选择器的工作原理和应用进行分析和总结。
四、实验结果与分析在实验中，我们输入了不同的数据信号，观察到LED灯的亮灭情况与输入信号的变化相对应。
这验证了数据选择器的正确工作，并且证明了其在数字电路中的应用潜力。
然而，我们也发现了一些限制和局限性。
首先，数据选择器的位数限制了它能够处理的输入信号的数量。
在本次实验中，我们使用了4位数据选择器，因此只能选择4个输入信号中的一个。
如果需要选择更多的输入信号，我们需要使用更多的数据选择器进行级联。
此外，数据选择器的速度也是一个重要的考量因素。
在实际应用中，我们需要根据具体的需求选择适合的数据选择器，以确保其能够满足系统的时序要求。
数电实验三-数据选择器和译码器应用
电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。
2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。
3、使用数据选择器和译码器实现特定电路。
二、实验容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。
（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。
）画出电路的原理图，将电路下载到开发板进行验证。
根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2. 人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。
画出电路的原理图，通过仿真进行验证。
血型献血受血a b c dA 0 0 0 0B 0 1 0 1AB 1 0 1 0O 1 1 1 1真值表：a b c d Y0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1 根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。
根据题意画出真值表如下输入输出Ci A B S Co0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。
实验三-数据选择器译码器全加器
实验三：数据选择器和译码器应用1. 能力培养目标● 理解数据选择器和译码器的逻辑功能● 运用数据选择器和译码器的逻辑关系设计实际应用2. 项目任务要求（1）测试4选1数据选择器的逻辑功能，通过示波器观测每种组合下数据选择器的输出波形（2）测试2-4线译码器的逻辑功能（3）将2-4线译码器扩展组成3-8线译码器，利用两个2-4线译码器扩展组成3-8线译码器（4）利用2-4线译码器设计并实现组合逻辑电路B A F ⊕=【选做】3. 项目分析（1） 数据选择器及主流芯片数据选择器是一种多输入、单输出的组合逻辑电路，其应用主要包括通过级联进行通道扩展数据输入端的个数；或者配合门电路实现逻辑函数，组成函数发生器。
数据选择器中常见的芯片有双4选1数据选择器74LS153芯片。
74LS153中的引脚G 用于控制输出。
当G 为高电平时，禁止输出，引脚Y 输出为低电平；当G 为低电平时，允许输出，由数据选择端B 、A 决定C 0、C 1、C 2、C 3中的哪个数据送往数据输出端Y 。
14131211109161234567双4选1数据选择器 74LS153Vcc2GA2C 32C 22C 12C 01Y1GB1C 31C 21C 11C 01582YGND图2-3-1 74LS153引脚结构图 表2-3-1 4选1数据选择器真值表选择输入 数据输入 选通 输出 B A C 0 C 1 C 2 C 3 G Y X X X X X X H L L L L X X X L L L L H X X X L H L H X L X X L L L H X H X X L H H L X X L X L L H L X X H X L H H H X X X L L L H HX X X HLH（2） 译码器及主流芯片译码器中常见的芯片有双2-4线译码器74LS139，其引脚结构图和真值表分别如下：14131211109161234567双2-4线译码器 74LS139Vcc2G2A2B2Y 02Y 12Y 21Y 31G1A1B1Y 01Y 11Y 21582Y 3GND图2-3-2 74LS139引脚结构图 表2-3-2 2-4线译码器真值表输入端输出端允许G选择B AY 0（____________________0BA G Y =） Y 1（_________________1B A G Y =） Y 2（_________________2B A G Y =）Y 3（______________3B A G Y =）H X X H H H H L L L L H H H L L H H L H H L H L H H L H LH HH H H L在74LS139中，引脚G 用于控制输出。
实验三 组合逻辑电路
实验三组合逻辑电路(常用门电路、译码器和数据选择器)一、实验目的1．掌握组合逻辑电路的设计方法2．了解组合逻辑电路的冒险现象与消除方法3．熟悉常用门电路逻辑器件的使用方法4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法1．设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。
组合逻辑电路的一般设计步骤如图3.1所示。
图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。
2. 组合电路的竞争与冒险（旧实验指导书P17～20）（二）常用组合逻辑器件1．四二输入与非门74LS0074LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。
它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。
图3.2 74LS00引脚排列及内部逻辑结构2．二四输入与非门74LS2074LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。
它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。
图3.3 74LS20引脚排列及内部逻辑结构3．四二输入异或门74LS8674LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。
它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。
图3.4 74LS86引脚排列及内部逻辑结构3．3线－8线译码器74LS13874LS138是集成3线－8线译码器，其功能表见表3.1。
它的输出表达式为i A B iY G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。
74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。
实验报告——数据选择器及其应用
实验三项目名称：数据选择器及其应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的方法二、实验设备1、数字电子技术实验箱2、74LS1513、 74LS153三、实验内容及步骤1、测试数据选择器74LS151的逻辑功能接图3－4接线，地址端A2、A1、A、数据端D～D7、使能端S共12个引脚接逻辑开关，输出端Q接逻辑电平显示器，按74LS151功能表逐项进行测试，完成表格3-3。
拨动逻辑开关，使D0～D7的状态分别为：10011010图3－4 74LS151逻辑功能测试表3－32、测试74LS153的逻辑功能接图3－5接线，地址端A 1、A 0、数据端1D 0～1D 3、数据端2D 0～2D 3、使能端1S 、2S 共12个引脚接逻辑开关，输出端1Q 、2Q 接逻辑电平显示器，按74LS153功能表逐项进行测试，完成表格3-4。
拨动逻辑开关，使1D 0～1D 3 的状态分别为：1001；2D 0～2D 3 的状态分别为1010。
图3－5 74LS153引脚功能表3－43、用8选1数据选择器74LS151实现逻辑函数 1）按下图接线图3-6接图。
C B C A B A F ++=图3－6 用8选1数据选择器实现C B C A B A F ++=2）验证逻辑功能，即：A 2A 1A 0＝CBA ，ABC 给不同的值，完成F 的数值，并验证结果是否满足 表3－55、用8选1数据选择器74LS151实现函数 B A B A F +=（1）将A 、B 加到地址端A 1、A 0，而A 2接地，由图3－7可见，将D 1、D 2接“1”及D 0、D 3接地，其余数据输入端D 4～D 7都接地,则8选1数据选择器的输出Q ，便实现了函数A B B A F += 。
图3－7 8选1数据选择器实现B A B A F += 的接线图（2）完成表格3－6表3-6CB C A B A F ++=四、思考题1、对实验步骤的电路，记录测试结果2、分别列举74LS151和74LS153有哪些实际用途。
数据选择器和译码器实验报告
竭诚为您提供优质文档/双击可除数据选择器和译码器实验报告篇一：实验二译码器与数据选择器的功能测试及应用(实验报告)实验2译码器与数据选择器的功能测试及应用一.实验目的与要求（5分）1.掌握中规模集成译码器与数据选择器的逻辑功能和使用方法；2.学习用集成译码器与数据选择器构成组合逻辑电路的方法。
三、实验原理与内容（20分）1.译码器（1）译码与译码器的概念译码是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意，实现译码功能的电路称为译码器。
（2）译码器分类译码器分为通用译码器（包括二进制、二─十进制译码器）与显示译码器（包括TTL共阴显示译码器、TTL共阳显示译码器等）两大类。
（3）利用译码器实现组合逻辑函数二进制、二─十进制译码器的输出端的逻辑式是以输入变量最小项(取反)的形式，故这种译码器也叫最小项译码器，利用最小项译码器可以实现简单的组合逻辑电路。
2.数据选择器（1)数据选择器概念与功能数据选择器可以实现从多路数据传输中选择任何一路信号输出，选择的控制由地址码决定。
数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。
（2）用数据选择器实现组合逻辑函数选择器输出为标准与或式，含地址变量的全部最小项。
例如四选一数据选择器输出如下：Y=A1A0D3+A1A0D2+A1A0D1+A1A0D0而任何组合逻辑函数都可以表示成为以上的表示形式，故可用数据选择器实现。
四．实验步骤与记录（30分）1.译码器74Ls139功能测试测试译码器74Ls139中任意一组2-4线译码器的功能，其中译码器的输入端s、A1、A0接拨码开关输出口，输出Y0~Y3接发光管。
改变拨码开关开关的状态，观察输出，写出Y0~Y3的输出。
实验电路图如下：（请同学们完善，要求用铅笔做图)2.用译码器实现逻辑函数F=Abc+Abc。
用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
实验电路图如下：（请同学们完善，要求用铅笔做图)3.用8选1数据选择器74Ls151实现函数F=Abc+Abc+Abc+Abc，用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
数据选择器实验报告.docx
实验三数据选择器实验人员：班号：学号：一、实验目的(1) 熟悉并掌握数据选择器的功能。
(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。
(3) 用双4选1数据选择器74LS153 设计出一个全加法器。
二、实验设备数字电路实验箱，74LS00，74LS153。
三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。
74LS153含有两个4选1数据选择器，其中A0和A1为芯片的公共地址输入端，Vcc 和GND分别为芯片的公共电源端和接地端。
Figure1为其管脚图：Figure 11Q=A1A01D0+A1A0?1D1+A1A0?1D2+A1A0?1D32Q=A1A02D0+A1A0?2D1+A1A0?2D2+A1A0?2D3按下图连接电路：Figure 2(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F。
利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
思路：由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。
而公共的A0、A1两个地址输入端和S使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端Dx 中。
本实验可以降一维，也可以降两位。
由于两位比较复杂，本实验选择使用降一维的方式。
做法：画出如应用题中实现所需功能的卡诺图：将D 降到数据输入端中。
对应的卡诺图如下：其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。
电路如Figure 3所示（图中Cx 即Dx，后面的图均为如此）：Figure 3(3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
数电实验三 数据选择器及其应用
实验三数据选择器及其应用一、实验目的1.通过试验的方法学习数据选择器的电路结构和特点；2.掌握数据选择器的逻辑功能及其基本应用。
二、实验设备1.数字电路试验箱2.数字万用表3.74LS00、74LS153以及基本门电路三、实验原理数据选择器（multiplexer）又称为多路开关, 是一种重要的组合逻辑部件, 它可以实现从多路数据中选择任何一路数据输出, 选择的控制由专门的端口编码决定, 称为地址码, 数据选择器可以完成很多的逻辑功能, 例如函数发生器、桶形移位器、并串转换器、波形产生器等。
1.双四选一数据选择器常见的双四选一数据选择器为TTL双极型数字集成逻辑电路74LS153, 它有两个4选1, 外形为双列直插, 引脚排列如图所示, 逻辑符号如图所示。
其中D0、D1.D2.D3为数据输入端, A0、A1为数据选择器的控制端（地址码）, 同时控制两个选择器的数据输出, 为工作状态控制端（使能端）, 74LS153的功能表见表。
图74LS000的引脚排列, 其功能表见表为。
其中:74LS153引脚图 74LS153逻辑符号74LS153功能表输入输出A1 A0 1Q 2Q0 X X 0 00 0 0 1D0 2D00 0 1 1D1 2D10 1 0 1D2 2D20 1 1 1D3 2D3四、实验内容1.测试数据选择器74LS153（双四选一数据选择器）的逻辑功能；2.设计实验3.某导弹发射场有正、副指挥各一名, 操作员两名。
当正副指挥员同时发出命令时, 只要两名操作员中有一人按下发射按钮, 即可产生一个点火信号, 将导弹发射出去, 根据此设计一个组合逻辑电路, 完成点火信号的控制。
4.实现一位全加器五、用一块74SL153及74SL00完成连接, 输入用3个开关分别代表A.B.CI,输出用2个指示灯分别代表CO、S1。
六、实验过程1.设计实验—点火信号控制器（1）列出半加半减器的真值表（2）画出卡诺图（3）降维①②A0 1B0 0 01 0 D+C（4）转化为与非门2.全加器的实现（1）列出全加全减器的真值表输入输出A B C(i-1) S CI0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1（2）画出卡诺图S=AB00 01 11 10C0 0 1 0 11 1 0 1 0CI=AB00 01 11 10C0 0 0 1 01 0 1 1 1 （3）降维S=A0 1B0 C1 CCI=A0 1B0 0 C1 C 13.逻辑电路设计（1）点火信号控制器5V BFACD （2）全加器&& &5V B CIS AC&。
数电实验三数据选择器和译码器应用
数电实验三数据选择器和译码器应用IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】上海电力学院数字电路与数字逻辑院（系）：计算机科学与技术学院实验题目：数据选择器和译码器应用专业年级：学生姓名：学号：一、实验目的和要求：1、了解并掌握集成组合电路的使用方法。
2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。
3、使用数据选择器和译码器实现特定电路。
二、实验内容：1.要求用数据选择器74153和基本门设计用3个开关控制1一个电灯的电路，改变任何一个开关的状态都能控制电灯由亮变暗或由暗变亮。
（提示：用变量A、B、C表示三个开关，0、1表示通、断状态；用变量L表示灯，0、1表示灯灭、亮状态。
）画出电路的原理图，将电路下载到开发板进行验证。
根据题意画出真值表如下根据上表，可画出原理图试验现象:当开关断开的数量是奇数时,灯是亮的,除此之外是灭的.2.人的血型有A,B,AB和O这4种，试用数据选择器74153和基本门设计一个逻辑电路，要求判断供血者和受血者关系是否符合下图的关系（提示：可用两个变量的4种组合表示供血者的血型，用另外两个变量的4种组合表示受血者的血型，用Y表示判断的结果）。
画出电路的原理图，通过仿真进行验证。
真值表：根据上表，可画出原理图验证逻辑功能表，仿真结果如下3.试用集成译码器74LS138和基本门实现1位全加器，画出电路连线图，并通过仿真验证其功能。
根据题意画出真值表如下根据上表，可画出原理图.验证逻辑功能表，仿真结果如下4.试用数据选择器74151实现1位全加器电路，画出电路连线图，并通过仿真验证其功能。
原理图.验证逻辑功能表，仿真结果如下图三、实验小结：通过本次试验，我更加了解集成组合电路的使用方法，了解并掌握了仿真包括功能仿真及时序仿真的方法及验证设计正确性。
我还学会使用数据选择器和译码器实现特定电路。
实验三选数据选择器实验报告
实验三选数据选择器实验报告实验三、八选一数据选择器一、实验目的：1.熟悉Quartus116.0软件的使用和FPGA设计流程2.用VHDL语言进行八选一数据选择器的设计二、实验步骤：一建立文件夹：在D盘“_ngmng”的文件夹下建立一个名为“choce8”的文件夹。
二建立新工程1.双击桌面上Quartus6.0的图标，启动该软件。
2.通过Fle=NewProjectWzard菜单命令启动新项目向导。
在随后弹出的对话框上点击Ne_t按钮，在Whatstheworkngdrectoryforthsproject栏目中设定新项目所使用的路径：D:_ngmngchoce8；在Whatsthenameofthsproject栏目中输入新项目的名字:choce8，点击Ne_t按钮。
在下一个出现的对话框中继续点击Ne_t,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACE_1K,选择具体器件为EP1K30TC144FlowSunrTary1或LBRARYEEEjU5EEEE.STDLOGC1164stated。
点击确定按钮，确认设置。
回到Setng对话框，点击OK按钮。
3.在这些均设置好后，选择Processng 菜单下，点击StartComplaton命令，开始再一次编译我们的项目。
编译结束后，点击“确定”按钮。
七与配置1.可编程器件通过专用电缆和计算机相连，使用命Tools=Programmer打开编程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中。
2.回到编程器窗口，选中program/confgure,再点击Start启动编程。
3成功后，在试验箱中进行试验，可观察到实验结果。
三、实验感想在这次的试验中，因为是第三次使用Quartus6.0做实验，所以，对于实验的步骤和流程比较熟悉了，这次试验是根据二选一和四选一数据选择器来改编八选一数据选择器，但是，在改编VHDL语言程序的过程中，遇到的一个问题就是由于输入法没有调整到英文状态，导致程序无法正常进行编译，后面检查后就修正过来了。
实验三：数据选择器及其应用
数字电路实验报告姓名：班级：学号：同组人员：实验二数据选择器及其应用一、实验目的1．了解74LS00、74LS153芯片的内部结构和功能；2．掌握数据选择器的逻辑功能及其基本应用。
二、实验设备1、数字电路试验箱2、74LS00、74LS153三、实验原理数据选择器可以实现从多路数据中选择任何一路数据输出，选择的控制由专门的端口编码决定，称为地址码，数据选择器可以完成很多逻辑功能。
具体原理见课本四、实验内容1、用数据选择器完成导弹发射导弹发射的时候，A、B是指挥官，只有当A、B都同意才能发射，C、D是操作员，听到A、B都同意的指令C、D才发射导弹，C、D任何一个发射都算完成任务。
同意指令为“1”，不同意为“0”，发射为“1”，不发射为“0”。
真值表如下：发射导弹的情况如下：实验中只有74LS00、74LS153，利用这两个器件设计电路如下：开关从左到右依次为A 、B 、C 、D ，AB 接C 1、C 2、C 3 ,C 0=0,C 、D 接地址端，即可完成导弹发射功能。
2、 用数据选择器设计全加器电路实验电路如下：如图所示：开关从左至右依次为Ai、Bi、Ci-1,A、B位地址输入端，1C1、1C2接Ci-1’，1C0、1C3接Ci-1；2C0=0，2C3=1，2C1、2C2接Ci-1，即可完成全加器功能。
五、实验结果12、全加器实验结果A i=1,B i=0,C i-1=1时的实验结果以上两个实验结果均符合设计要求。
六、实验心得通过这三次实验，对数字电路的有了进一步的了解。
学会用数据选择器设计简单的功能电路。
对数据选择器的掌握程度有了进一步的加深。
数据选择器实验报告
数据选择器实验报告引言：数据选择器是数据处理和分析中常用的工具之一。
它能帮助研究人员在大量数据中筛选出符合特定条件的子集，从而得到有针对性的分析结果。
本文将对数据选择器进行实验研究，并探讨其在数据处理中的应用。
一、实验目的本实验的目的是通过使用数据选择器，根据预设的条件，从给定的数据集中筛选出符合条件的子集。
通过实验比较不同的筛选条件及其对结果的影响，分析数据选择器在不同情境下的应用价值。
二、实验方法1. 数据集准备我们从一个公司的销售数据中选取了一个包含产品名称、销售数量和销售额的数据集作为实验对象。
该数据集包含10000条记录，涵盖了过去一年的销售情况。
2. 设置筛选条件我们根据实验需要，设置了多个不同的筛选条件，包括：- 销售数量大于100的产品- 销售额在1000至5000之间的产品- 产品名称含有特定关键词的产品3. 使用数据选择器我们使用Python编程语言中的pandas库实现了数据选择器的功能，并将其应用于上述数据集。
通过编写代码，我们根据预设的筛选条件，从数据集中选择出符合条件的子集。
4. 比较分析我们对不同筛选条件下的子集进行了比较分析，考察不同条件对数据的过滤效果和相关指标的影响。
同时，我们还对比了使用数据选择器和手动筛选的效率和准确性。
三、实验结果通过实验，我们获得了以下结果：1. 销售数量大于100的产品该条件下，共筛选出1000个产品子集。
筛选后的子集中，产品的平均销售额高于整体平均水平，但销售数量的方差较大。
2. 销售额在1000至5000之间的产品该条件下，共筛选出600个产品子集。
筛选后的子集中，产品的平均销售数量和销售额都高于整体平均水平。
3. 产品名称含有特定关键词的产品该条件下，共筛选出200个产品子集。
筛选后的子集中，产品的销售数量和销售额与整体相比没有明显差异，但产品名称的相关性较高。
四、讨论与分析数据选择器在不同筛选条件下的实验结果表明，它能够根据预设条件，高效地从给定数据集中筛选出符合要求的子集。
数据选择器实验实训报告 .docx
数据选择器实验实训报告 .docx一、实验目的通过本次实习，了解数据选择器的用法，掌握数据选择器基本操作，深入学习数据选择器性能检测和使用方法。
二、实验内容（1）数据选择器的结构及原理数据选择器是一种计算机硬件工具，可用于从计算机中的原始数据中提取数据，从而可缩短报表生成时间，提高系统运行效率，并增强对原始数据的控制及模拟。
它以过滤依赖于特定列，值，范围或者其他条件来筛选数据，以便收集指定的行和列。
数据选择器可以提取当前会话中的数据，或者收集数据源中的原始数据，从而缩小数据的分析范围，减少存储的数据量，提高计算效率。
（2）数据选择器基本操作1、点击 data selector 图标进入数据选择器界面。
2、选择不同的表，点击它以及其中的列，设置条件以筛选出指定的数据集。
3、确定选择的表以及字段，然后点击Save按钮将设置写入Excel文件，以获取满足筛选条件的数据。
4、可以多次进入数据选择器选择不同数据，选择好之后将写入文件，获取满足筛选条件的新数据。
（3）数据选择器的性能检测1、数据检索速度：测试数据选择器在获取原始数据时的耗时，可以得到此工具检索数据的速度。
2、数据滤波频率：测试数据选择器在滤波数据时的耗时，可得到每秒过滤出满足要求的数据的次数。
3、数据存储空间：测试数据选择器存储在文件中的数据大小，可以比较此工具与其他工具使用相同配置时的缩小比例。
三、实验结果实验结果如图1所示：图1：数据选择器的测试结果可以看到，数据检索速度为7.25ms，过滤频率为850次/秒，存储空间比正常节省约50%。
四、总结及建议通过本次实验，我们掌握了数据选择器的用法，了解了数据选择器性能检测和使用方法等。
实验结果表明，数据选择器在检索速度、过滤频率和数据存储空间上都有较好的表现，可以在较短的时间内筛选出满足要求的原始数据，大大节约了空间。
建议：在日常实践中，应当多练习操作数据选择器，认真学习数据选择器的使用方法，进行针对性的性能检测，以便更好地就数据筛选的任务，撰写精确的报表。
实验三 数据选择及译码显示
现代电子技术实验
当接入计数器后， CP 端 输入 TTL 信号，输出端 Q A Q B 接数据选择器和显示控制译 码器的地址端A1、A0。由于 QBQA端以00、01、10、11循 环，构成一个模 4 的计数器。 当四个数码管以较高频率依 次点亮时，四位 LED 动态轮 流显示十进制数，看上去四 个数码管处于点亮的状态。 由于人们的视觉滞留现象， 只要在 1 秒内一个发光管亮 24次以上，每次点亮时间维 持 2ms 以上，则人眼感觉不 到闪烁，宏观上可看到多位 LED同时显示的效果。 CP输入最低频率为200HZ。
实验目的
实验原理
实验内容
注意事项
现代电子技术实验
4、数码管的四位动态显示测试
实验电路见数码管的四位动态显示图。将计数
实验目的
实验原理
器74LS161的CP端接入500Hz的TTL信号，输出端QB、QA 分别接至数据选择器的地址输入端 B 、 A 。设置四组 8421BCD码，记录数码管显示结果。若改变输入频率， 使之在10Hz--200Hz范围变化，观察显示效果，得出相 应结论。
实验目的
输 入 使 能 选 择
输
出
实验原理
G 1 0 0 0 0
B × 0 0 1 1
A × 0 1 0 1
Y0 1 0 1 1 1
Y1 1 1 0 1 1
Y2 1 1 1 0 1
Y3 1 1 1 1 0
实验内容
注意事项
现代电子技术实验
4、同步计数器
74LS161是最常用的四位二进制同步计数器 。该计数器能同步并行预置数据，异步清零， 具有清零、置数、计数和保持四种功能，且具 有进位信号输出，可串接计数使用。
现代电子技术实验
数据选择器 实验报告
数据选择器实验报告数据选择器实验报告一、引言在现代社会中，数据的处理和分析已经成为各个领域的重要工作。
为了更加高效地处理数据，数据选择器作为一种常见的工具被广泛应用。
本实验旨在探究数据选择器的原理和使用方法，并通过实验验证其在数据处理中的有效性。
二、实验目的1. 理解数据选择器的工作原理；2. 掌握数据选择器的使用方法；3. 验证数据选择器在数据处理中的有效性。
三、实验步骤1. 准备实验材料和设备：一台计算机、数据选择器软件、多组数据集；2. 安装并打开数据选择器软件；3. 导入数据集：将各组数据按照数据选择器软件的要求导入；4. 设置数据选择条件：根据实验要求，设置数据选择器的条件；5. 运行数据选择器：启动数据选择器并运行，观察结果；6. 分析结果：对选择后的数据进行分析和比较。
四、实验结果与分析通过本次实验，我们成功运行了数据选择器，并得到了相应的结果。
通过对选择后的数据进行分析，我们发现数据选择器能够根据设定的条件，从庞大的数据集中筛选出符合要求的数据，大大提高了数据处理的效率和准确性。
五、实验总结数据选择器作为一种常见的数据处理工具，在现代社会中发挥着重要的作用。
通过本次实验，我们深入了解了数据选择器的工作原理和使用方法，并验证了其在数据处理中的有效性。
数据选择器的使用能够快速筛选出符合要求的数据，为后续的数据分析和决策提供有力支持。
六、实验心得通过本次实验，我对数据选择器有了更深入的了解。
数据选择器的使用简便高效，能够帮助我们从庞大的数据集中迅速找到所需的数据，提高了数据处理的效率。
在今后的学习和工作中，我将继续探索数据选择器的更多功能和应用场景，以更好地应对数据处理的挑战。
七、参考文献[1] 无以上是关于数据选择器的实验报告，通过本次实验，我们深入了解了数据选择器的原理和使用方法，并验证了其在数据处理中的有效性。
数据选择器的使用能够快速筛选出符合要求的数据，为后续的数据分析和决策提供有力支持。
实验3-数据选择器功能测试及应用-实验报告
Guangxi University of Science and Technology实验报告实验课程：数字电子技术基础实验内容：数据选择器功能测试及应用院（系）：计算机科学与通信工程学院专业：通信工程班级：141班学生姓名：柏松学号：201400402037指导教师：段淑玉2016年6月29 日一、实验目的：1、进一步熟悉用实验来分析组合逻辑电路功能的方法。
2、了解数据选择器（多路开关MUX ）的逻辑功能及常用集成数选器。
3、了解组合逻辑电路由小规模集成电路设计和由中规模集成电路设计的不同特点。
二、实验原理：本实验使用的集成数据选择器74LS151为8选1数据选择器，数据选择端3个地址输入A 2A 1A 0用于选择8个数据输入通道D 7～D 0中对应下标的一个数据输入通道，并实现将该通道输入数据传送到输出端Y （或互补输出端Y ）。
74LS151还有一个低电平有效的使能端EN ，以便实现扩展应用。
74LS151引脚功能如图5-4和附表所示。
在使能条件下（EN =0），74LS151的输出可以表示为∑==70D Y i i i m ，其中m i 为地址变量A 2、A 1、A 0的最小项。
只要确定输入数据就能实现相应的逻辑函数，成为逻辑函数发生器。
实验线路图图5-41 2 3 4 5 6 7 8910 11 12 13 14 74LS151D 3 D 2 Y GNDD 0 CC D 1 15 16 Y EN 21 0 7 6 5 4 EN A2 A 1 A 0 Y 1 X X X 0 1 0 0 0 0 D 0 0 0 0 1 D 1 0 0 1 0 D 2 0 0 1 1 D3 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D 774151功能表三、实验内容及步骤：实验内容：1、利用实验装置测试74LS151八选一数据选择器的逻辑功能，按图5-1接线，将实验结果记录在下表中。
数字实验三 数据选择器及其应用 实验报告
0
0
1
0
0
0
0
0
0
0
D0
0
0
1
0
1
0
0
0
0
0
0
D1
0
1
0
0
0
1
0
0
0
0
0
D2
0
1
1
0
0
0
1
0
0
0
0
D3
1
0
0
0
0
0
0
1
0
0
0
D4
1
0
1
0
0
0
0
0
1
0
0
D5
1
1
0
0
0
0
0
0
0
1
0
D6
1
1
1
0
0
0
0
0
0
0
1
D7
(1)
A
B
C
F
Y
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
D3
1
0
0
0
0
1
0
1
1
D5
1
1
0
1
D6
学号
33
指导教师
文毅
报告内容
一、实验目的和任务
1.掌握数据选择器的逻辑功能和使用方法。
2.学习用数据选择器构成组合逻辑电路的方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三选数据选择器实
验报告
集团公司文件内部编码：（TTT-UUTT-MMYB-URTTY-ITTLTY-
实验三、八选一数据选择器
一、实验目的：
1.熟悉Quartus II6.0软件的使用和FPGA设计流程
2.用VHDL语言进行八选一数据选择器的设计
二、实验步骤：
一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”的文件夹。
二．建立新工程
1.双击桌面上Quartus II6.0 的图标，启动该软件。
2.通过File => New Project Wizard… 菜单命令启动新项目向导。
在
随后弹出的对话框上点击Next按钮，在 What is the working
directory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在 What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为
EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。
三．设计输入
1.建立一个VHDL文件。
通过 File => New 菜单命令，在随后弹出的对
话框中选择 VHDL File选项，点击 OK 按钮。
通过 File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save
As 命令保存。
四．综合适配
1.选择Processing =>Start Compilation命令,检查发现无程序语法错
误。
2.执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真
1.在 File 菜单下，点击 New 命令。
在随后弹出的对话框中，切换到
Other Files 页。
选中 Vector Waveform File 选项，点击 OK 按
钮。
2.选择命令 Edit=>End Time ，时间设置为30000ns , 进入到波形编辑
界面。
在 Edit 菜单下，点击Insert Node or Bus… 命令,或在结点名字区连续双击鼠标左键两次，在新出现的框图中点击Node
Finder出现结点查找器窗口搜索结点名, 在上一个框图中点击 Node Finder… 按钮后，打开 Node Finder 对话框。
点击 List 按钮，列出电路所有的端子。
点击 >> 按钮，全部加入。
点击 OK 按钮，确
认。
3.回到 Insert Node or Bus 对话框，点击 OK 按钮，确认。
4.编辑输入激励信号波形.选中 a 信号，在 Edit 菜单下，选择 Value
=> Clock… 命令。
在随后弹出的对话框的 Period 栏目中设定参数为10ns，点击 OK 按钮，重复前面的操作，设置输入信号b的参数为
20ns ，c信号的参数为30ns，d信号的参数为40ns，e信号的参数为50ns，f信号的参数为60ns，g信号的参数为70ns，h信号的参数为80ns，输入激励信号波形编辑完毕。
同样的，s[0]、s[1]、s[2]的参数分别设置为10ns、20ns、30ns。
5.功能仿真：(1)Processing=>Generate Functional Simulation
Netlist
(2)使用命令Processing=>Simulator Tool ，出现模拟器窗口，在
simulation mode中选择Functional ，指定波形文件为
choice8.vwl ,点击start 开始，成功后点击Report查看仿真波形1.时序仿真：
(1)Processing=>Generate Functional Simulation Netlist
(2)使用命令Processing=>Simulator Tool ，出现模拟器窗口
在simulation mode中选择timing，指定波形文件为choice8.vwl ,点击start 开始，成功后点击Report查看仿真波形
六．引脚分配
1. 在 Assignments 菜单下，点击 Pin Planner 命令，出现如下图示。
在这个工具中，我们可以为我们的电路的端子分配器件的引脚。
在 All Pins 表格中，双击 Node Name 列的 new node 单元，选择所有端口的
名字。
在同一行的 Location 列，选择要分配的位置。
重复操作，为每个端子都分配适当的脚位。
2. 在 Assignments 菜单下，点击Device… 命令。
在随后弹出的对话框中点击Device & Pin Options… 按钮，进入 Device & Pin Options 对话框。
切换到 Unused Pins 页，在 Reserved all unused pins 栏目中，选择 As input tri-stated 。
点击确定按钮，确认设置。
回到Seting 对话框，点击 OK 按钮。
3. 在这些均设置好后，选择 Processing 菜单下，点击 Start Compilation 命令，开始再一次编译我们的项目。
编译结束后，点击“确定”按钮。
七．下载与配置
1.可编程器件通过专用电缆和计算机相连，使用命Tools=>Programmer
打开编程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中。
2.回到编程器窗口，选中program/configure,再点击Start启动编程。
3．下载成功后，在试验箱中进行试验，可观察到实验结果。
三、实验感想
在这次的试验中，因为是第三次使用Quartus II6.0做实验，所以，对于实验的步骤和流程比较熟悉了，这次试验是根据二选一和四选一数据选择器来改编八选一数据选择器，但是，在改编VHDL语言程序的过程中，遇到的一个问题就是由于输入法没有调整到英文状态，导致程序无法正常进行编译，后面检查后就修正过来了。
这个实验一共做了两次，因为第一次做之后，写实验报告时发现实验截图不全，即功能仿真和时序仿真的仿真波形图没有截出输入输出信号的字母标识。
这样从图中并不能清楚看出实验仿真结果，在第二次做的时候，只需要打开原来建好的工程，而不需要重新输入实验图。
在这反复的犯错与练习的过程中，使我基本上掌握了该软件的使用，以后碰到一些问题也会自己解决了。
通过这次的实验，也是我更加熟悉了VHDL语言设计程序的一些基本规则和他的简单语法结构，巩固和加深了课堂知识。