sopc开发环境的使用
sopc开发流程
实验一一、实验目的1．掌握用 Quartus II 开发 SOPC 的基本流程。
2．掌握用 SOPC Builder 进行 Nios II CPU 开发的基本流程。
3．掌握整个 Nios II 集成开发环境。
二、实验环境1．SOPC-NIOSII SOPC 开发平台一套。
2．USB下载电缆一条。
三、实验原理本实验的目的主要是对 SOPC 有一个基本的认识，了解整个实验过程，并掌握整个 Nios II 集成开发环境的应用。
(1) 在 Quartus II中新建一个工程。
(2) 在 SOPC Builder中根据自己的需要加入各种参数值。
(3) 利用 SOPC Builder 产生 Quartus II 能够识别的文件。
(4) 在(1)中新建的工程中加入(3)中生成的文件。
(5) 加入输入、输出以及双向端口，并根据需要对其命名。
(6) 对(5)中命名的输入、输出核双向端口根据选定的 FPGA 进行引脚分配。
(7) 编译工程。
(8) 下载编辑代码到 FPGA。
(9) 利用 Nios II 新建另一个工程。
(10) 根据(2)中的资源，编写项目需要的代码。
(11) 编译、下载并调试，查看运行结果，直到正确。
(12) 如果需要，将(11)中生成的代码下载到代码 Flash 中。
四、实验内容为了熟悉 SOPC 的基本开发流程，本实验要完成的任务就是设计一个最简单的系统，系统中包括 Nios II CPU、作为标准输入/输出的 JTAG UART 以及存储执行代码SRAM。
通过 SOPC Builder 对系统进行编译，然后通过 Quartus II 对系统进行二次编译，并把产生的 FPGA 配置文件通过 USB 下载电缆下载到实验箱上，这时便完成了本实验中的硬件开发。
接下来的工作是软件协同开发——在Nios II IDE 中编写一个最简单的 C 代码，对其编译后，通过 USB 下载电缆下载到 FPGA 中执行，执行的结果就是在 Nios II 的 Console 窗口打印一条信息——“Hello Nios II！”。
sopc
∙SoPC即片上可编程系统(SoPC-System on a Programmable Chip)，是一种灵活、高效的SoC解决方案。
它将处理器、存储器、I/O口、LVDS等系统需要的作用模块集成到一个PLD器件上，构成一个可编程的片上系统。
它是PLD和SOC技术融合的结果。
目录∙构成sopc的三种方案∙sopc三种方案的比较∙sopc的特点∙sopc的开发流程∙sopc的解决方案构成sopc的三种方案∙ 1 基于FPGA嵌入IP硬核的SOPC系统：该方案是指在FPGA中预先植入处理器.最常用的是含有ARM32位知识产权处理器核的器件。
为了到达通用性,必须为常规的嵌入式处理器集成诸多通用和专用的接口,但增加了成本和功耗.如果将ARM或其它处理器核以硬核方式植入FPGA中,利用FPGA中的可编程逻辑资源,按照系统作用需求来添加接口作用模块,既能实现目标系统作用,又能降低系统的成本和功耗. 这样就能使得FPGA灵活的硬件设计和处理器的强大软件作用有机地结合在一起,高效地实现SOPC系统。
IP硬核直接植入FPGA存在以下不足: IP硬核多来自第三方公司,FPGA厂商无法控制费用,从而导致FPGA器件价格相对偏高. IP硬核预先植入,使用者无法根据实际需要改变处理器结构.更不能嵌入硬件加速模块(DSP). 无法根据实际设计需要在同一FPGA中集成多个处理器. 无法根据实际设计需要裁减处理器硬件资源以降低FPGA成本. 只能在特定的FPGA中使用硬核嵌入式处理器2 基于FPGA嵌入IP软核的SOPC系统：IP软核处理器能有效克服上述不足: 目前最有代表性的软核处理器分别是Altera公司的Nios II核,以及Xilinx公司的MicroBlaze核.特别是Nios II核,能很好的解决上述五方面的问题. Altera的Nios II核是用户可随意配置核构建的32位嵌入式处理器IP核,采用Avalon总线结构通信接口;包含由FS2开发的基于JTAG的片内设备内核. 在费用方面,由于Nios II是由Alter公司直接提供而非第三方厂商产品,故用户通常无需支付知识产权费用,Nios II的使用费用仅仅是其瞻仰的FPGA逻辑资源的费用3 基于HardCopy技术的SOPC系统：HardCopy就是利用原有的FPGA开发工具, 将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化,从而克服传统ASIC设计中普遍存在的问题. ASIC (SOC)开发中难于克服的问题包括:开发周期长,产品上市慢,一次性成功率低,有最少投片量要求,设计软件工具繁多且昂贵, 开发流程复杂等.利用HardCopy技术设计ASIC,开发软件费用少,SOC级规模的设计周期不超过20周,转化的ASIC和用户设计习惯的掩模层只有两层,且一次性投片的成功率近乎100%,即所谓的FPGA 向ASIC的无缝转化用ASIC实现后的系统性能将必原来在HardCopy FPGA上验证的模型提高近50%,而功耗则降低40%.HardCopy技术是一种全新的SOC级ASIC设计解决方案,即将专用的硅片设计和F PGA至HardCopy自动迁移过程结合在一起的技术,首先利用Quartus II将系统模型成功实现于HardCopy FPGA上,然后帮助设计者把可编程解决方案无缝地迁移到低成本的ASIC上.这样, HardCopy器件就把大容量FPGA的灵活性和ASIC 的市场优势结合起来,实现对于有较大批量要求并对成本敏感的电子产品上,从而避开了直接设计ASIC的困难.sopc三种方案的比较∙sopc的特点∙SOPC结合了SOC和PLD、FPGA各自的优点，一般具备以下基本特征：至少包含一个嵌入式处理器内核；具有小容量片内高速RAM资源；丰富的IP Core资源可供选择；足够的片上可编程逻辑资源；处理器调试接口和FPGA编程接口；可能包含部分可编程模拟电路；单芯片、低功耗、微封装。
简述sopc开发常用工具及流程
简述sopc开发常用工具及流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!SOPC（System-on-a-Programmable-Chip）开发是一种基于可编程逻辑器件（PLD）的系统级设计方法。
SOPCBuilder使用简介
配置参数
01 在需要配置的组件上右键，选择“属性”选项， 可以打开组件的属性对话框。
02 在属性对话框中，可以配置该组件的各种参数， 如工作频率、地址空间、端口等。
03
配置完成后，点击“确定”保存设置。
生成代码
01
在sopcbuilder软件菜单栏上，选择“工具”选项，
点击“生成代码”按钮。
02
sopcbuilder的主要功能
组件库
SOPC Builder提供了一个丰富的组件库， 包括各种逻辑门、触发器、存储器、接口
等。
仿真
SOPC Builder支持仿真功能，用户可以在 构建系统后进行仿真测试，以确保系统的
正确性。
逻辑设计
用户可以使用SOPC Builder的逻辑设计工 具，将组件库中的组件拖放到设计区域， 并通过连接线将它们连接起来。
通信系统
SOPC Builder可用于构建通信系统中的硬件部分，如调制解调器、编 解码器等。
02
sopcbuilder的使用基础
创建新项目
01
打开sopcbuilder软件，点击菜单栏的“文件”选项，选择“新 建”创建一个新项目。
02
在弹出的对话框中，输入项目名称和保存路径，点击“确定”
完成创建。
或联系技术支持获取帮助。
问题三：无法正确配置硬件仿真环境
总结词
详细描述
在尝试进行硬件仿真时，可能会遇到 无法正确配置仿真环境的问题。
这可能是由于仿真工具未正确安装、 仿真环境变量未设置正确、仿真配置 文件有误等原因。
解决方案
首先确认仿真工具已正确安装并配置 在系统路径中。然后检查仿真环境变 量是否设置正确，包括仿真工具的路 径和仿真配置文件的路径。最后，确 认仿真配置文件的内容是否正确，与 项目需求相匹配。如果问题仍然存在 ，参考sopcbuilder的官方文档或联 系技术支持获取帮助。
SOPC方案
SOPC方案引言：在当今数字技术高速发展的时代，各类电子设备的设计与开发成为了不可或缺的一环。
嵌入式系统的设计需求越来越复杂，为了满足这一需求，诞生了SOPC（System on a Programmable Chip）方案。
本文将详细介绍SOPC方案的定义、优势以及应用领域，以便更好地理解和应用该方案。
定义：SOPC是一种将系统级硬件和软件集成在一个可编程芯片上的设计方案。
通过SOPC方案，用户可以根据自己的需求灵活设计硬件系统，并利用编程方式控制系统的功能和性能。
SOPC方案的核心是可编程逻辑器件，如FPGA（Field Programmable Gate Array）。
优势：1. 灵活性：SOPC方案采用可编程芯片，使得系统硬件可以根据需求进行灵活定制。
不同于传统固定功能的硬件电路，SOPC方案可以根据用户的具体需求进行设计和修改，提供更加灵活的解决方案。
2. 可重构性：利用SOPC方案，用户可以通过重新配置硬件逻辑通过编程方式快速修改和调整系统功能。
这种可重配置性使得系统在设计阶段和实际应用中具备更强的适应性和可扩展性。
3. 性能优化：通过SOPC方案，用户可以根据应用的需求和资源限制精确控制系统的功能和性能。
此外，由于硬件和软件的紧密结合，SOPC方案有助于提高系统的运行效率和优化功耗。
4. 开发效率：SOPC方案通过软件和硬件的集成，简化了系统设计的流程。
借助现成的IP核（Intellectual Property Core）和开发工具，开发人员可以快速搭建嵌入式系统，并且可以使用高级编程语言进行开发。
应用领域：1. 通信领域：SOPC方案在通信设备的设计中得到了广泛应用。
通过SOPC方案，通信设备可以适应不同的接口、协议和传输速率，并且可以进行灵活的调试和维护。
2. 工业自动化：SOPC方案可以用于工业自动化控制系统的设计与开发。
通过SOPC方案，工控系统可以根据具体要求进行硬件逻辑的编程，实现自动化控制和数据采集等功能。
第2节 SOPC硬件开发实例
SOPC Altera AVALONSOPC硬件开发实例第一步是要进行需求分析，根据这个要求来建立硬件系统。
电子钟的设计要求：在液晶屏上显示日期、时间；可以设置日期、时间；根据系统要求实现的功能，电子钟的设计要用到的外围器件有：LCD：电子钟显示屏幕；按键：电子钟设置功能键；Flash存储器：存储软、硬件程序；SRAM存储器：程序运行时将其导入SRAM。
根据所要用到的外设、要实现的功能以及开发板的配置，在SOPC Builder中建立系统要添加的模块包括：Nios II CPU、定时器、按键PIO、LCD控制器、AVALON三态桥、外部RAM接口、外部Flash接口。
使用的开发环境如下：WinXP操作系统Nios II 6.0嵌入式处理器Quartus II 6.0基于Cyclone II 的SOPC开发板2.2.1 创建工程进行完需求分析之后，进行硬件系统的创建。
首先必须建立一个Quartus II 的工程，步骤如下：1. 开始→程序→Altera→Quartus II 6.1→Quartus II 6.1(32 bit)，启动Quartus II软件；2.选择File菜单→New Project Wizard，出现Introduction页面，该页面介绍所要完成的具体任务，点击next。
3. 进行项目名称的设定、工作目录的选择。
指定工程存放的目录，工程名和顶层实体名，工程名和顶层实体名要求相同，工程目录可以随意设置，但必须是英文的目录，工程名和顶层实体名也要求是英文名字，我们的工程名和顶层实体名为clock，选择Next。
4.可以为工程添加先期已经输入的设计文件，指定用户自定义的元件库的路径，这里我们没有事先输入好的文件，也没有自定义的元件库，点击Next进入下一步。
5. 用户指定目标器件，根据开发板的所使用的器件来选择，实际开发中，通过查看核心板的参考手册来获取所使用的器件具体型号，可以使用窗口右边的Filters来加快器件的选择，选择完毕点击Next。
sopc开发流程
SOPC开发流程
一、硬件设计阶段
1.确定系统需求
（1）定义系统功能和性能要求
（2）确定硬件接口和功能模块
2.进行系统架构设计
（1）划分系统模块
（2）设计模块之间的通信接口
二、软件编程阶段
1.确定软件需求
（1）定义软件功能和算法
（2）确定软件与硬件的接口规范
2.进行软件编程
（1）编写软件程序
（2）测试软件功能和稳定性
三、系统集成阶段
1.硬件与软件集成
（1）将硬件和软件进行集成
（2）确保硬件与软件协同工作正常2.进行系统调试
（1）调试系统功能和性能
（2）优化系统性能和稳定性
四、验证和测试阶段
1.确认系统功能
（1）验证系统功能是否符合需求（2）进行功能性测试
2.进行性能测试
（1）测试系统响应速度和资源利用率（2）确保系统性能达标
五、部署和发布阶段
1.准备部署环境
（1）确定部署硬件平台和软件环境（2）进行部署准备工作
2.系统部署
（1）将系统部署到目标平台
（2）部署后的系统功能测试
六、运行和维护阶段
1.系统运行
（1）系统投入运行
（2）监控系统运行状态
2.系统维护
（1）定期维护系统
（2）处理系统运行中的问题
以上是SOPC开发流程的详细步骤，确保系统开发按照规范进行，达到预期效果。
实验10_SOPC_UCOSII操作系统OK
实验10_SOPC_UCOSII操作系统OK引言：在嵌入式系统中，操作系统是一种软件模块，它的目标是有效地管理系统的资源，并为应用程序提供一个良好的运行环境。
本实验将介绍SOPC_UCOSII操作系统，通过实践来学习如何在其上运行应用程序。
本实验分为以下几个部分：1.SOPC_UCOSII操作系统的介绍2.实验环境搭建3.实验步骤详解4.实验总结与展望一、SOPC_UCOSII操作系统的介绍SOPC（System on Programmable Chip，可编程芯片系统）是一种集成电路系统设计方法，它是将处理器、外设、总线和存储空间等硬件资源集成在一颗可编程逻辑器件（如FPGA）中的理念。
SOPC_UCOSII操作系统是基于SOPC架构设计的一种实时嵌入式操作系统。
UCOSII（MicroC/OS-II，Micro Controller Operating System-II）是美国Micrium公司开发的一款商业操作系统，经过多年的发展与优化，已经成为嵌入式系统领域最受欢迎的操作系统之一二、实验环境搭建1. 使用Altera的Quartus II软件进行FPGA设计和编译。
2.使用FPGA硬件平台开发板进行实验，如DE1-SoC开发板。
3. 使用Altera提供的示例设计进行实验。
三、实验步骤详解2. 使用Quartus II软件创建一个新的工程，选择目标FPGA芯片型号，并进行必要的设置。
3.导入SOPC_UCOSII的示例设计，该设计包含了处理器、外设、总线和存储空间等硬件资源的配置。
4. 编译工程，生成SOPC_UCOSII的.bit文件。
6. 使用终端仿真软件（如SecureCRT），通过串口连接到FPGA开发板。
7.启动FPGA开发板，并观察SOPC_UCOSII的运行情况。
8.在SOPC_UCOSII上运行应用程序，观察其输出结果和运行状态。
四、实验总结与展望通过本实验，我们学习了SOPC_UCOSII操作系统的搭建和运行方式，并在其上成功运行了应用程序。
SOPC技术基础教程 第2章 Quartus II开发环境的使用
SOPC Builder GUI
配置Nios II处理器 选择并配置外设.IP 连接各外设模块 自定义命令
外设模块库
IP 模块
软件开发
硬件开发
分配外设地址和中断 生成系统
Nios II IDE
Quartus II
GNU Tools
硬件开发使用Quartus II和SOPC Builder
2.1 SOPC开发流程和开发工具
硬件抽象层 (HAL)&外设 驱动程序
使用Nios II IDE开发软件
用户C/C++应 用程序代码 和定制的库
连接各 功能模块
设置软件运行 硬件环境属性
选择FPGA型号 并进行管脚分配
编译软件 生成可执 行文件elf 在IDE中使用 ISS运行/调试 软件
•为系统功能原理 图选择芯片载体 并 为各个输入输 • 设置编译选项， 出信号分配芯片 从而让编译器按照 的管脚； •编译系统生成硬件系统的 用户设定来进行编 配置文件 *.sof和*.pof。编 译； 译系统是一个非常复杂的过 程，包括优化逻辑的组合、 综合逻辑、适配 FPGA 、布 线以及时序分析等步骤。
下载配置文件到 FPGA器件
使用IDE编程工具 烧写配置文件和 软件代码
调试好的 硬件和软件
在目标板上运 行/调试软件
SOPC开发流程简图
分析系统需求
建立Quartus II工程， 建立顶层图*.bdf
NiosII内核 &标准外设
打开SOPC Builder 定义和生成系统
定制指令&定 制外设逻辑
硬件开发
• 编 译 Quartus II 工 程 ， 对 HDL文件进行布局布线，从 HDL源文件综合生成一个适 合目标器件网表，生成 FPGA配置文件(.sof)； •用 下 载 电 缆 ( 如 ByteBlaster II), 将配置文件 下载到目标板上。硬件校验 完成后，可将新的硬件配置 文件下载到目标板上的非易 失存储器(如EPCS器件)。
第6章 SOPC开发流程及开发平台简介--SOPC软件开发环境安装
SOPC开发环境软件安装软件介绍 Altera公司的SOPC开发环境软件包括三个部分：Quartus、NIOS、SDKQuartus硬件设计的综合软件，包括源设计（支持硬件描述语言，“原理图”等设计方法）、设计文件的编译、仿真、管脚分配、下载等多项功能，能实现传统的EDA设计软件的全部功能。
因此，Quartus可以独立运行，在没有NIOS软件支持的情况下，它可以完成传统EDA设计的所有工作，即MAXplusII的全部工作，并且比MAXplusII在很多地方都有改进和提高。
NIOS SOPC设计的专用插件，由Quartus软件调用执行，生成以32位CPU为核心的处理系统。
该系统细节部分用硬件描述语言生成（可选具体是用哪一种语言描述），其顶层设计文件也生成一个“符号”文件，是方便在Quartus中用“原理图”设计方法时可直接调用。
SOPC生成的设计文件需要在Quarts中再次编译生成可下载到器件中的文件。
需要说明一下的是，SOPC的设计文件中没有针对器件管脚的定义，不能直接下载，至少需要在Quartus中添加输入输出模块，分配管脚后才能正确下载并工作。
SDK SOPC的软件执行部分支持用C语言做源代码设计，因此Altera公司提供的SDK就是针对与C语言设计的软件集成环境，该软件主要完成C语言的编译、下载C语言执行代码到硬件系统、以及调试工作。
SDK工作时,需要NIOS编译过程中所提供的，针对与具体SOPC系统的C语言库文件，让设计人员可以直接调用NIOS提供的CPU系统资源。
SDK软件是NIOS软件的一个必备的重要组成部分，在安装NIOS时，会自动安装SDK的全部内容，不需要单独安装。
软件安装 SOPC软件之间由于上述的原因，在安装次序、安装目录这两个方面都有需要注意的地方。
因为SDK是以NIOS的附件自动安装的，所以在下面讨论的安装过程中只需要对Quartus和NIOS这两个软件进行正确安装，SDK就可以工作了，不单独讨论。
第四讲 SOPC系统开发技术
PCB
Co Processor
CPU
Flash Ram
UART
FPGA Co SOPC Processor IP集成
Codec DMA Con. LCD Con.
Flash Ram
UART
Codec DMA Con.
CPU
LCD Con.
FPGA
此方案适合于系统的预研初期，投资小、风险小，可以快 速构建原型系统，加速产品上市，提高市场获益。
4.3 SOPC系统设计示例
4.3.2 Nios II软件设计流程
4.3 SOPC系统设计示例
4.3.2 Nios II软件设计流程
4.3 SOPC系统设计示例
4.3.2 Nios II软件设计流程
4.3 SOPC系统设计示例
4.3.2 Nios II软件设计流程
4.3 SOPC系统设计示例
3．降低系统成本
三、 SOPC系统设计示例
4.3.1 Nios II硬件系统设计流程
4.3 SOPC系统设计示例
4.3.1 Nios II硬件系统设计流程
4.3 SOPC系统设计示例
4.3.1 Nios II硬件系统设计流程
4.3 SOPC系统设计示例
4.3.1 Nios II硬件系统设计流程
4.4 SOPC系统接口设计
4.4.2 用户自定义指令设计
4.4 SOPC系统接口设计
4.4.3 IDE Flash编程下载
4.4 SOPC系统接口设计
4.4.3 IDE Flash编程下载
4.4 SOPC系统接口设计
4.4.3 IDE Flash编程下载
4.4 SOPC系统接口设计
4.4.3 IDE Flash编程下载
SOPC开发流程及开发平台简介
案例二：智能门禁系统的SOPC开发
要点一
总结词
要点二
详细描述
智能门禁系统是SOPC开发的另一个应用领域，通过集成微 处理器、读卡器、显示屏等模块，实现门禁的智能化管理 。
智能门禁系统SOPC开发同样涉及硬件设计、逻辑设计、 系统集成等多个环节。在硬件设计方面，需要选择合适的 读卡器、显示屏等器件，并设计合理的电路板布局和布线 。在逻辑设计方面，需要编写门禁控制程序和算法，实现 门禁的智能化管理。在系统集成方面，需要将各个模块进 行整合，并进行测试和调试，确保系统的稳定性和可靠性 。
IP核
可重用的硬件模块，用于加速SOPC系统的开发，如处理器核、存储器控制器等。
硬件描述语言
用于描述硬件逻辑的编程语言，如VHDL和Verilog。
软件开发平台
嵌入式操作系统
提供多任务管理和系统资源 管理功能，如Linux、 VxWorks等。
1
开发工具
用于编写、编译和调试应用 程序的软件工具，如Eclipse
IP核
用于设计可复用的硬件模块，如CPU、DSP、GPU等。IP核可以由第三方提供，也可以 自己开发。
软件开发工具
编译器
01
调试器
பைடு நூலகம்02
03
集成开发环境（IDE）
用于将高级语言编写的程序编译 成机器码，常见的编译器有GCC、 Clang等。
用于调试程序，常见的调试器有 GDB、JTAG等。
用于编写、编译、调试程序，常 见的IDE有Eclipse、Visual Studio等。
通信领域
信号处理
SOPC技术在通信领域广泛应用于信号处理，如调制解调、信道编解码等。
高速串行接口
SOPC技术可以实现高速串行接口，如PCI Express、Serial RapidIO等，用于高速数据传输。
关于可编程系统级芯片(SoPC)应用设计的工具要求
关于可编程系统级芯片（SoPC）应用设计的工具要求对可编程系统级芯片(SoPC)的开发而言，仅仅依靠可编程器件(PLD)在规模和速度方面的进步，依靠使用方便的嵌入式处理器内核，以及依靠其他的IP 内核本身是不够的。
通过解决系统级的复杂问题，使PLD 技术在产品面市时间方面带来好处，需要一种清晰的系统层次的构造方法。
过去，PLD 的用户喜爱MAX+PLUS II 的集成化特点(一个完全集成的设计实体，包括设计输入、综合、仿真、布局布线和时序分析)，今天，同样还是那些用户，却要求最佳的综合工具、最佳的仿真工具和最佳的时序分析工具。
PLD 布局布线工具必须以某种方式满足这些不断变化的要求，这种方式使得整个设计方法在方向上更加以专用集成电路(ASIC)为中心。
如果这种新的PLD 设计方法正确地构造出来，它将比ASIC 技术更快地促进IP 内核的应用，并且，支持只有可编程技术才能提供的灵活性和定制能力。
现在，在高密度器件中使用IP 内核已经是非常普遍的做法。
尽管用户使用总线接口功能(如66 MHz 的PCI 总线)和DSP 功能(如FIR 滤波器)已经有几年的时间，IP 内核的应用最近又出现了三个基本的变化。
首先是现在的专用编程器具有强大的功能和灵活性。
例如，新的FIR 编译器包含了一个支持4 比特到32 比特系数精度的内置系数生成器，可以设计任何抽头数目的滤波器。
该编译器还支持样点的等间隔舍入、内插以及串行和并行的算法结构选项，从而使用户可以按照自己的性能和布局面积要求优化滤波器，并且，可以容易地修改和重新评价滤波器以满足系统的要求。
在强化设计方法方面采取的第二个重要变化就是现在已有的对各种工业标准开发工具的接口。
例如，现在的FIR 编译器还能够产生MATLAB、Simulink、VHDL 和Verilog HDL 格式的仿真模型，从而与上述各。
实验一 一个简单的SOPC系统
实验一一个简单的SOPC系统一、实验目的1.学习Quartus II、SOPC Builder、Nios II IDE的基本操作；2.初步了解SOPC的开发流程，基本掌握Nios II软核的定制流程；3.掌握Nios II软件的开发流程；掌握软件的基本调试方法。
二、实验内容1.建立用于控制LED闪烁的简单SOPC系统；三、实验环境1.硬件：PC机、EDA/SOPC/DSP实验系统；2.软件：Quartus II 8.0，SOPC Builder 8.0，Nios II IDE 8.0。
四、实验操作方法(一)实验前准备新建工作目录exp1；新建工程exp1并设置未使用管脚为三态输入。
(二)建立顶层模块新建一个Schematic文件，并命名为exp1.bdf。
(三)使用SOPC Builder创建Nios II系统1.在Quartus II集成开发环境中选择Tools→SOPC Builder选项启动SOPC Builder。
图1-1 启动SOPC BuilderSOPC Builder启动后，显示Create New System对话框，如图1-2所示，输入系统名为ledsystem，注意此系统名不能与顶层模块（BDF文件）的文件名同名，否则就不能在顶层模块中插入该系统模块。
选择目标硬件语言为VHDL，系统生成后，SOPC Builder输出所选语言的设计文件。
单击OK，进入SOPC Builder图形界面。
图1-2 创建新系统2.指定目标FPGA和时钟设置在Target选项区域中的Device Family下拉列表框中选择SOPC实验箱上的FPGA系列，本实验为Cyclone II。
设置时钟频率为50MHz，与系统实际运行的时钟频率相匹配。
图1-3 设置目标FPGA和时钟3.添加Nios II处理器内核Nios II支持3种类型的CPU，根据应用要求和目标FPGA中的器件约束（逻辑资源），选择适合的CPU核。
SOPC技术及应用1
13
构成SOPC的三种方案
1 基于FPGA嵌入IP硬核的SOPC系统 2 基于FPGA嵌入IP软核的SOPC系统 3 基于HardCopy技术的SOPC系统
IP硬核直接植入FPGA存在以下不足： • IP硬核多来自第三方公司，FPGA厂商无法控 制费用，从而导致FPGA器件价格相对偏高。 • IP硬核预先植入，使用者无法根据实际需要 改变处理器结构。更不能嵌入硬件加速模块 (DSP)。 • 无法根据实际设计需要在同一FPGA中集成多 个处理器。 • 无法根据实际设计需要裁减处理器硬件资源 以降低FPGA成本。 • 只能在特定的FPGA中使用硬核嵌入式处理器。
10
IP（Intellectual Property）
软核（Soft IP Core） 以HDL文本形式提交给用户，它已经过RTL级设计优化和功能验证，但 其中不含任何具体的物理信息。
固核（Firm IP Core） 介于软核和硬核之间，除了完成软核所有的设计外，还完成了门级电路 综合和时序仿真等设计环节。
硬核（Hard IP Core） 基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已通 工艺验证，具有可保证的性能。
11
1.3 SOPC技术
1.3.1 概述
sopc
System On Programmable Chip,可编程的片上系统。是Altera 公司提出来的一种灵活、高效的SOC解决方案。
SOPC技术及应用
1
课程简况
2
课程背景
微电子技术的发展历史是一个不断创新的过程，这种创新包括理论创新、 技术创新和应用创新。每一种创新都能开拓出一个新的领域，带来新的市场， 产生重大的影响。
第二章SOPC开发流程及QuartusII的使用
Q——uQauratrutussⅡI软I件操的作用户基界础面
Quartus II操作基础
分步编译就是使用对应命令分步执行对应的编译环节，每完成一个 编译环节，生成一个对应的编译报告。分步编译跟全编译一样分为四步：
1、分析与综合（Analysis & Synthesis） ：设计文件进行分析和检查 输入文件是否有错误，对应的菜单命令是QuartusⅡ主窗口Process菜单 下Start\Start Analysis & Synthesis，对应的快捷图标是在主窗口的工具 栏上的 ；
2、原理图输入法－输入设计文件
1）新建工程之后，便可以进行电路系统设计文件的输入。选择file菜 单中的New命令，弹出如图所示的新建设计文件类型选择窗口。
2）选择New对话框 中的Device Design files页下的Block Diagram/Schematic File，点击OK， 打开下图所示的图 形编辑器对话框， 进行设计文件输入。
Q——uQauratrutussⅡI软I件操的作用户基界础面
编译状态显示窗口 此窗口主要显示模块综合、布局布
线过程及时间。
Q——uQauratrutussⅡI软I件操的作用户基界础面
信息显示窗口 该窗口主要显示模块综合、布局布线
过程中的信息，如编译中出现的警告、错 误等，同时给出警告和错误的具体原因。
Quartus II操作基础
2、原理图输入法－输入设计文件
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 设置好软件运行 的硬件环境属性后， 便可进行编译、链 接和调试、运行程 •对用户程序进行 序。 编译，生成可执 行文件*.elf。 • 接 下 来 在 IDE 的 指令集仿真器(ISS) 上仿真软件和运行/ 调试软件。 • 在目标板上反 复调试软件。
下载配置文件到 FPGA器件
在目标板上 下载可执行 软件到 Nios II系统
SOPC开发流程和开发工具
软件开发
软件开发使用Nios II IDE，它是一个基于Eclipse IDE架构的集成 开发环境，它包括： GNU开发工具(标准GCC编译器，连接器，汇编器和 makefile工具等); 基于GDB的调试器，包括软件仿真和硬件调试； 提供用户一个硬件抽象层HAL； 提供嵌入式操作系统MicroC/OS-II和LwTCP/IP协议栈的支持； 提供帮助用户快速入门的软件模板； 提供Flash下载支持(Flash Progrmmer 和QuartusII Programmer)
软 件 开 发 也 可 以 在 SOPC Builder 生成系统模块后立 即进行！与传统软件开发类 似，唯一不同在于系统是自 己定制的，所受局限小！
NiosII内核 &标准外设
打开SOPC Builder 定义和生成系统
定制指令&定 制外设逻辑
自定义的 功能模块
集成SOPC生 成的系统到 Quartus II工程
打开SOPC Builder 定义和生成系统
定制指令&定 制外设逻辑
自定义的 功能模块
集成SOPC生 成的系统到 Quartus II工程
Altera的 LPM模块
硬件抽象层 (HAL)&外设 驱动程序
使用Nios II IDE开发软件
用户C/C++应 用程序代码 和定制的库
连接各 功能模块
设置软件运行 硬件环境属性
根据系统要求实现的功能，电子钟的设计要用到的外围器件有：
在SOPC Builder中建立系统要添加的模块包括：
SOPC硬件开发实例
使用的开发环境如下： WinXP操作系统 Nios II 6.0嵌入式处理器 Quartus II 6.0 基于Cyclone II 的SOPC开发板
进行编译 选项设置
编译硬件系统 生成配置文件sof 在目标板上 下载可执行 软件到 Nios II系统
下载配置文件到 FPGA器件
使用IDE编程工具 烧写配置文件和 软件代码
调试好的 硬件和软件
在目标板上运 行/调试软件
SOPC开发流程简图
分析系统需求
建立Quartus II工程， 建立顶层图*.bdf
选择FPGA型号 并进行管脚分配
编译软件 生成可执 行文件elf 在IDE中使用 ISS运行/调试 软件
进行编译 选项设置
编译硬件系统 生成配置文件sof
• 最后利用IDE的编程 工具将配置文件烧写到 FPGA 的 配 置 芯 片 或 Flash，将可执行文件 *.elf编程到Flash中。
• 将配置文件.sof 下载到FPGA，将 • 直到硬件和 可执行文件.elf下 软件设计都达 载到RAM。 到设计要求。
自定义的 功能模块
集成SOPC生 成的系统到 Quartus II工程
Altera的 LPM模块
硬件抽象层 (HAL)&外设 驱动程序
使用Nios II IDE开发软件
用户C/C++应 用程序代码 和定制的库
连接各 功能模块
设置软件运行 硬件环境属性
•当 设 计 中 现 有 模块不能满足设 •在顶层模块中，分别 将SOPC Builder生成 计要求时，可设 的 系 统 模 块 、 LPM 功 计自己的功能模 块。并在顶层模 能模块以及用户自定 块中使用； 义功能模块添加到顶 层模块中;
编译硬件系统 生成配置文件sof 在目标板上 下载可执行 软件到 Nios II系统
下载配置文件到 FPGA器件
这个两过程类似传统电路设计中，将所有要使 用的芯片焊接到电路板上，然后通过PCB上的 连线将各个芯片连接起来，组成电路系统。
使用IDE编程工具 烧写配置文件和 软件代码
调试好的 硬件和软件
在目标板上运 行/调试软件
SOPC开发流程简图
分析系统需求
建立Quartus II工程， 建立顶层图*.bdf
NiosII内核 &标准外设
打开SOPC Builder 定义和生成系统
定制指令&定 制外设逻辑
自定义的 功能模块
集成SOPC生 成的系统到 Quartus II工程
Altera的 LPM模块
使用IDE编程工具 烧写配置文件和 软件代码
调试好的 硬件和软件
在目标板上运 行/调试软件
SOPC开发流程简图
SOPC开发流程和开发工具
硬件开发
从SOPC Builder软件 NiosII处理器内核和 NiosII开发套件的外设表 中选合适的CPU、存储器 及外围器件,定制和配置 功能； • 分配外设地址及中断号； 设定复位地址； 最后生成系统。 • 用户也可添加用户自定制 指令逻辑到NiosII内核以 加速CPU性能； 添加用户自己设计的IP模 块。
硬件开发
处理器库
SOPC Builder GUI
配置Nios II处理器 选择并配置外设.IP 连接各外设模块 自定义命令
• 编 译 Quartus II 工 程 ， 对 HDL文件进行布局布线，从 HDL源文件综合生成一个适 合目标器件网表，生成 FPGA配置文件(.sof)； • 用下载电缆,将配置文件下 载到目标板上。 •硬 件 校 验 完 成 后 ， 将 新 的 硬件配置文件下载到目标板 上的非易失存储器(如EPCS 器件)。
• 除了应用代码，用户还可 在Nios II IDE 工程中设 计和重新使用定制库。
软件开发 Nios II IDE • C头文件 • 用户库函数 • 外设驱动
硬件开发
• HDL 源文件 • 测试台
编译(分析与综合、布 局布线、时序分析等)
分配外设地址和中断 生成系统 硬件配置 文件
验证调试
JTAG 串口、以太网
集成SOPC生 成的系统到 Quartus II工程
分析系统需求
建立Quartus II工程， 建立顶层图*.bdf
打开SOPC Builder 定义和生成系统
定制指令&定 制外设逻辑
自定义的 功能模块
Altera的 LPM模块
硬件抽象层 (HAL)&外设 驱动程序
使用Nios II IDE开发软件
下载配置文件到 FPGA器件
使用IDE编程工具 烧写配置文件和 软件代码
调试好的 硬件和软件
在目标板上运 行/调试软件
SOPC开发流程简图
分析系统需求
建立Quartus II工程， 建立顶层图*.bdf
NiosII内核 &标准外设
打开SOPC Builder 定义和生成系统
定制指令&定 制外设逻辑
外设模块库
IP 模块
软件开发
硬件开发
分配外设地址和中断
Nios II IDE
• HDL 源文件 • 测试台 编译综合等 管脚连接分配
硬件配置 文件
生成系统
验证调试
JTAG
串口、以太网
Altera FPGA 用户逻辑设计 • 其它的IP模块
•
Quartus II
片上调试
GNU Tools
硬件开发使用Quartus II和SOPC Builder
选择FPGA型号 并进行管脚分配
进行编译 选项设置
•在 Quartus II 软 件 中 编译软件 包含了大量的Altera公 生成可执 •然后将各个 行文件elf 司提供的LPM功能模块， 功能模块用 相当与传统设计中除处 在IDE中使用 连线连起来 ISS运行/调试 理器以外的逻辑芯片(如 软件 组成系统功 74系列)； 能原理图。
用户C/C++应 用程序代码 和定制的库
连接各 功能模块
设置软件运行 硬件环境属性
•如果需要，用 户可以定制指 令和外设逻辑。 (可参考第8章)
选择FPGA型号 并进行管脚分配
编译软件 生成可执 行文件elf 在IDE中使用 ISS运行/调试 软件
进行编译 选项设置
编译硬件系统 生成配置文件sof 在目标板上 下载可执行 软件到 Nios II系统
硬件抽象层 (HAL)&外设 驱动程序
使用Nios II IDE开发软件
用户C/C++应 用程序代码 和定制的库
连接各 功能模块
设置软件运行 硬件环境属性
选择FPGA型号 并进行管脚分配
编译软件 生成可执 行文件elf 在IDE中使用 ISS运行/调试 软件
•为系统功能原理 图选择芯片载体 并为各个输入输 •设置编译选项， 出信号分配芯片 从而让编译器按照 的管脚； •编译系统生成硬件系统的 用户设定来进行编 配置文件*.sof和*.pof。编 译； 译系统是一个非常复杂的过 程，包括优化逻辑的组合、 综合逻辑、适配FPGA、布 线以及时序分析等步骤。
Altera的 LPM模块
硬件抽象层 (HAL)&外设 驱动程序
使用Nios II IDE开发软件
用户C/C++应 用程序代码 和定制的库
连接各 功能模块
设置软件运行 硬件环境属性
选择FPGA型号 并进行管脚分配
编译软件 生成可执 行文件elf 在IDE中使用 ISS运行/调试 软件
进行编译 选项设置
SOPC开发流程及Quartus II的使用