微型计算机原理与接口技术 第2章 8086系统结构讲解
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。
指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。
微机原理(杭州电子科技大学【4】8086系统结构[2-3]
15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号:通过RESET引脚上的触发信号来引起8086系统复位和启
动,RESET至少维持4个时钟周期的高电平。
② 复位操作:当RESET信号变成高电平时,8086/8088CPU结束现行
操作,各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频,即: CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统,显示系统,总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频,外频,倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28
微机原理与接口技术
微机原理与接口技术1、8086 CPU在内部结构上由哪几部分组成?其功能是什么?8086的内部结构分成两部分。
总线接口部件BIU,负责控制存储器与I/O 端口的信息读写,包括指令获取与排队、操作数存取等。
执行部件EU负责从指令队列中取出指令,完成指令译码与指令的执行行。
2、8086的总线接口部件有那几部分组成? 其功能是什么?8086的总线接口部件主要由下面几部分组成:4个段寄存器CS/DS/ES/SS,用保存各段址;一个16位的指令指针寄存器IP,用于保存当前指令的偏移地址;一个20位地址法器,用于形成20位物理地址;指令流字节队列,用于保存指令;存储器接口,用于与外总线的连接。
3、8086的执行单元(部件)由那几部分组成?有什么功能?8086的执行单元部件主要由下面几部分组成:控制器、算数逻辑单元、标志寄存器、通用寄存器组。
(1)控制器,从指令流顺序取指令、进行指令译码,完成指令的执行等。
(2)算数逻辑单元ALU,根据控制器完成8/16位二进制算数与逻辑运算。
(3)标志寄存器,使用9位,标志分两类。
其中状态标志6位,存放算数逻辑单元ALU运算结果特征;控制标志3位,控制8086的3种特定操作。
(4)通用寄存器组,用于暂存数据或指针的寄存器阵列。
6、8086CPU状态标志和控制标志又何不同?程序中是怎样利用这两类标志的? 8086的状态标志和控制标志分别有哪些?(1)标志分两类:状态标志(6位),反映刚刚完成的操作结果情况。
控制标志(3位),在8086特定指令操作中起控制作用。
(2)利用状态标志可以掌握当前程序操作的结果,例如了解是否产生进位,是否溢出等。
例如利用控制标志可以控制程序的单步调试。
(3)状态标志包括:包括零标志ZF、符号标志SF、奇偶标志PF、进位标志CF、辅助进位标志AF、溢出标志OF。
控制标志包括:单步运行标志TF、方向标志DF 与中断允许标志IF。
8、8086CPU的形成三大总线时,为什么要对部分地址线进行锁存?用什么信号控制锁存?为了确保CPU对存储器和I/O端口的正常读/写操作,要求地址和数据同时出现在地址总线和数据总线上。
微型计算机原理与接口技术第二章课后答案
第二章 1. 8086CPU内部由哪两部分组成?它们的主要功能是什么?答:8086CPU 内部由执行单元 EU 和总线接口单元 BIU 组成。
主要功能为:执行单元 EU 负责执行指令。
它由算术逻辑单元(ALU)、通用寄存器组、16 位标志寄存器(FLAGS)、EU 控制电路等组成。
EU 在工作时直接从指令流队列中取指令代码,对其译码后产生完成指令所需要的控制信息。
数据在 ALU 中进行运算,运算结果的特征保留在标志寄存器 FLAGS 中。
总线接口单元 BIU 负责 CPU 与存储器和 I /O 接口之间的信息传送。
它由段寄存器、指令指针寄存器、指令队列、地址加法器以及总线控制逻辑组成。
2. 8086CPU 中有哪些寄存器?各有什么用途?答:8086CPU 内部包含4组16位寄存器,分别是通用寄存器组、指针和变址寄存器、段寄存器、指令指针和标志位寄存器。
(1)通用寄存器组 包含4个16位通用寄存器 AX 、BX 、CX 、DX ,用以存放普通数据或地址,也有其特殊用途。
如AX (AL )用于输入输出指令、乘除法指令,BX 在间接寻址中作基址寄存器,CX 在串操作和循环指令中作计数器,DX 用于乘除法指令等。
(2)指针和变址寄存器 BP 、SP 、SI 和DI ,在间接寻址中用于存放基址和偏移地址。
(3)段寄存器 CS 、DS 、SS 、ES 存放代码段、数据段、堆栈段和附加段的段地址。
(4)指令指针寄存器IP 用来存放将要执行的下一条指令在现行代码段中的偏移地址。
(5)标志寄存器Flags 用来存放运算结果的特征。
3. 8086CPU 和8088CPU 的主要区别是什么?答:8088CPU 的内部结构及外部引脚功能与8086CPU 大部分相同,二者的主要不同之处如下:(1)8088指令队列长度是4个字节,8086是6个字节。
(2)8088的BIU 内数据总线宽度是8位,而EU 内数据总线宽度是16位,这样对16位数的存储器读/写操作需要两个读/写周期才能完成。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期,如MOV AX,BX
操作都在CPU内部的寄存器,只要内部总线即可完成,不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序,充分体现了总 线是严格地按分时复用的原则进行工作的。 即:在一个总线周期内,首先利用总线传 送地址信息,然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件(EU)
• 功能:负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构,工作方式为先进先出。写入的指令 只能存放在队列尾,读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作,共同完成所 要求的任务: ①每当8086的指令队列中有空字节,BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时,它会从BIU部件的指令 队列前部取出指令的代码,然后译码、执行指令。在执 行指令的过程中,如果必须访问存储器或者I/O端口, 那么EU就会请求BIU,完成访问内存或者I/O端口的操 作; ③当指令队列已满,且EU又没有总线访问请求时,BIU 便进入空闲状态。(BIU等待,总线空操作) ④开机或重启时,指令队列被清空;或在执行转移指令、 调用指令和返回指令时,由于待执行指令的顺序发生了 变化,则指令队列中已经装入的字节被自动消除,BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 (EU等待)
•CF(Carry Flag)—进位标志位,做加法时最高位出现进位或 做减法时最高位出现借位,该位置1,反之为0。
微机原理接口技术03_指令系统
3.2.1 数据的寻址方式
基址变址寻址同样适用于数组或表格处理,首地 址存放在基址寄存器中,变址寄存器访问数组中各元
素。因两个寄存器都可以修改,所以它比寄存器相对
寻址方式更灵活。需要注意的是,两个寄存器不能均 为基址寄存器,也不能均为变址寄存器。
3.2.1 数据的寻址方式
7.基址变址相对寻址 (Relative Based Indexed Addressing) 操作数的有效地址为指令中规定的1个基址寄存 器和1个变址寄存器的内容及指令中指定的位移量三 者之和。 位移量[基址寄存器][变址寄存器] 可以表示成多种形式组合。寻址寄存器要放在方括 号中。
3.2.1 数据的寻址方式
4.寄存器间接寻址(Register Indirect Addressing) 操作数的有效地址存放在基址寄存器或变址寄存 器中,而操作数则在存储器中。对16位数进行寄存器 间接寻址时可用的寄存器是基址寄存器BX、BP和变 址寄存器SI、DI。使用BP时默认的段寄存器为SS, 使用其他寄存器默认的段寄存器为DS。 操作数有效地址格式为:[间接寻址的寄存器]。 寻址寄存器放在方括号中。
CPU执行指令时,指令是按顺序存放在存储器 中的,而程序执行顺序是由CS和IP的内容来决定的。 当程序执行到某一转移或调用指令时,需脱离程序 的正常顺序执行,而把它转移到指定的指令地址, 程序转移及调用指令通过改变IP和CS内容,就可改 变程序执行顺序。
3.2.2 程序转移地址寻址方式
根据程序转移地址相对于当前程序地址的关 系,可分为段内、段外;又根据转移地址是否直 接出现在指令中,分为直接、间接,所以有四种 程序转移寻址方式:段内直接寻址、段内间接寻
第3章
指令系统
指令是计算机用以控制各个部件协调
第2章微型计算机系统的组成及工作原理
2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽,包括地址线、数据线、控制线、时钟和电源线 (1)地址线:SA019和LA1723 (2)数据线:SD015 (3)控制线:AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流:存储器中的数据、程序代码;接口寄存器中的I/O数据、 状态、I/O命令 信息链:信息流在系统中流动的路径; 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器,是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路;把一条总线映 射到另一条总线上 北桥:连接CPU总线和PCI总线的桥 南桥:连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下,改变这些芯片组的设计,即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念
微机原理和接口技术[第三版]课本习题答案解析
第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。
指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。
第2章 微型计算机和微处理器的结构
2.1.1 微处理器(微处理机)
微处理器:是微型计算机的中央处理部件,是由一片 或几片大规模集成电路组成的中央处理器,一般也称 CPU(Center Process Unit)。其内部通常包括算术逻辑 部件,累加器、通用寄存器组,程序计数器,时序和控制 逻辑部件,内部总线等等。 2.1.2 存储器
存储结果 1
取指令 4
……
EU
……
译码 1
执行 1
译码 2
执行 2
……
(b)流水处理
如图: 8086/8088 CPU 由于指令执行部件EU和总线接口 部件BIU相互独立,可并行操作,进行流水线处理。若一条指 令执行过程中不需要从存储器取操作数和向存储器存储结果, 即不占CPU总线时间,总线接口部件便可对下一条要执行的指 令预取。可见。采用流水线技术提高了指令执行速度。
2.2.3 8086/8088微处理器的功能结构 从功能上来看,8086/8088 CPU可分为两部分,即总线接 口部件BIU(Bus Interface Unit)和执行部件EU(Execution Unit)。
图2.3 8086/8088CPU内部功能结构图
(1) 执行部件(EU)
功能:负责指令的执行。(主要进行8位及16位的各种运算) 组成:①ALU(算术逻辑单元); ②通用寄存器组; ③标志寄存器( FLAGS )。 ①通用寄存器(AX、BX、CX、DX) 8086 有4个16位的通用寄存器(AX、BX、CX、DX), 可以存放16位的操作数,也可分为8个8位的寄存器(AL、AH; BL、BH;CL、CH;DL、DH)来使用。其中AX称为累加器, BX称为基址寄存器,CX称为计数寄存器,DX称为数据寄存 器。这些寄存器在具体使用上有一定的差别,如表2-1所示。
微机原理和接口技术(第二版)课后习题答案解析[完整版]
习题11.什么是汇编语言,汇编程序,和机器语言?答:机器语言是用二进制代码表示的计算机能直接识别和执行的一种机器指令的集合。
汇编语言是面向及其的程序设计语言。
在汇编语言中,用助记符代替操作码,用地址符号或标号代替地址码。
这种用符号代替机器语言的二进制码,就把机器语言编程了汇编语言。
使用汇编语言编写的程序,机器不能直接识别,要由一种程序将汇编语言翻译成机器语言,这种起翻译作用的程序叫汇编程序。
2.微型计算机系统有哪些特点?具有这些特点的根本原因是什么?答:微型计算机的特点:功能强,可靠性高,价格低廉,适应性强、系统设计灵活,周期短、见效快,体积小、重量轻、耗电省,维护方便。
这些特点是由于微型计算机广泛采用了集成度相当高的器件和部件,建立在微细加工工艺基础之上。
3.微型计算机系统由哪些功能部件组成?试说明“存储程序控制”的概念。
答:微型计算机系统的硬件主要由运算器、控制器、存储器、输入设备和输出设备组成。
“存储程序控制”的概念可简要地概括为以下几点:①计算机(指硬件)应由运算器、存储器、控制器和输入/输出设备五大基本部件组成。
②在计算机内部采用二进制来表示程序和数据。
③将编好的程序和原始数据事先存入存储器中,然后再启动计算机工作,使计算机在不需要人工干预的情况下,自动、高速的从存储器中取出指令加以执行,这就是存储程序的基本含义。
④五大部件以运算器为中心进行组织。
4.请说明微型计算机系统的工作过程。
答:微型计算机的基本工作过程是执行程序的过程,也就是CPU自动从程序存放的第1个存储单元起,逐步取出指令、分析指令,并根据指令规定的操作类型和操作对象,执行指令规定的相关操作。
如此重复,周而复始,直至执行完程序的所有指令,从而实现程序的基本功能。
5.试说明微处理器字长的意义。
答:微型机的字长是指由微处理器内部一次可以并行处理二进制代码的位数。
它决定着计算机内部寄存器、ALU和数据总线的位数,反映了一台计算机的计算精度,直接影响着机器的硬件规模和造价。
微机原理 第2章_8086系统结构
8086 CPU的引脚及其功能
8086 CPU的两种工作模式
最小模式:用于单机系统,系统所需要的控 制信号由8086直接提供,MN/MX=1,CPU 工作于最小模式 最大模式:用于多处理机系统,系统所需的 控制信号由总线控制器8288提供, MN/MX=0,CPU工作于最大模式
8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式:
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志
状态标志用来记录程序中运行结果的状态信息,它们根据有关指 令的运行结果由CPU自动设置,这些状态信息往往作为后续条件 转移指令的转移控制条件,包括6位: OF:溢出标志,在运算过程中,如操作数超出了机器数的表示范 围,称为溢出,OF=1,否则OF=0 SF:符号标志,记录结果的符号,结果为负SF=1,否则SF=0 ZF:零标志,运算结果为0,ZF=1,否则ZF=0 CF:进位标志,进行加法运算时从最高位产生进位,或减法运算 从最高位产生借位CF=1,否则CF=0 AF:辅助进位标志:本次运算结果,低4位向高4位产生进位或借 位,AF=1,否则AF=0 PF:奇偶标志,用来为机器中传送信息时可能产生的代码出错情 况提供检验条件,当结果操作数中低8位中1的个数为偶数时PF=1, 否则PF=0
2.第二章 8086系统结构
总线接口部件BIU SI:(Source Index):SI含有源地址意思,产 生有效地址或实际地址的偏移量。 总线接口部件BIU内部设 有四个16位段地址寄存器: DI:(Destination Index):DI含有目的意思, 代码段寄存器CS、数据段寄 产生有效地址或实际地址的偏移量。 存器DS、堆栈段寄存器SS和 播 音 附加段寄存器ES,一个16位 : 指令指针寄存器IP,一个6字 16位字利用了9位。 标志分两类: 节指令队列缓冲器,20位地 状态标志(6位):反映刚刚完成的操作结果情况。 址加法器和总线控制电路。
志(结果低8 CLC(复位), 位1的个数 CMC(求反)。 为偶数 PF=1) 。
15
14
13
12
11
10
9
8
3
2
1
0
OF DF IF TF
SF ZF
AF
PF
CF
DF:方向标志 .DF=1使串 操作按减地址进行,DF=0按 增地址进行。指令: CLD(复位), STD(置位).
TF:陷阱标志或单步操作标志 IF:中断允许 标志 图 2-6 8086CPU标志寄存器 目录
通用寄存器(数据寄存器) : AX 累加器 BX 基址寄存器 CX 计数寄存器 DX 数据寄存器
SP BP SI DI
IP
地址指针和变址寄存器: SP 堆栈指针寄存器 BP 基址指针寄存器 SI 源变址寄存器 控制寄存器: DI 目的变址寄存器 IP 指令指针寄存器
FLAGS
CS DS SS ES
段寄存器: CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器
EU 总线 忙
执行1 忙
执行2 忙
《16位微机原理及接口技术》课件第2章
4. 控制寄存器
8088的控制寄存器有两个:IP和PSW。IP是指令指针寄存器, 用来控制CPU的指令执行顺序。它和代码段寄存器CS一起可以 确定当前所要取的指令的内存地址。 顺序执行程序时,CPU每 取一个指令字节,IP自动加1,指向下一个要读取的字节。当IP 单独改变时,会发生段内转移。当CS和IP同时改变时,会产生 段间的程序转移。
第二章 微处理器结构
2.1 Intel 8086/8088 CPU的内部结构 2.2 8086/8088 CPU的工作方式及外部引脚 2.3 Intel 8086/8088的时序及总线操作
2.1 Intel 8086/8088 CPU的内部结构
8086/8088微处理器的主要性能:
字长:16位/准16位;
C——进位标志位。做加法时出现进位或做减法时出现借位, 该标志位置1;否则清0。
P——奇偶标志位。当结果的低8位中1的个数为偶数时,则该 标志位置1;否则清0。
A——半加标志位。在做加法时,当位3需向位4进位,或在做 减法时位3需向位4借位,该标志位就置1;否则清0。该标志位 通常用于对BCD算术逻辑结果的调整。
另一方面,为了能用8088处理器构成一个共享总线的多微处 理器系统结构,以提高微型计算机的性能,同样在微处理器的结 构上和指令系统方面也作了统一考虑。
总之,8088微处理器不仅将微处理器的内部寄存器扩充至 16位,从而使寻址能力和算术逻辑运算能力有了进一步提高, 而且由于采取了上述一些措施, 使微处理器的综合性能与8位微 处理器相比,有了明显的提高。
表2-1 内部数据寄存器的主要用途
2. 指针寄存器
8088的指针寄存器有两个:SP和BP。SP是堆栈指针寄存器, 由它和堆栈段寄存器一起来确定堆栈在内存中的位置。BP是基 数指针寄存器,通常用于存放基地址,以使8088的寻址更加灵 活。
微机原理与接口技术(第三版)&电子工业出版社&课本习题答案
&电子工业出版社&第二章 8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。
指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个?逻辑地址呢?答:8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。
微机原理与接口技术--习题解答
微机原理与接⼝技术--习题解答第⼀章微型计算机概述1.1微处理器、微型计算机和微型计算机系统三者之间有什么不同?答:①微处理器是微型计算机的核⼼,是微型计算机的⼀部分。
它是集成在⼀块芯⽚上的CPU,由运算器和控制器组成。
②微型计算机包括微处理器、存储器、I/O接⼝和系统总线,是微型计算机系统的主体。
③微型计算机系统包括微型计算机、外设及系统软件三部分。
1.2CPU在内部结构上由哪⼏部分组成?CPU应具备哪些主要功能?答:1.CPU在内部结构上由以下⼏部分组成:①算术逻辑部件(ALU);②累加器和通⽤寄存器组;③程序计数器(指令指针)、指令寄存器和译码器;④时序和控制部件。
2.CPU应具备以下主要功能:①可以进⾏算术和逻辑运算;②可保存少量数据;③能对指令进⾏译码并执⾏规定的动作;④能和存储器、外设交换数据;⑤提供整个系统所需要的定时和控制;⑥可以响应其他部件发来的中断请求。
1.3累加器和其他通⽤寄存器相⽐,有何不同?答:许多指令的执⾏过程以累加器为中⼼;输⼊/输出指令⼀般也以累加器来完成。
1.4微处理器的控制信号有哪两类?答:⼀类是通过对指令的译码,由CPU内部产⽣的。
这些信号由CPU送到存储器、I/O接⼝电路和其他部件。
另⼀类是微型机系统的其他部件送到CPU的。
通常⽤来向CPU发出请求。
如中断请求、总线请求等。
1.5微型计算机采⽤总线结构有什么优点?答:⾸先是系统中各功能部件之间的相互关系变为各个部件⾯向总线的单⼀关系。
其次是⼀个部件只要符合总线标准,就可以连接到采⽤这种总线标准的系统中,使系统功能得到扩充。
1.6数据总线和地址总线在结构上有什么不同之处?如果⼀个系统的数据和地址合⽤⼀套总线或者合⽤部分总线,那么,要靠什么来区分地址或数据?答:1.数据总线是双向三态;地址总线是单向输出三态。
2.数据和地址复⽤时,必须有⼀个地址选通信号来区分该总线上输出的是地址还是数据。
1.7控制总线传输的信号⼤致有哪⼏种?答:包括CPU送往存储器和I/O接⼝的控制信号,如读信号、写信号、中断响应信号、存储器和I/O接⼝区分信号等。
微机原理与接口技术(第三版) 龚尚福章 (2)
第2章 微处理器及其结构
6) 整片集成技术(Wafer scale Integration) 目前高档微处理器已基本转向CMOS VLS工艺,集成度已突 破千万晶体管大关。一个令人瞩目的动向是新一代的微处理器 芯片已将更多的功能部件集成在一起,并做在一个芯片上。目 前在一个MPU的芯片上已实现了芯片上的存储管理、高速缓存、 浮点协处理器部件、通信I/O接口、时钟定时器等。同时,单 芯片多处理器并行处理技术也已由不少厂家研制出来。
第2章 微处理器及其结构
它提供了16位双向数据总线、20位地址总线和若干条控制 总线,其具体任务是:负责从内存单元中预取指令,并将它们 送到指令队列缓冲器暂存。CPU执行指令时,总线接口单元要 配合执行单元,从指定的内存单元或I/O端口中取出数据传送 给执行单元,或者把执行单元的处理结果传送到指定的内存单 元或I/O端口中。
第2章 微处理器及其结构
2.2 微处理器的功能结构
2.2.1 微处理器的典型结构 一个典型的也是原始意义上的微处理器的结构如图2.1所
示。由图可见,微处理器主要由三部分组成,它们是: (1) 运算器:包括算术逻辑单元(ALU),用来对数据进行
算术和逻辑运算,运算结果的一些特征由标志寄存器储存。
第2章 微处理器及其结构
(2) 控制器:包括指令寄存器、指令译码器以及定时与控 制电路。根据指令译码的结果,以一定时序发出相应的控制信 号,用来控制指令的执行。
(3) 寄存器阵列:包括一组通用寄存器和专用寄存器。通 用寄存器用来临时存放参与运算的数据,专用寄存器通常有指 令指针IP(或程序计数器PC)和堆栈指针SP等。
在微处理器内部,这三部分之间的信息交换是采用总线结 构来实现的,总线是各组件之间信息传输的公共通路,这里的 总线称为“内部数据线”(或称“片内总线”),用户无法直接 控制内部总线的工作,因此内部总线是透明的。
微机原理与接口技术第2章8086系统结构
第二章8086体系结构与80x86CPU1.8086CPU由哪两部分构成?它们的主要功能是什么?答:8086CPU由两部分组成:指令执行部件(EU,Execution Unit)和总线接口部件(BIU,Bus Interface Unit)。
指令执行部件(EU)主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处?8086CPU内部的并行操作体现在哪里?答:8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件(EU)在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在CPU 内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
3.8086CPU中有哪些寄存器?各有什么用途?答:指令执行部件(EU)设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI,主要用途是保存数据和地址(包括内存地址和I/O端口地址)。
其中AX、BX、CX、DX主要用于保存数据,BX可用于保存地址,DX还用于保存I/O端口地址;BP、SI、DI主要用于保存地址;SP用于保存堆栈指针。
标志寄存器FR用于存放运算结果特征和控制CPU操作。
BIU中的段寄存器包括CS、DS、ES、SS,主要用途是保存段地址,其中CS代码段寄存器中存放程序代码段起始地址的高16位,DS数据段寄存器中存放数据段起始地址的高16位,SS堆栈段寄存器中存放堆栈段起始地址的高16位,ES扩展段寄存器中存放扩展数据段起始地址的高16位。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
标志寄存器PSW
寄存 器名 PSW 英文名 中文名 用途 标志位寄存器 Program 或 Status Word 程序状态字
存放条件码标志、控制标志和 系统标志
PSW格式:
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
条件标志
条件标志用来记录程序中运行结果的状态信息,它们根据有关指 令的运行结果由CPU自动设置,这些状态信息往往作为后续条件 转移指令的转移控制条件,包括6位: OF:溢出标志,在运算过程中,如操作数超出了机器数的表示范 围,称为溢出,OF=1,否则OF=0 SF:符号标志,记录结果的符号,结果为负SF=1,否则SF=0 ZF:零标志,运算结果为0,ZF=1,否则ZF=0 CF:进位标志,进行加法运算时从最高位产生进位,或减法运算 从最高位产生借位CF=1,否则CF=0 AF:辅助进位标志:本次运算结果,低4位向高4位产生进位或借 位,AF=1,否则AF=0 PF:奇偶标志,用来为机器中传送信息时可能产生的代码出错情 况提供检验条件,当结果操作数中低8位1的个数为偶数时PF=1, 否则PF=0
存储器地址分段示意图
分段的策略:把整个1M的地址空间分为65536X16的矩 阵,每一行16字节为一小段(paragraph)。如下所示: 00000 00001 …… 0000F 00010 00010 …… 0001F ……………………………… 12340 12341 …… 1234F ……………………………… FFFF0 FFFF1 …… FFFFF 最左边的一列就可以作为段的起始地址,而段寄存器是 16位的,无法存放20位的地址,所以在存放时,只考虑 最高16位,最低的4位均为0,不存放。
BIU工作过程
1. 2. 3. 4. 5. 取指令 指令排队,等待EU取指令 从存储器或I/O端口读写操作数 向存储器或I/O端口输出EU的运算结果 修改指令指针IP,指向下一条指令的偏移地 址。当EU执行转移、调用或返回指令时,则 BIU清除指令队列,从转移指令的新地址取得 指令,并立即送给EU执行,然后从后续的指 令序列中取指令填满队列
EU工作过程
1. EU从BIU的指令队列的输出端取指令 2. 进行指令译码 3. 若执行指令需要从存储器或I/O端口去取操作 数,则EU将操作数的偏移地址通过内部的16 位数据总线送给BIU,与段基地址一起,在 BIU的地址加法器中形成20位物理地址,申请 访问存储器或I/O端口,取得操作数送给EU 4. EU根据指令要求向EU内部各部件发出控制命 令,完成执行指令的功能。
指令指针寄存器
寄存器 英文名 名 IP 中文名 用途 在程序运行时,保存下一条将要执 行的指令的偏移地址,与CS联用确 定下一条指令的物理地址
Instruction 指令指 pointer 针
在内存中,指令和数据没有任何区别,都是二进制信息,CPU在工作的 时候把有的信息看作指令,有的信息看作数据。那么,CPU根据什么将 内存中的信息看作指令?CPU将CS:IP指向的内存单元中的内容看作指令, 因为,在任何时候,CPU将CS、IP中的内容当作指令的段地址和偏移地 址,用它们合成指令的物理地址,到内存中读取指令码,执行。如果说, 内存中的一段信息曾被CPU执行过的话,那么,它所在的内存单元必然 被CS:IP指向过。
8086存储器组织(重点)
8086存储器地址的分段 8086存储器的分体结构 堆栈
8086存储器地址的分段
在存储器中是以字节为单位存储信息的,每个存储单 元由唯一的地址来确定。 8086系统有20根地址线可寻址1MB字节的存储空间, 即对存储器寻址要20位物理地址,而8086为16位机, CPU内部寄存器只有16位,即只能存储16位地址。因 此8086系统把整个存储空间分成许多逻辑段,每段容 量不超过64KB(即65536字节)。 段和段之间可以是连续的,也可以是分开的或重叠的。 任何一个单元的实际地址,都是由段基地址和段内偏 移地址两部分组成。
DI
段寄存器
寄存 英文名 器名
CS DS ES SS
中文名
代码段寄存器 数据段寄存器 附加锻寄存器 堆栈段寄存器
用途
存放代码段段基地址 存放数据段段基地址,存放程 序中经常使用的数据 存放附加段段基地址,存放程 序中不经常使用的数据 存放堆栈段段基地址
Code segment
Data segment Extra segment Stack segment
BIU结构
16位段寄存器(4个)
CS:代码段寄存器 DS:数据段寄存器 ES:附加段寄存器 SS:堆栈段寄存器
16位指令指针寄存器IP:存放下一条将要执行 指令的偏移地址 20位物理地址加法器:将16位逻辑地址转换为 存储器的20位物理地址 6字节指令队列:预存6字节的指令代码 总线控制部件:发出总线控制信号
微处理器的主要功能
进行算术运算和逻辑运算 同存储器和I/O接口交流信息 少量暂存数据 寄存指令、指令译码、执行指令 提供整个系统所需的定时和控制信号 可响应I/O设备的中断请求
微处理器的主要功能(软件角度)
赋值运算 算术表达式、关系表达式和逻辑表达式 无条件转移、条件转移、循环 数组和其他数据结构 子程序 输入和输出
第2章 8086系统结构
概述 8086CPU结构 8086存储器组织 8086系统配置
概述
网上评价:1978年,8086处理器诞生了。这 个处理器标志着x86王朝的开始,从8086开始, 才有了目前应用最广泛的PC行业基础。虽然从 1971年,英特尔制造4004至今,已经有32年 历史;但是从没有像8086这样影响深远的神来 之作。 微处理器的主要功能 微处理器结构受到的限制 16位微处理器的结构特点 8086CPU概况
物理地址的形成
段基地址:存放在段寄存器(CS DS ES SS) 中的地址,表示段的起始。 偏移地址:相对于段的起始地址的偏移量, 可以用BX BP SI DI SP IP 存放。 逻辑地址:存储器的逻辑地址由段基地址和 偏移地址组成,程序设计时采用逻辑地址。 物理地址:存储器的绝对地址,范围为 00000H~FFFFFH,是CPU访问存储器的实际 寻址地址,按下式进行计算:
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 2 3 4 5 6 BIU
EU
总线接口部件
BIU功能 BIU结构 BIU工作过程
BIU功能
BIU是8086 CPU与外部(存储器和I/O接 口)的接口,提供16位数据总线和20位 地址总线,完成所有外部总线操作 形成20位物理地址 取指令、指令排队 读/写操作数 总线控制
8086 CPU寄存器结构(重点)
通用寄存器 指针和变址寄存器 段寄存器 指令指针寄存器 标志寄存器PSW
通用寄存器
寄存 英文名 器名
AX BX CX DX Accumulator Base address Counter Data register 中文名 累加器 基址寄 存器 计数器 数据寄 存器 用途 算术运算;在乘除运算中用来存放 操作数;和I/O设备之间传送信息 做通用寄存器用;在计算存储器地 址时,用作基址寄存器 做通用寄存器用;保存计数值 做通用寄存器用; DX:AX组合可表 示双字;DX也用来存放I/O端口地 址
指令执行部件
EU功能 EU结构 EU工作过程
EU功能
指令解码(Decode Instruction) 执行指令(Execute Instrunction)
EU结构
算术逻辑单元ALU:完成8位或16位二进 制运算,16位暂存器暂时存放操作数 标志寄存器:存放ALU运算结果特征 寄存器组:4个通用的16位寄存器AX、 BX、CX、DX;4个指针和变址寄存器BP、 SP、SI、DI EU控制器:取指令控制和时序控制部件
物理地址 段基地址16 偏移地址
举例
已知DS=10E4H, ES=10F4H, SS=21F0H, CS=31FFH, 画出此时存储器地址分段图 段寄存器DS装入数据12ABH,写出段的起始地 址和结束地址。 CS:IP的组合为34ABH:1230H,写出要执行指 令的存储器物理地址。 SS:SP的组合为2900H:4A00H,写出堆栈栈顶 的物理地址。 已知DS=101AH,BX=3200H,写出数据段中 该存储单元的物理地址。
控制标志
DF:方向标志,用在串处理指令中控制 处理信息的方向。 当DF=1时,每次操作后,SI和DI减小, 使串处理从高地址向低地址进行,用指 令STD设置 当DF=0时,每次操作后,SI和DI增大, 使串处理从低地址向高地址进行,用指 令CLD设置
系统标志
系统标志用于可屏蔽中断、程序调试等的控制。 TF:陷阱标志(单步标志),调试程序时,可 设置单步工作方式,TF=1时,CPU每执行完一 条指令,就自动产生一次内部中断,使用户能 跟踪程序进行调试 IF:中断标志,IF=1时,CPU响应可屏蔽中断; IF=0时,即使外部设备有中断申请,CPU也不 响应。STI指令使IF=1,CLI指令使IF=0
使用寄存器时注意
以上介绍的寄存器均为16位寄存器 通用寄存器AX、BX、CX、DX都可以拆分为两个8位寄 存器:AH和AL、BH和BL、CH和CL、DH和DL,“H”表 示高位字节,“L”表示低位字节 其他的寄存器不能拆分,BX寄存器如果作为指针使用, 也不能拆分 指令指针寄存器IP、标志寄存器PSW和堆栈指针SP的 内容只能由系统更改,用户不能更改 代码段寄存器CS和指令指针寄存器IP配对使用;堆栈 段寄存器SS和堆栈指针寄存器SP配对使用 用户只能用4个寄存器存放存储单元的偏移地址:SI、 DI、BX和BP BP寄存器在默认的情况下用于访问堆栈段