微型机系统与内部接口

第二章 微型机系统与内部接口
程丹松 计算机硬件教研室
要点
1. 微型机接口系统构成 2. CPU内部结构与工作原理 3. CPU引脚信号与工作模式 4. CPU对接口的操作时序和总线周期 5. 8086的存储器和IO组织 6. X86接口系统架构及其发展
一、微型机接口系统构成
总线（原理课已讲 第四章）
溢 出 标 志 （ O v e rflow F lag ） 位 。 它 反 映 有 符 号 数 的 运 算 结 果 是 否 超 出 其 所 能 表 示 的 范 围 ； 字 运 算 的 范 围 为 -3 2 7 6 8 ~ + 3 2 7 6 7 ， 字 节 运 算 的 范 围 为 -128~+127。 若 O F ＝ 1， 则 表 示 结 果 溢 出 ； O F＝ 0， 表 示 结 果 未 溢 出 。 注 意 ， O F标 志 主 要 针 对 有 符 号 运算。
通 用 寄 存 器
指 针 和 变 址 寄 存 器
控 制 寄 存 器
段 寄 存 器
通用寄存器的特殊用途和隐含性质
寄存器
特殊用途
名
在输入输出指令中作数据寄存器用 AX, AL 在乘法指令中存放被乘数或乘积，在除法指令中存放被除数或商
AH 在LAHF指令中，作目标寄存器用
在十进制运算指令中作累加器用 AL 在XLAT指令中作累加器用
PC /XT 系统主 板结构框图
486 /586 系统 主板结构框图
二、 CPU内部结构与工作原理
• 两级流水结构； • 总线分时复用； • 存储空间分段
管理；
• 指令集丰富； • 寄存器组丰富。
1.内 部 结 构 图
2.BIU与EU
各自组成、各自功能、并行工作过程
BIU： CPU与外部(m I/O)接口
符 号 标 志 （ S ign F lag ） 位 。 它 反 映 运 算 结 果 的 最 高 有 效 位 （ M SB） 为 0、 还 是 为 1； 对 有 符 号 运 算 来 说 ， 它 反 映 了 运 算 结 果 为 正 、 还 是 为 负 。 若 SF＝ 1， 反 映 运 算 结 果 的 最 高 有 效 位 为 1（ 或 结 果 为 负 ） ； 若 SF＝ 0， 则 表 示 最 高 有 效 位 为 0（ 或 结 果 不为负）。
中 断 允 许 控 制 （ In te rru pt En able F lag） 位 。 若 设 置 IF＝ 1， 则 允 许 C PU响 应 可 屏 蔽 中 断 （ 开 中 断 ） ； 若 IF＝ 0， 则 不 允 许 C PU响 应 可 屏 蔽 中 断 （ 关 中 断 ） 。
陷 井 控 制 （ Trap F lag ） 位 。 若 设 置 TF ＝ 1， 则 将 在 C P U运 行 中 设 置 陷 井 ， 此 时 ， CPU每 执 行 一 条 指 令 就 产 生 一 个 单 步 中 断 ， 用 户 可 以 在 中 断 服 务 中 对 当 前 指 令 的 执 行 情 况 进 行 调 试 ； 若 TF＝ 0， 表 示 不 设 置 陷 井 。 该 标 志 主 要 用 于 程 序 的 单 步 调 试。
零 标 志 （ Ze ro F la g ） 位 。 反 映 运 算 结 果 是 否 为 全 0。 若 ZF＝ 1， 则 表 示 运 算 结 果 为 全 0（ 各 位 均 为 0） ； 若 ZF＝ 0， 表 示 运 算 结 果 非 全 0（ 各 位 不 全 为 0） 。
辅 助 标 志 （ A u xiliary F lag ） 位 。 该 标 志 主 要 用 于 BC D 码 运 算 后 的 调 整 。 它 反 映 运 算 中 低 四 位 向 前 （ 即 D3向 D4） 有 无 进 位 （ 针 对 加 运 算 ） 或 借 位 （ 针 对 减 运 算 ） 。 若 AF＝ 1， 表 示 有 进 位 或 借 位 ； 若 AF＝ 0， 表 示 无 进 位 或 借 位 。
O F D FI FT FS FZ F A F
P F
0 C F
PSW
序
）
状 态
字
标志位 DF IF TF
OF
SF ZF AF PF CF
表 （ 3.3
PSW 中 标 志 位 的 用 法 及 含 义 用法及含义
方 向 控 制 （ D ir e c t io n F lag ） 位 。 若 设 置 D F ＝ 1， 则 串 操 作 后 ， 源 和 目 的 操 作 数 的 地 址 均 向 增 址 方 向 调 整 ； 若 设 置 DF＝ 0， 则 向 减 址 方 向 调 整 。
提供总线信号 完成所有总线操作 功能： 地址形成(逻辑→物理地址) 取指令(CS:IP)、指令排队 读/写操作数 总线控制容量：k-m EU： 负责全部指令的译码和执行 向BIU提供数据和地址 管理寄存器及标志
386的组成和工作原理
3.内部寄存器
15 A H
87 A L
BH
BL
C H
C L
D H
总线定义，意义，实际上由多种总线结构：单、双、三、多 数据总线：
– 双向 – 宽度 – 内容：数据、状态、控制信息、命令
地址总线：
– 单向 – 位数--〉内存容量
控制总线：
– CPU发出的读、写、中断相应信号等 – 接口发给CPU：时钟信号、中断请求、DMA请求、准备就绪等
接口与外设间的信号
– 数据信号，地址信号、控制信号 – 不像CPU与接口那么统一规范。根据接口和外设类型不同而不同
在间接寻址中作基址寄存器用 BX 在XLAT指令中作基址寄存器用
CX 在串操作指令和LOOP指令中作计数器用
CL 在移位/循环移位指令中作移位次数计数器用
DX
在字乘法/除法指令中存放乘积高位或被除数高位或余数 在间接寻址的输入输出指令中作地址寄存器用
在字符串运算指令中作源变址寄存器用 SI 在间接寻址中作变址寄存器用
15
SP
D L
B P
SI D I
1 5
I P
F RLeabharlann 15C SD S SS E S
0 累 加 器 基 址 寄 存 器
计 数 器 数 据 寄 存 器
0 堆 栈 指 示 器 基 址 指 示 器 源 变 址 器 目 的 变 址 器
0 指 令 指 示 器
标 志 寄 存 器
0 代 码 段 寄 存 器
数 据 段 寄 存 器 堆 栈 段 寄 存 器 附 加 段 寄 存 器
在字符串运算指令中作目标变址寄存器用 DI 在间接寻址中作变址寄存器用
BP 在间接寻址中作基址指针用
SP 在堆栈操作中作堆栈指针用
隐含性质
不能隐含 隐含 隐含 隐含 隐含 不能隐含 隐含 隐含 不能隐含 隐含 不能隐含 隐含 不能隐含 隐含 不能隐含 不能隐含 隐含
1 5
（程
表 （ 3 .2
P S W ）