第五章存储器习题(可编辑修改word版)
计算机组成原理(蒋本珊)第五章汇总
第五章１．如何区别存储器和寄存器？两者是一回事的说法对吗？解：存储器和寄存器不是一回事。
存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。
寄存器属于CPU 的一部分，访问寄存器的速度很快。
２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次（虚拟存储系统）。
３．什么是半导体存储器？它有什么特点？解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。
半导体存储器具有容量大、速度快、体积小、可靠性高等特点。
半导体随机存储器存储的信息会因为断电而丢失。
４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异同点？解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。
DRAM记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。
５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。
分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。
计算机组成原理第五章答案
计算机组成原理第五章答案1. 概述本文档为计算机组成原理第五章的答案总结，主要涵盖了第五章的核心概念和问题解答。
本章主要讨论了计算机的存储器层次结构和存储管理的相关内容。
2. 存储器层次结构存储器层次结构指的是一系列不同速度、容量和成本的存储设备，按照存储访问时间的大小排列成一种层次结构。
通常由以下几个层次组成：1.高速缓存（Cache）：位于CPU内部，容量较小但速度非常快，用来暂时存放从内存中读取的指令和数据。
2.主存储器（Main Memory）：位于CPU外部，容量较大但速度相对较慢，用来存放程序运行时需要的指令和数据。
3.辅助存储器（Auxiliary Storage）：位于计算机外部，包括硬盘、磁带等设备，容量较大但速度较慢，用来长期存储大量的数据和程序。
4.寄存器（Register）：位于CPU内部，容量非常小但速度非常快，用来存储CPU正在执行的指令和数据。
存储器层次结构的设计原则是利用成本较低的存储器来提供更大的容量，同时保证需要最频繁访问的数据能够在速度最快的存储器中找到。
3. 存储管理存储管理是指对计算机中的存储器进行组织和管理的过程，主要包括内存分配、地址映射和存储保护等方面。
3.1 内存分配内存分配是指将程序运行所需的内存空间分配给程序的过程。
常用的内存分配方式包括静态分配和动态分配。
•静态分配：在程序编译或装载时确定程序所需的内存空间大小，并为其分配相应的内存空间。
静态分配的优点是效率高，但缺点是浪费内存资源，不能适应较大程序的需求。
•动态分配：在程序运行时根据需要动态的分配和释放内存空间。
常见的动态分配方式有堆和栈两种方式。
堆分配是通过一些内存管理函数来进行的，栈分配则是通过操作系统提供的栈实现的。
动态分配的优点是灵活性高，适应性强，但容易产生内存泄漏等问题。
3.2 地址映射地址映射是指将程序中的逻辑地址（虚拟地址）转换成物理地址的过程。
常见的地址映射方式有两级映射和页式映射。
(完整版)存储器习题及参考答案
习题四参考答案1．某机主存储器有16位地址，字长为8位。
（1）如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？（2）该存储器能存放多少字节的信息？（3）片选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯片位32片。
（2）该存储器存放16K字节的信息。
（3）片选逻辑需要4位地址。
2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：（1）计算所需芯片数。
（2）画出该存储器组成逻辑框图。
解：（1）所需芯片8片。
（2）逻辑图为：3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。
（2）计算所需芯片数。
（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？解：（1）（2）所需芯片为32片。
（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。
因为64K ×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。
所以存储器刷新一遍最少用128个读/写周期。
4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯片？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。
（2）地址寄存器15位。
（3）共需8个EPROM芯片？（4）逻辑框图为：5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k ×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：（1）画出地址译码方案。
计算机组成原理第5章习题参考答案
倍？ [解] （1）主存容量为 4MB，按字节编址，主存地址为 22 位，地址格式如下图所示： 区号 (8 位) Cache 的地址格式为 组号 (7 位) 组内块号 (2 位) 块内地址 (5 位) （2）由于每个字块有８个字，故主存第０、１、２、⋯、９９号字单元分别在字块０～１２ 中，但 Cache 起始为空，Cache 与主存是以块为单位交换，所以第一次读时每一块中的 第一个单元没命中，但后面７次每个单元均可以命中 命中率＝Nc/(Nc＋Nm)＝(100－13＋７×100)/(８×100)＝98.4％ （3）设 Cache 的存取周期为 T，则主存的存取周期为６T。 有 Cache 的访存时间＝H×Tc＋（１－H）×（Tm＋Tc）＝Tc＋（１－H）×Tm =T+(1-98.4%)×6T=1.096T 无 Cache 的访存时间为６T，所以速度提高倍数＝６÷1.096＝５.47 倍。 5-27 已知采用页式虚拟存储器，某程序中一条指令的虚地址是：000001111111100000。该程 序的页表起始地址是 0011，页面大小１K，页表中有关单元最末四位（实页号）见下表： 组号 (7 位) 组内块号 (2 位) 块内地址 (5 位)
_
A12 0 1 0 1
A11~A0 --------------------
第一组 第二组 第三组 第四组
CS 0 A13 A12 CS1 A13 A12 CS 2 A13 A12
CS 3 A13 A12
存储器的逻辑图如图 1 所示。 5-16.现有如下存储芯片：2K×1 的 ROM、4K×1 的 RAM、8K×1 的 ROM。若用它们组成容量为 16KB 的存储器，前 4KB 为 ROM，后 12KB 为 RAM，CPU 的地址总线 16 位。 （1）各种存储芯片分别用多少片？ （2）正确选用译码器及门电路，并画出相应的逻辑结构图。 （3）指出有无地址重叠现象。 [解]： （1） 需要用 2K×1 的 ROM 芯片 16 片，4K×1 的 RAM 芯片 24 片。不能用 8K×1 的 ROM 芯片，因为大于 ROM 应有的空间。 （2） 各存储芯片的地址跟配如下： A15 A14 A13 A12 A11 A10~A0 X X 0 0 0 ----- 2KB ROM X X 0 0 1 ------ 2KB ROM X X 0 1 ----------------- 4KB RAM X X 1 0 ----------------- 4KB RAM X X 1 1 ----------------- 4KB RAM 相应的逻辑结构图如图 2 示。 （3）有地址重叠现象。因为地址线 A15、A14 没有参加译码
计算机组成第五章习题
5.4 同步测试习题及解答5.4.1 同步测试习题一、填空题1.在多级存储体系中，Cache的主要功能是_________，虚拟存储器的主要功能是___________。
2.SRAM靠_________存储信息，DRAM靠_______存储信息。
________存储器需要定时刷新。
3.动态半导体存储器的刷新一般有________、__________和__________。
4.一个512KB的存储器，其地址和数据线的总和是________。
5.若RAM芯片内有1024个单元，用单译码方式，地址译码器有_______条输出线；用双译码方式，地址译码器有________条输出线。
6.高速缓冲存储器中保存的信息是主存信息的__________。
二、选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分_____。
A．二者都是顺序存取 B. 二者都是直接存取C. 磁盘是直接存取，磁带是顺序存取D. 磁带是直接存取，磁盘的顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为（）A.存取时间B.存取周期C.CPU周期D.机器周期3.以下哪种类型的存储器速度最快（）A.DRAMB.ROMC.EPROMD.SRAM4.下述说法中正确的是（）A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM的易失性RAM，而静态RAM中的存储信息是不易失的C．半导体RAM是易失RAM，但只要电源不断电，所存信息是不丢失的D．半导体RAM是非易失性的RAM5．动态RAM的刷新是以（）A．存储单位B．行C．列D．存储位6.SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数位（）A．16B．17C．20D．217.存储器容量为32K×16，则（）A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根8.某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到（）A．220-1B．221-1C．223-1D．224-19.下述说法正确的是（）A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器10.通常计算机的主存储器可采用（）A．RAM和ROMB．ROMC．RAMD．RAM或ROM11.存储器采用部分译码法片选时（）A．不需要地址译码器B．不能充分利用存储器空间C．会产生地址重叠D．CPU的地址线全参与译码12.在主存和CPU之间增加高速缓冲存储器的目的是（）A．解决CPU和主存之间的速度匹配问题B．扩大主存容量C．扩大CPU通用寄存器的数目D．即扩大主存容量又扩大CPU中通过寄存器的数量13.在程序的执行过程中，Cache与主存的地址映射是由（）A．操作系统来管理的B．程序员调度的C．由硬件自动完成的D．由软、硬件共同完成的14.采用虚拟存储器的目的（）A．提高主存的速度B．扩大辅存的存取空间C．扩大主存的存取空间D．扩大存储器的寻址空间15.常用的虚拟存储器寻址系统由（）两级A．主存—辅存B．Cache—主存C．Cache—辅存D．控件—主存三、判断题1.存取周期是指启动一次存储器操作到完成该操作所需的时间。
存储基础知识试题及答案
存储基础知识试题及答案1. 什么是存储器？存储器是计算机系统中用于存储数据和程序的硬件设备。
它允许计算机在执行过程中快速访问和修改数据。
2. 存储器有哪些主要类型？存储器主要分为两类：易失性存储器和非易失性存储器。
易失性存储器如RAM，在断电后会丢失数据；非易失性存储器如硬盘和固态硬盘，即使断电也能保持数据。
3. 什么是随机存取存储器（RAM）？随机存取存储器是一种易失性存储器，它允许计算机在任何时间随机访问存储单元。
RAM通常用于存储当前正在运行的程序和数据。
4. 什么是只读存储器（ROM）？只读存储器是一种非易失性存储器，它用于存储计算机启动时需要的固件或系统软件。
ROM中的数据在断电后仍然保持不变。
5. 硬盘驱动器（HDD）和固态硬盘（SSD）有什么区别？硬盘驱动器使用旋转的磁盘和移动的读写头来存储数据，而固态硬盘使用闪存技术，没有移动部件。
SSD通常比HDD更快、更耐用，但成本更高。
6. 什么是缓存？缓存是一种高速存储器，用于暂时存储频繁访问的数据。
它位于CPU和主存储器之间，以减少CPU访问主存储器所需的时间。
7. 什么是虚拟内存？虚拟内存是一种技术，它允许计算机使用硬盘空间作为额外的RAM。
当物理RAM不足以存储当前运行的所有程序和数据时，操作系统会将部分数据从RAM移动到硬盘上的虚拟内存区域。
8. 什么是RAID？RAID（独立磁盘冗余阵列）是一种将多个硬盘组合成一个逻辑单元的技术，以提高性能、增加容量或提供数据冗余。
常见的RAID级别包括RAID 0（条带化）、RAID 1（镜像）和RAID 5（带奇偶校验的条带化）。
9. 什么是存储区域网络（SAN）？存储区域网络是一种高速网络，连接服务器和存储设备。
SAN允许服务器共享存储资源，提高数据访问速度和灵活性。
10. 什么是网络附加存储（NAS）？网络附加存储是一种连接到网络的存储设备，允许多个计算机和用户共享文件和数据。
NAS设备通常运行专用的操作系统，提供文件服务和管理功能。
第五章习题解答(P233)
模块1首地址：10000H，末地址：10000H+1FFFFH=2FFFFH
模块2首地址：30000H，末地址：30000H+1FFFFH=4FFFFH
模块3首地址：50000H，末地址：50000H+1FFFFH=6FFFFH
1 1 1 1 1 1 1 0 0 0 …. 0 0 0 8KROM
1 1 1 1 1 1 1 1 1 1 …. 1 1 1 8KROM
? 画出逻辑电路图
但是，上述电路不能满足8088自启动，需将8K×8位SRAM移到地址00000H-01FFFH。（包含中断向量区）
第五章习题解答（P233）
⒈ 已知8086 CPU 中当前段寄存器的基地址（DS）=021FH，（ES）=0A32H，（CS）=234EH，则上述各段在存储器空间中物理地址的首地址号及末地址号是什么？
解：根据题意，各段的首末地址分别是：
DS 段首地址：021FH*10H+0=021F0H，末地址：021FH*10H+0FFFFH=121EFH
解：先根据题意求段内偏移地址25432H-234E*10H=1F52H；
当（CS）的内容变为1A31H 时，则物理地址应为：1A31H*10H+1F52H=1C262H
⒌ 在8086 中，堆栈操作是字操作，还是字节操作？已知（SS）=1050H，（SP）=0006H，（AX）=1234H。
若执行对AX 的压栈操作（即执行PUSH AX），操作后则（AX）存放在何处？并指出执行此操作时8086输出的状态信息是何种编码，总线信号哪些应有效？
微机原理与接口技术(第三版)课本习题答案.
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
存储器习题解答
1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。
（1）512×4位RAM构成16KB的存储系统；（2）1024×1位RAM构成128KB的存储系统；（3）2K×4位RAM构成64KB的存储系统；（4）64K×1位RAM构成256KB的存储系统。
解：(1) 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。
(2) 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。
(3) 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2)=9位地址线。
(4) 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64)=4位地址线。
2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？解: 4K×8bit /512×4bit= 16片，需要16片存储芯片；29 = 512，每片芯片需9条寻址线；212 = 4096，4KB存储系统最少需12条寻址线。
3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。
（1）求该主存地址中区号、块号和块内地址的位数。
（2）求主存地址为ABCDEF16的单元在Cache中的位置。
解: (1) 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12；区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9；块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。
存储器 练习题答案
一、选择题1、存储器和CPU之间增加Cache的目的是( )。
A. 增加内存容量B. 提高内存的可靠性C. 解决CPU与内存之间速度问题D.增加内存容量，同时加快存取速度2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。
A 主存-辅存B 快存-主存C 快存-辅存D 通用寄存器-主存3、双端口存储器所以能高速进行读/ 写，是因为采用（）。
A．高速芯片B．两套相互独立的读写电路C．流水技术D．新型器件4、在下列几种存储器中，CPU可直接访问的是（）。
A. 主存储器B. 磁盘C. 磁带D. 光盘5、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（）。
A．64，16 B．16，16 C．64，8 D．16，64。
6、采用虚拟存储器的主要目的是（）。
A．扩大主存储器的存储空间，并能进行自动管理和调度B．提高主存储器的存取速度C．提高外存储器的存取速度D．扩大外存储器的存储空间7、双端口存储器在（）情况下会发生读/写冲突。
A. 左端口与右端口的地址码不同B. 左、右端口的地址码相同C. 左、右端口的数据码相同D. 左、右端口的数据码不同8、计算机系统中的存储器系统是指（）。
A RAM存储器B ROM存储器C 主存储器D主存储器和外存储器9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（）。
A 0~4MB-1B 0~2MB-1C 0~2M-1D 0~1M-110、某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。
A 23B 25C 50D 1911、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。
A DRAMB SRAMC FLASH ROMD EPROM12、计算机的存储器采用分级存储体系的目的是（）。
A．便于读写数据B．减小机箱的体积C．便于系统升级D．解决存储容量、价格与速度间的矛盾13、相联存储器是按（）进行寻址的存储器。
操作系统第五章作业答案
第5章习题答案3、可变分区管理方式下，采用移动技术有什么优点移动一道作业时操作系统要做哪些工作答:消除外部碎片.经过一段时间的分配回收后,会产生很多碎片,这些碎片都很小,不足以满足程序分配重内存的要求,但总和可以满足程序的分配要求.通过移动技术,在适当的时候,在内存中移动程序,把所有空闲碎片合并成一个连续的大空闲空间放在内存一端,就可以满足分配的要求移动一道作业时，操作系统需要修改被移动进程的地址信息，还要复制进程空间；而且在移动时必须停止所有其他程序的运行。
4、用可变分区方式管理主存时，假定主存中按地址顺序依次有五个空闲区，空闲区的大小依次为32K，10K，5K，228K，100K。
现有五个作业J1，J2，J3，J4和J5。
它们各需主存1K，10K，108K，28K和115K。
若采用最先适应分配算法能把这五个作业按J1～J5的次序全部装入主存吗你认为按怎样的次序装入这五个作业可使主存空间利用率最高。
答：（1）不行。
列表模拟J1~J5进入内存情况如下：（2）以J1,J2,J3,J5,J4的次序装入这五个作业可使主存空间利用率最高。
这样可以将五个作业全部装入内存，使得内存利用率最高。
6、段式存储管理系统中是如何实现存储保护的答：因为段是按逻辑意义来划分的，可以按段名访问所以段式存储管理可以方便地实现内存信息的共享并进行有效的内存保护。
段式管理的保护主要有两种。
一种是地址越界保护法，另一种是存取方式控制保护法。
具体措施有：（1）利用段表及段长来实现段的保护，防止程序执行时地址越界。
（2）存取权限保护法：在段表中设有“存取权”一项，可对程序的保护权限进行各种必要的限制。
（3）存储保护键保护：由于I/O通道对存储器访问是不经过段表的，因此有的机器还采用存储保护键保护。
地址越界保护是利用表中的段长项与虚拟地址中的段内相对地址比较进行的。
若段内相对地址大于段长，系统就会产生保护中断。
不过，在允许段动态增长的系统中，段内相对地址大于段长是允许的。
微机原理与接口技术第五章 练习题及答案
第五章练习题及答案一、填空题1、常见的片选控制方法有____________________________________。
线选法,全译码法,部分译码法2、磁带是______存储器。
顺序存储3、为保证动态RAM中的内容的不消失，需要进行__________操作。
刷新4、全部存储系统分为四级,即寄存器组,____________,内存,外存。
高速缓冲存储器5、DRAM靠_______存储信息，所以需要定期_____。
电容刷新6、虚拟存储器由__________两级存储器组成。
主存-辅存7、存储器是计算机系统的记忆设备，它主要用来______。
存储数据和指令8、8086CPU的物理地址是指实际的20位主存单元地址,每个存储单元对应唯一的物理地址,其范围是_________________。
00000H～FFFFFH二、选择题1、RAM是随机存储器,它分为( )两种。
A、ROM和SRAMB、DRAM和SRAMC、ROM和DRAMD、ROM和CD-ROMB2、从存储器中读出或向存储器中写入一个信息所需要的时间称为( )。
A、等待时间B、存取周期C、查找时间D、寄存器B3、在计算机的专业用语中,ROM表示( )。
A、外存储器B、内存储器C、只读存储器D、随机存储器C4、在下列存储器中，若按记录密度从低到高的顺序播列，应为( )。
A、软盘、硬盘、光盘、磁带B、磁带、硬盘、软盘、光盘C、磁带、软盎、硬盘、光盘D、硬盘、软盘、磁带、光盘C5、某计算机字长32位，存储容量为4MB，若按半字编址，它的寻址范围是（）。
A、0-4MBB、0-2MBC、0-2MD、0-1MBC6、下列因素中，与Cache命中率无关的是（）。
A、主存的存取时间B、快的大小C、Cache的组织方式D、cache 的容量A7、计算机的存储器采用分级存储体系的主要目的是（）。
A、便于读写数据B、减小机箱的体积C、便于系统升级D、解决存储容量、价格和存取速度之间的矛盾D8、磁盘存储器的数据存取速度与下列哪一组性能参数有关?( )。
计算机操作系统 OS-chapter 5
4）重定位（地址变换） ：把逻辑地址转换为相应物理地 址叫重定位
5）程序的装入与链接
程序的装入
绝对装入方式：编译或汇编时时直接给出实际内
存地址，只适用于单道程序环境
物理地址由程序员给出（对程序员要求较高）
物理地址由编译器或汇编器给出
可重定位装入方式：每道程序都从0开始编址，
程序中的其他地址是相对于0号地址的，在将程 序装入内存时，物理地址与逻辑地址不同，不仅 要修改指令地址，而且要修改指令内容
3.内存信息共享 ：使多道程序能动态地共享内存， 最好能共享内存的信息
4.地址变换（重定位）（需要硬件支持）
逻 辑 地 址 空 间 高级语言 源程序
浮 编译 动 目 标 文 件
链接 目 标 代 码 .EXE
装入
内存
库文件
1）逻辑地址(相对地址) ：用户编程时总是从0开始编址， 这种用户编程所用的地址称 逻辑地址 2）物理地址（内存地址、绝对地址）：内存是由若干存 贮单元组成的，每个存贮单元有一个编号称为物理地址。 3）地址空间 逻辑地址空间：用户编程空间，是由CPU的地址总线 扫描出来的 。 物理地址空间：由物理存贮单元组成的空间，由存贮 器的地址总线扫描出来的空间。
5．1 存贮器管理的功能
1.内存的分配及回收：根据不同的管理机制有不同的分配 回收算法。但是，无论何种机制，一个有效的机制必须做 到用户申请时立即响应，预以分配；用户用完立即回收， 以供其它用户使用，为此存贮区分配应有如下机制 。 记住每个区域的状态（已分。未分） 实施分配（修改数据结构） 接受系统或用户释放的区域（修改数据结构）
程序装入之后不能在内存中移动
0 1000 Load 1,2500
计算机组成原理第5章部分习题参考答案
第五章部分习题参考答案【5-10】一个1K * 8的存储芯片需要多少根地址线，数据输入输出线？解：n = log1024 = 10 根。
由于一次可读写8位数据，所以需要8根数据输入输出线。
2【5-11】某计算机字长32位，存储容量64KB，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况？解：因为字长32位，所以64KB = 16KW，要表示16K个存储单元，需要14根地址线。
所以按字编址的寻址范围是0000H ～ 3FFFH 。
若按字节编址，假设采用PC机常用的小端方案，则主存示意图如下：【5-13】现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。
试求：(1)实现该存储器所需芯片数量(2)若将这些芯片分装在若干块板上，每块板的容量是4K×8，该存储器所需的地址线的总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？解：(1)需要16组来构成16K，共需芯片16×8 = 128片(2)需要的地址线总位数是14位。
因为共需4块板，所以2位用来选板，板内地址12位，片内地址10位。
1每块板的结构如下图24块板共同组成16K×8存储器的结构图【5-15】某半导体存储器容量16K×8，可选SRAM芯片的容量为4K ×4；地址总线A15～A0(A0为最低位)，双向数据总线D7～D0，由R/W线控制读写。
设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑和片选信号的极性。
解：注：采用全译码方式方案片内地片A0A1A3A2A8A9A7A6A5A4A12A15A14A13A11A1000000000000000004K111111100001111100001000000000004K10001111111111114K00000000100000001 1 1 1 1 1 1 1 1 1 1 1 0 0 1 00 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 4K11111111111111时分别选定，11，为A1200，0110，，恒为，由以上真值表可知，采用全译码方式，A15A140A13 RAM芯片。
数字电路_第五章答案
数字电路_第五章答案5 ⼤规模数字集成电路习题解答 1⾃我检测题［T5.1］在存储器结构中，什么是“字”？什么是“字长”，如何标注存储器的容量？采⽤同⼀个地址存放的⼀组⼆进制数，称为字。
字的位数称为字长。
习惯上⽤总的位数来表⽰存储器的容量，⼀个具有n字、每字m位的存储器，其容量⼀般可表⽰为n×m。
［T5.2］试述RAM和ROM的区别。
RAM称为随机存储器，在⼯作中既允许随时从指定单元内读出信息，也可以随时将信息写⼊指定单元，最⼤的优点是读写⽅便。
但是掉电后数据丢失。
ROM在正常⼯作状态下只能从中读取数据，不能快速、随时地修改或重新写⼊数据，内部信息通常在制造过程或使⽤前写⼊，［T5.3］试述SRAM和DRAM的区别。
SRAM通常采⽤锁存器构成存储单元，利⽤锁存器的双稳态结构，数据⼀旦被写⼊就能够稳定地保持下去。
动态存储器则是以电容为存储单元，利⽤对电容器的充放电来存储信息，例如电容器含有电荷表⽰状态1，⽆电荷表⽰状态0。
根据DRAM的机理，电容内部的电荷需要维持在⼀定的⽔平才能保证内部信息的正确性。
因此，DRAM在使⽤时需要定时地进⾏信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。
［T5.4］与SRAM相⽐，闪烁存储器有何主要优点？容量⼤，掉电后数据不会丢失。
［T5.5］⽤ROM实现两个4位⼆进制数相乘，试问：该ROM需要有多少根地址线？多少根数据线？其存储容量为多少？8根地址线，8根数据线。
其容量为64×8。
［T5.6］⼀个ROM 共有10根地址线，8根位线（数据输出线），则其存储容量为。
（A）10×8 （B）102×8 （C）10×82（D）210×8［T5.7］为了构成4096×8的RAM，需要⽚1024×2的RAM。
（A）8⽚（B）16⽚（C）2⽚（D）4⽚［T5.8］哪种器件中存储的信息在掉电以后即丢失？（A）SRAM （B）UVEPROM （C）E2PROM （D）PAL［T5.9］关于半导体存储器的描述，下列哪种说法是错误的。
第五章 存储器
A• 4 0• … • 1• 0• … • 1•
A• 3 0• … • 1• 0• … • 1•
A• 2 0• … • 1• 0• … • 1•
A• 1 0• … • 1• 0• … • 1•
A 0 0 … 1 0 … 1
• • • • • •
× • × • × • × • × • × •
9
× • × • × • × • × • × •
线性选择方式、部分译码方式、全译码方式
下面通过举例说明（以8088CPU为例）
1、线性选择方式
片间寻址原则：用CPU高位地址线的一根或某几根
组合形成片选信号。
例5-1：使用SRAM芯片Intel6264 （8K×8位）组成16K×8的存储器 系统，设计6264与8088CPU的硬件 连接图，并分析各芯片的地址范围
刷新地址 计数器 地址 多路器
地址总线
地址
CPU
刷新定时器 读/写 仲裁 电路 RAS 定时 CAS 发生器 WR
DRAM
数据缓冲器
图5-6 DRAM控制器逻辑框图
三、高速缓冲存储器（Cache） 主要由硬件来实现，对程序员是透明的。
理解： •Cache的基本概念； •基本工作原理； •命中率； •Cache的分级体系结构
Vcc /WE CE2 A3 A2 A1 /OE A0 /CE1 IO7 IO6 IO5 IO4 IO3
其中： A12~A0：地址线
IO7~IO0：数据线
/WE：写允许信号,低电平有效
/OE：读允许信号,低电平有效
/CE1,CE2：片选 Vcc：+5V, GND：地
图5-3 6264芯片管脚图
下图为6264芯片与CPU的连接：
第五章存储管理课外作业参考答案
第五章存储管理课外作业及答案1.在一页式存储管理系统中，内存被划分为32块，页面大小为l024字节，某作业的页表如下图所示。
状态位：1表示在内存，0试问：（1）逻辑地址应占多少位？（2）物理地址应占多少位？（3）将逻辑地址998D，6351Q，98DH转化为相应的物理地址。
解：（1）逻辑地址应占12位。
（2）物理地址应占15位。
（3）998D：物理地址=5*1024+998=6118D（17E6H）6351Q：因为页号p=3，该页面不在内存中，所以产生缺页中断98DH：物理地址为2D8DH（或11661D）2．在一个采用请求分页存储管理的系统中，有一用户作业，它依次要访问的页序列是：2，3，2，1，5，2，4，5，3，2，5，2。
若分配给作业可使用的主存空间共3个物理块，请回答下列问题：(1)按OPT页面调度算法将产生多少次缺页中断？写出依次淘汰的页号。
(2)按FIFO页面调度算法将产生多少次缺页中断？写出依次淘汰的页号。
(3)按LRU页面调度算法将产生多少次缺页中断？写出依次淘汰的页号。
(4)按CLOCK页面调度算法将产生多少次缺页中断？写出依次淘汰的页号。
解：(1)OPT：6次缺页中断，依次淘汰的页号：1，2，4(2)FIFO：9次缺页中断，依次淘汰的页号：2，3，1，5，2，4(3)LRU：7次缺页中断，依次淘汰的页号：3，1，2，4(4)CLOCK：8次缺页中断，依次淘汰的页号：2，3，1，5，43. 请求分页管理系统中，假设某进程的页表内容如表所示：页面大小为4KB，一次内存的访问时间是100ns，一次快表（TLB）的访问时间是10ns，处理一次缺页的平均时间为108ns（已经包含更新TLB和页表的时间），进程的驻留集大小固定为2，采用最近最少使用置换算法（LRU）和局部淘汰策略。
假设①TLB初始为空；②地址转换时先访问TLB，若TLB没有命中，再访问页表（忽略访问页表之后的TLB更新时间）；③有效位为0表示页面不在内存，产生缺页中断，缺页中断处理后，返回到产生缺页中断的指令处重新执行。
最新存储器习题及参考答案
习题四参考答案1．某机主存储器有16位地址，字长为8位。
（1）如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？（2）该存储器能存放多少字节的信息？（3）片选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯片位32片。
（2）该存储器存放16K字节的信息。
（3）片选逻辑需要4位地址。
2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：（1）计算所需芯片数。
（2）画出该存储器组成逻辑框图。
解：（1）所需芯片8片。
（2）逻辑图为：3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。
（2）计算所需芯片数。
（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？解：（1）（2）所需芯片为32片。
（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。
因为64K ×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。
所以存储器刷新一遍最少用128个读/写周期。
4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯片？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。
（2）地址寄存器15位。
（3）共需8个EPROM芯片？（4）逻辑框图为：5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k ×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：（1）画出地址译码方案。
计算机组成原理第五章答案90051
5 ．4 教材习题解答１．如何区别存储器和寄存器？两者是一回事的说法对吗？解：存储器和寄存器不是一回事.存储器在CPU 的外边,专门用来存放程序和数据,访问存储器的速度较慢。
寄存器属于CPU 的一部分，访问寄存器的速度很快。
２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价存储系统和结构第5章129 格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次(虚拟存储系统) 。
３．什么是半导体存储器？它有什么特点?解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类.半导体存储器具有容量大、速度快、体积小、可靠性高等特点.半导体随机存储器存储的信息会因为断电而丢失。
４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异同点?解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留.DRAM 记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息,需要定时刷新。
５．动态RAM 为什么要刷新？一般有几种刷新方式? 各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章存储器及其接口
1.单项选择题
（1）DRAM2164(64K╳1)外部引脚有（）
A.16 条地址线、2 条数据线
B.8 条地址线、1 条数据线
C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线
(2)8086 能寻址内存贮器的最大地址范围为()
A.64KB
B.512KB
C.1MB
D.16KB
（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片
（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K
（5）采用虚拟存储器的目的是（）
A．提高主存的速度 B.扩大外存的存储空间
C．扩大存储器的寻址空间 D.提高外存的速度
（6）RAM 存储器器中的信息是（）
A．可以读/写的 B.不会变动的
C.可永久保留的
D.便于携带的
（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片
A．16 B.32 C.64 D.8
（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11
（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K
（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16
（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A
0~A
10
B。
A
~A
15
C。
A
11
~A
15
D。
A
4
~A
19
（13）计算一个存储器芯片容量的公式为（）
A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）
A．存取速度快、容量大B。
存取速度慢、容量小
C．存取速度快，容量小D。
存取速度慢，容量大
（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
A．1ms B.1.5ms C.1s D.100μs
（16）对EPROM 进行读操作，仅当（）信号同时有效才行，。
A．OE、RD B。
OE、CE C。
CE、WE D。
OE、WE
2.填空题
（1）只读存储器ROM 有如下几种类型：.
（2）半导体存储器的主要技术指标是。
（3） 在 16 位微机系统中，一个存储字占用两个 8 位字节单元，字的低 8 位存放在 、高 8 位存放在 。
（4） SRAM 芯片 6116（2K╳8B）有 位地址引脚线、 位数据引脚线。
（5） 在存储器系统中，实现片选控制有三种方法，它们是 。
（6）74LS138 译码器有三个“选择输入端”C、B 、A 及 8 个输出端 y 0~y 7， 当输入地址码为 101 时，输出端 有效。
（7） 半导体表态存储器是靠 存储信息，半导体动态存储器是靠- 存储信息。
（8） 对存储器进行读/写时，地址线被分为 和 两部分， 它们分别用以产生 和 信号。
3. 多项选题
（1） DRAM 的特点是（）
A ．可读 B.可写 C.信息永久保存
D.需要刷新
E.一旦关机，其信息丢失
（2） 一般所说存贮器的性能指标是指（）
A ．价格 B.容量 C.速度 D.功耗 E.可靠性
（3）8086 对存储器进行访问所涉及到的信号有（）
A ．M/IO B.INTA C.DT/RD.DEN E.RD/WR
（4）哪些地址译码方式会产生地址重叠区？（）
A ．与非门 B.或非门 C.线译码 D.部分译码 E.全译码
（5）8086 访问内存可能执行（）总线周期。
A ．一个 B.二个 C.三个 D.四个 E.五个
（6）HM6116 芯片上哪些引脚信号控制其工作方式？（）
A ．CE B.OE C.RD D.WE E.M/IO
（7）8086/8088 不论是访问内存还是访问外设，在所发出的控制信号中相同的部分是（）
A ．M/IO B.RD/WR C.DEN D.DT/R E.ALE
4. 判断说明题
（1） PROM 是可以多次改写的 ROM 。
（）
（2） E 2PROM 、PROM 、ROM 关机后，所存住处均不会丢失。
（）
（4） 存储器芯片的片选信号采用部分译码方式不一定会产生地址重叠区。
（）
（5） RAM 存储器需要每隔 1~2ms 刷新一次。
（）
5. 简答题
（1） 存储器与 CPU 连接时，应考虑哪些问题？
（2） 什么叫“地址重叠区”？什么情况下会产生重叠区？为什么？
（3） 下列容量的存贮器，各需要多少条地址线寻址？若要组成 32K ╳8 位的内存，各需要几片这样的芯片？
a. I ntel 1024(1K╳1B)
b. I ntel 2114(1K╳4B)
c.Intel 2167(16K╳1B)
d.Zilog 6132(4K╳8B)
（4）什么叫“对准字”和“未对准字”，CPU 对二者的访问有何不同？
6.应用题
（1）为某8 位微机（地址总线为16 位）设计一个12KB 容量的存储器要求EPROM区为 8KB，从 0000H 开始，彩 2716 芯片；RAM 区为 4KB，从 2000H 开始，采用6116芯片。
试求：
①对各芯片地址分配。
②指出各芯片的片内选择地址线和芯片选择地址线。
③采用 74LS138，画出片选地址译码电路。
（2）已知高位地址译码如图 3.7 所示，译码器为 3：8 译码器 74LS138，试判断译码器输出端分别对应的地址。
图3.7 译码器连接图
（3）用4K╳4B的EPROM 存储器芯片组成一个16K╳8B的只读存储器。
试问：
①该只讯存储芯片的数据线和地址线的位数？
②根据题意需要多少个4K╳4的EPROM 芯片？
③各个芯片的片选信号表达式 CE？
④画出此存储器的结构图。