基于FPGA的模拟IIC接口设计与实现

研究生课程论文

课程名称基于FPGA的模拟IIC接口设计与实现授课学期2012 学年至2013 学年第一学期学院电子工程学院

专业电子与通信工程

学号**********

姓名

任课教师

交稿日期2013.01.10

成绩

阅读教师签名

日期

广西师范大学研究生学院制

基于FPGA的模拟I2C接口设计与实现

摘要：本文论述了I2C总线的基本协议，以及基于FPGA 的模拟I2C 总线接口模块的设计,在QuartusII软件中用Verilog HDL语言编写了部分I2C总线接口功能的程序代码，生成原理图模块。并连接好各个模块，进行了时序仿真。最后，下载到FPGA的板运行测试。

关键词：I2C 接口FPGA Verilog

1课题研究意义、现状及应用分析

目前市场上主流的嵌入式设备主要是微处理器、DSP等，但FPGA 以其独有的高抗干扰性、高安全性正在逐步取得开发公司的青睐，在FPGA上开发I2C势在必行。并且利用EDA 工具设计芯片实现系统的功能，已经成为支撑电子设计的通用平台，并逐步向支持系统级的设计方向发展。模块化的设计思想在软件设计过程中越来越被重视。I2C总线是Philips 公司推出的双向两线串行通讯标准，具有接口线少、通讯效率高等特点。因此，基于FPGA的I2C总线设计有着广泛的应用前景。

2课题总体方案设计及功能模块介绍

本设计主要分三大模块，分别是I2C 总线接口模块、按键输入控制模块、数码管显示模块。I2C总线模块集成了I2C协议用于和总线相接EEPROM的通信；按键输入控制模块用于控制I2C模块的页读、页写、字节读、字节写功能；数码管显示模块用于显示通过I2C总线读取EEPROM中的数据。

3I2C接口设计原理

I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25英尺，并且能够以10 Kbps的最大传输速率支持40个组件。I2C总线的另一个优点是，它支持多主控(multimastering)，其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。

3.1总线的构成

I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都

有唯一的地址，在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或接收器），这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即接通需要控制的电路，确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。

I2C总线在传送数据过程中共有三种类型信号，它们分别是：开始信号、结束信号和应答信号。

开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。

结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。

应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。

4程序部分代码实现以及原理图分析

4.1程序部分代码实现

由于代码比较长，在这里我们只简要介绍输入输出接口变量。I2C

模块可以划分为字节发送模块、字节接收模块、开始条件模块、停止条件模块。其中，字节发送模块、字节接收模块和停止条件模块为基本模块。在开始条件模块中，因为需要发送从器件地址，所以要调用字节发送模块。

//I2C接口时序模拟部分

module IIC_Interface_Bus(

clk,

rst_n,

Syn_Sign,

Byte_Write,

Byte_Read,

Page_Write,

Page_Read,

scl,

sda,

ackflag,

outdata

);

//AT24C08的地址和数据,根据硬件进行更改。

`define DEVICE_READ 8'b1010_0001//被寻址器件地址（读操作）

`define DEVICE_WRITE 8'b1010_0000//被寻址器件地址（写操

作）

//写入EEPROM的数据

`define WRITE_DATA0 8'd78//8'b0110_0010 0x62

`define WRITE_DATA1 8'd32//8'b0010_0001 0x21

`define WRITE_DATA2 8'd26//8'b0100_0011 0x43

`define WRITE_DATA3 8'd79//8'b0110_0101 0x45

`define WRITE_DATA4 8'd43//8'b1000_0111 0x87

`define BYTE_ADDR 8'b0000_0100 //要写入/读出EEPROM 的地址寄存器

input clk;//50MHz

input rst_n; //复位信号，低电平有效

input Syn_Sign;//同步信号

input Byte_Write,Byte_Read,Page_Write,Page_Read;//按键1按下执行写入操作，2按下执行读操作，3按下执行连写操作，4按下执行连读操作

output scl; //AT24C08的时钟端口

inout sda; //AT24C08的数据端口

output [2:0]ackflag; //后面显示接收到数据的标志

output [7:0] outdata; //数码管显示的数据

//分频部分,通过分频获取串行总线器件的时钟信号

reg[2:0] cnt; //cnt=0:scl上升沿，cnt=1:scl高电平中间，cnt=2:scl下降沿，cnt=3:scl低电平中间