东南大学信息工程数字电路与系统(实验7)

合集下载

东南大学信息工程数字电路与系统第2次实验报告

数字逻辑电路实验
第2次实验报告
实验题目四舍五入
实验日期2017.11.8
实验1-4
一、实验题目
实现以下数值判别电路的设计：设计一个组合逻辑电路，它接收一位8421BCD码“B3B2B1B0”的输入，进行四舍五入的判断，输出判断结果。

大于等于五的时候输出1，其他情况下输出为0。

二、实验原理
实验目的：接收8431BCD码的输入，进行判断，如果大于等于5则输出1，其他情况输出0。

设计思路：先根据真值表及卡诺图得到最小项表达式，化简为由与非门组成的表达式。

使用7404非门以及7420与非门实现电路。

三、设计过程
真值表
卡诺图
F==
采用74HC04非门以及74HC00与非门实现电路用Multisim仿真如下
实现电路
四、测试方法及测试结果
电路如图所示，从右往左的开关分别代表B3，B2，B1，B0。

控制开关，使它们分别与高电平1（面包板上面一条），低电平0（面包板下面一条相连）。

下面测试过程分别为0000（灭）,0001（灭）,0010（灭）,0011（灭）,0100（灭）,0101（亮）,0110（亮）,0111（亮）,1000（亮）,1001（亮）.
五、实验结论
1、实验实现了8421BCD码的四舍五入，大于等于5输出1，二极管亮，其它值二极管灭。

2、经验总结：使用CMOS器件时，断开与高电平的开关不代表接入了低电平，此时输入不确定，要将此时的输入端接地才能实现输入低电平。

六、参考资料
《数字电路与系统》作者：李文渊。

东南大学计算机组成原理实验报告

实验一门电路一、实验目的1.验证常用TTL集成门电路逻辑功能。

2.掌握各种门电路的逻辑符号。

3.掌握Quartus软件的使用。

4.了解集成电路的外引线排列及其使用方法。

二、实验原理和电路集成逻辑门电路是最简单、最基本的数字集成元件。

任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。

目前已有门类齐全的集成门电路，例如“与门”、“或门”、“非门”、“与非门”、“或非门”等。

掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广。

在后面的实验中采用74系列TTL集成电路。

它的工作电压为5V±0.5V，逻辑高电平1时≥2.4V，低电平0时≤0.4V。

三、实验内容和步骤TTL门电路逻辑功能验证1、首先建立工程（以后每个实验都要分别建立）。

按图1在Quartus软件中调入相应的标准门电路，并把输入端，输出端分别设置好。

2、新建波形文件，按状态表1中“与”一栏输入A、B（0、1）信号，观察输出结果（发光二极管亮为1，灭为0）填入表1中。

3、按同样的方法，验证“或门”7432，“与非门”7437，“反相器”7404的逻辑功能，并把结果填入表1中。

4、Quartus仿真结果（功能防真和时序防真）(a) 与门Q=A•B 功能仿真时序仿真(a) 与门Q=A•B(b) 或门Q=A﹢B 功能仿真时序仿真(b) 或门Q=A﹢B(c) 与非门Q= A•B功能仿真时序仿真(c) 与非门Q= A•B(d) 反相器Q= A功能仿真时序仿真(d) 反相器Q= A 表1 逻辑功能表实验二译码器一、实验目的1、掌握译码器的工作原理和特点。

2、熟悉常用译码器的逻辑功能和应用。

二、实验原理和电路所谓“译码”就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。

三、实验内容和步骤译码器实验译码器选用74138，其引脚排列见附录。

东南大学信息学院通信电子线路实验实验报告

3.1 常用仪器的使用04012540 印友进一、实验内容1、说明频谱仪的主要工作原理，示波器测量精度与示波器带宽、与被测信号频率之间关系。

答：（1）频谱仪结构框图为：频谱仪的主要工作原理：①对信号进行时域的采集，对其进行傅里叶变换，将其转换成频域信号。

这种方法对于AD 要求很高，但还是难以分析高频信号。

②通过直接接收，称为超外差接收直接扫描调谐分析仪。

即：信号通过混频器与本振混频后得到中频，采用固定中频的办法，并使本振在信号可能的频谱范围内变化。

得到中频后进行滤波和检波，就可以获取信号中某一频率分量的大小（帕斯瓦尔定理）。

（2）示波器的测量精度与示波器带宽、被测信号频率之间的关系：示波器的带宽越宽，在通带内的衰减就越缓慢；示波器带宽越宽，被测信号频率离示波器通带截止频率点就越远，则测得的数据精度约高。

2、画出示波器测量电源上电时间示意图，说明示波器可以捕获电源上电上升时间的工作原理。

答：上电时间示意图：工作原理：捕获这个过程需要示波器采样周期小于过渡时间。

示波器探头与电源相连，使示波器工作于“正常”触发方式，接通电源后，便有电信号进入示波器，由于示波器为“正常”触发方式，所以在屏幕上会显示出电势波形；并且当上电完成后，由于没有触发信号，示波器将不再显示此信号。

这样，就可以利用游标读出电源上电的上升时间。

3、简要说明在FM 调制过程中，调制信号的幅度与频率信息是如何加到FM 波中的？答：载波的瞬时角频率为()()c f t k u t ωωΩ=+，(其中f k 为与电路有关的调频比例常数）已调的瞬时相角为000t ()()t t c f t dt t k u t dt θωωθΩ=++⎰⎰（）=所以FM 已调波的表达式为：000()cos[()]t om c f u t U t k u t dt ωθΩ=++⎰当()cos m u t U t ΩΩ=Ω时，00()cos[sin ]om c f u t U t M t ωθ=+Ω+其中f M 为调制指数其值与调制信号的幅度m U Ω成正比，与调制信号的角频率Ω反比，即m f fU M k Ω=Ω。

东南大学电路实验实验报告

电路实验实验报告第二次实验实验名称：弱电实验院系：信息科学与工程学院专业：信息工程：学号：实验时间：年月日实验一：PocketLab的使用、电子元器件特性测试和基尔霍夫定理一、仿真实验1.电容伏安特性实验电路：图1-1 电容伏安特性实验电路波形图：图1-2 电容电压电流波形图思考题：请根据测试波形，读取电容上电压，电流摆幅，验证电容的伏安特性表达式。

解：()()mV wt wt U C cos 164cos 164-=+=π，()mV wt wt U R sin 10002cos 1000=⎪⎭⎫ ⎝⎛-=π，us T 500=；()mA wt RU I I R R C sin 213.0===∴，ππ40002==T w ；而()mA wt dtdu CCsin 206.0= dtdu CI CC ≈⇒且误差较小，即可验证电容的伏安特性表达式。

2.电感伏安特性实验电路：图1-3 电感伏安特性实验电路波形图：图1-4 电感电压电流波形图思考题：1.比较图1-2和1-4，理解电感、电容上电压电流之间的相位关系。

对于电感而言，电压相位超前（超前or 滞后）电流相位；对于电容而言，电压相位滞后（超前or 滞后）电流相位。

2.请根据测试波形，读取电感上电压、电流摆幅，验证电感的伏安特性表达式。

解：()mV wt U L cos 8.2=， ()mV wt wt U R sin 10002cos 1000=⎪⎭⎫ ⎝⎛-=π，us T 500=； ()mA wt RU I I R R L sin 213.0===∴，ππ40002==T w ；而()mV wt dtdi LLcos 7.2= dtdi LU LL ≈⇒且误差较小，即可验证电感的伏安特性表达式。

二、硬件实验1.恒压源特性验证表1-1 不同电阻负载时电压源输出电压2.电容的伏安特性测量图1-5 电容电压电流波形图3.电感的伏安特性测量图1-6 电感电压电流波形图4.基尔霍夫定律验证表1-2 基尔霍夫验证电路思考题：1.根据实验数据，选定节点，验证KCL 的正确性。

数电数字逻辑电路实验实验报告

在转变的时候会出现一定的延时与竞争‐冒险现象。
④ 器件电源电压 VCC 仍为 5V，将 EC 改为 10V，重复①和②，分析两者的差别。注意，
不要直接将 VCC 改为 10V，避免烧毁器件
控制输入
数据输入
输出 Y
A2
A1
A0
D2
D1
D0
逻辑电平电压值/V
0
0
1
X
X
0
0
0.307V
0
0
1
X
X
1
1
9.933V
动态验证：
控制输入
数据输入
A2
A1
A0
D2
D1
D0
0
0
1
X
X
输出 Y
0
1
0
X
X
1
0
0
X
X
波形参数如下：
频率/Hz
峰‐峰值/V
高电平/V
低电平/V
输入波形
5V
5V
0
输出波形
100.0
5V
5V
0
波形显示如下：
数据分析：从输入输出波形图上我们可以看到，控制输入端加高电平时，相应的输出 Y 保持与输入
信号同样规律变化，实现了三路信号分时传送的总线结构。
内容 4．停车场交通控制系统
某停车场有一个交通控制系统，控制入口处的 3 个车道，如图 2.10.1 所示。这三个车道分别为 “左车道”、“右车道”和“VIP 车道”。每个车道有一个信号灯，红灯禁止通行，绿灯允许通行，任何时候只能有一个通道是绿灯。每个车道有一个传感器，用来监测是否有车通过，另外还有一个时间控制信号用于控制车道循环。整个控制规则如下：当 VIP 车道有车时，该车道信号灯变为绿灯；当 VIP 车道没有车且右车道也没有车时，左车道信号灯变为绿灯；当 VIP 车道没有车且左车道也没有车时，右车道信号灯变为绿灯；当 VIP 车道没有车，但左、右车道都有车时，由时间控制信号控制左右车道轮流通行；

东南大学系统实验报告

实验八：抽样定理实验（PAM ）一．实验目的：1. 掌握抽样定理的概念2. 掌握模拟信号抽样与还原的原理和实现方法。

3. 了解模拟信号抽样过程的频谱二．实验内容：1.采用不同频率的方波对同一模拟信号抽样并还原，观测并比较抽样信号及还原信号的波形和频谱。

2. 采用同一频率但不同占空比的方波对同一模拟信号抽样并还原，观测并比较抽样信号及还原信号的波形和频谱三．实验步骤：1. 将信号源模块、模拟信号数字化模块小心地固定在主机箱中，确保电源接触良好。

2. 插上电源线，打开主机箱右侧的交流开关，在分别按下两个模块中的电源开关，对应的发光二极管灯亮，两个模块均开始工作。

3. 信号源模块调节“2K 调幅”旋转电位器，是“2K 正弦基波”输出幅度为3V 左右。

4. 实验连线5. 不同频率方波抽样6. 同频率但不同占空比方波抽样7. 模拟语音信号抽样与还原四．实验现象及结果分析：1.固定占空比为50%的、不同频率的方波抽样的输出时域波形和频谱： (1) 抽样方波频率为4KHz 的“PAM 输出点”时域波形：抽样方波频率为4KHz 时的频谱：50K…………PAM 输出波形输入波形分析：理想抽样时，此处的抽样方波为抽样脉冲，则理想抽样下的抽样信号的频谱应该是无穷多个原信号频谱的叠加，周期为抽样频率；但是由于实际中难以实现理想抽样，即抽样方波存在占空比（其频谱是一个Sa()函数），对抽样频谱存在影响，所以实际中的抽样信号频谱随着频率的增大幅度上整体呈现减小的趋势，如上面实验频谱所示。

仔细观察上图可发现，某些高频分量大于低频分量，这是由于采样频率为4KHz ，正好等于奈奎斯特采样频率，频谱会在某些地方产生混叠。

(2) 抽样方波频率为8KHz 时的“PAM 输出点”时域波形：2KHz6K 10K 14K输入波形PAM 输出波形抽样方波为8KHz 时的频谱：分析：当采样频率为8KHz 时，频谱如上图所示，已抽样信号的频谱有无穷多个原始信号频谱叠加而成，周期为采样频率8KHz ，由于此时采样频率>>那奎斯特速率，故没有混叠。

东南大学信息学院_系统实验(通信组)_第二次实验教材

1.1.1 时分复用/解复用（TDM）实验一、时分复接观测(1).同步帧脉冲及复接时钟观测帧脉冲宽度125us一帧数据包含时钟数32复接后时钟速率256k(2).复接后帧头观测我们将帧头设置为01111110，帧头处于每帧的第一个时隙且帧同步的上升沿为帧的开始位置。

观测结果如下：(3).复接后8bit数据观测我们将帧头设置为00000000,8bit数据为01010101，位于帧的第三个时隙，观测如下：二、时分解复接观测(1).解复用同步帧脉冲观测●发送与接收端帧头一样时结果如下，此时可以实现同步。

●拔掉复接数据结果如下，当不解复用信号时无法实现同步，因为没有输入信号。

●两端帧头不同时结果如下，解复用端无法找到相对应的帧头，所以无法实现同步，它无法识别出与其不同的帧头。

(2).解复用后8bit数据观测我们设置01010101，结果如下.在不断修改原始信号的过程中，我们发现解复用的信号也随之同步变化(3).解复用后PCM译码观测(4).解复用后CVSD译码观测1.1.2 帧同步实验一、帧同步提取观测及分析(1).假同步测试当8bit数据与帧头相同时，由于多次重复完成复接信号输入与断开操作，导致解复用端时与真正的帧头实现同步，但也会与8bit实现同步，出现同步错误。

(2).后方保护测量（捕捉态）经过改变加错信号，我们测得后方保护计数个数为3.后方保护可以防止误同步，经过连续几次检测到帧头才进入同步状态可以让同步更准确。

(3).前向保护测试（维持态）经过改变加错信号，测得前向保护计数为2。

前向保护可以避免因一次传输错误而导致帧头出错而引起的同步出错。

当加错开关位置为“0001000100010001”时，帧提取情况如下：信号恢复如下：当加错开关位置为“0010010110010011”时，帧提取情况如下：信号恢复如下：(4).非同步状态下解复用数据观测8bit原始信号为01010101，但是恢复错误，所以同步是必须的，否则会发生错误。

东南大学信息学院_系统实验(通信组)_第一次实验

信源编译码实验抽样定理告诉我们：如果对某一带宽有限的模拟信号进行抽样，且抽样速率达到一定的数值时，那么根据这些抽样值就可以准确地还原信号。

也就是说传输模拟信号的采样值就可以实现模拟信号的准确传输。

电路图可以看出，抽样脉冲先对原始信号进行自然或者平顶抽样，将得到的抽样信号进行传输到接收端，接收端进行滤波即可恢复到原始波形，但是要注意，满足抽样脉冲的频率大于等于原始信号的两倍才可以准确恢复。

自然抽样验证信号类型频率幅度占空比原始信号2000Hz 20 /抽样信号8000Hz / 4/82K正弦波3K 2K 倍抽样脉冲2K正弦波4K 2K 2倍抽样脉冲2K正弦波8K 2K 4倍抽样脉冲2K正弦波16K 2K 8倍抽样脉冲当抽样脉冲频率小于4k取样信号的频谱发生混叠，无法准确的恢复出原始信号，但是当频率大于4k时将不会发生混叠，随着频率增大，恢复的越来越好。

1K三角波16K 2K 复杂信号恢复1K三角波16K 6K 复杂信号恢复率才可以较准确的恢复出原始信号，当然还会有混叠，所以无法真正的恢复出原始信号。

从中可以看出，虽然恢复出了原始信号，但是仍有一定的失真。

从频谱图也可以看出，出现一定的混叠。

频谱混叠现象验证设置原始信号为：“正弦”，1000hz，幅度为20；设置抽样脉冲：频率：8000hz，占空比：4/8（50%）；恢复滤波器截止频率：2K信号类型频率幅度占空比原始信号1000Hz 20 /抽样信号8000Hz / 4/8使用示波器观测原始信号3P2，恢复后信号6P4。

当3P2为6k时，记录恢复信号波形及频率；当3P2为7k时，记录恢复信号波形及频率；记录3P2为不同情况下，信号的波形，原始信号恢复信号6k 2k原始信号恢复信号7k 2K2k低通滤波器之后，高频分量被去掉，所以基本恢复为2k正弦波。

但是通频带之内仍然有低频的杂波分量，所以信号的毛刺比较明显。

抽样脉冲占空比恢复信号影响设置原始信号为：“正弦”，1000hz，幅度为20；设置抽样脉冲：频率：8000hz，占空比：4/8（50%）；恢复滤波器截止频率：2K信号类型频率幅度占空比原始信号1000Hz 20 /抽样信号8000Hz / 4/8维持原始信号不变，不断改变占空比记录波形如下：占空比第一个零点1/8 64k2/8 32k4/8 16k时，第一个过零点的值逐渐减小，另外占空比越大，恢复的信号幅度越大，这是因为占空比越大使得发送的信号功率越大。

东南大学+数字电路实验+第4章_时序逻辑电路

东南大学电工电子实验中心实验报告课程名称：数字逻辑电路设计实践第 4 次实验实验名称：基本时序逻辑电路院（系）：信息科学与工程学院专业：信息工程姓名：学号：实验室: 实验组别：同组人员：无实验时间：评定成绩：审阅教师：时序逻辑电路一、实验目的1. 掌握时序逻辑电路的一般设计过程；2. 掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3. 掌握时序逻辑电路的基本调试方法；4. 熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。

二、实验原理1. 时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。

2. 时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3. 时序电路中的时钟1) 同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2) 时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。

4. 常用时序功能块1) 计数器（74161）a) 任意进制的同步计数器：异步清零；同步置零；同步置数；级联b) 序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2) 移位寄存器（74194）a) 计数器（一定注意能否自启动）b) 序列发生器（还是要注意分析能否自启动）三、实验内容1. 广告流水灯a. 实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。

1 写出设计过程，画出设计的逻辑电路图，按图搭接电路。

2 将单脉冲加到系统时钟端，静态验证实验电路。

3 将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。

东南大学模拟电路实验报告(七)

东南大学电工电子实验中心实验报告课程名称：电子电路实践第七次实验实验名称：比较器电路院（系）：电气工程专业：电气工程及自动化姓名：学号：实验室: 104 实验时间：2013年12月4日评定成绩：审阅教师：一、实验目的1、熟悉常用的单门限比较器、迟滞比较器、窗口比较器的基本工作原理、电路特性和主要使用场合；2、掌握利用运算放大器构成单门限比较器、迟滞比较器和窗口比较器电路各元件参数的计算方法，研究参考电压和正反馈对电压比较器的传输特性的影响；3、了解集成电压比较器LM311的使用方法，及其与由运放构成的比较器的差别；4、进一步熟悉传输特性曲线的测量方法和技巧。

二、实验原理三、预习思考1、用运算放大器LM741设计一个单门限比较器，将正弦波变换成方波，运放采用双电源供电，电源电压为±12V，要求方波前后沿的上升、下降时间不大于半个周期的1/10，请根据LM741数据手册提供的参数，计算输入正弦波的最高频率可为多少。

左右，计算可得输答：查询LM741的数据手册，可得转换速率为0.5V/us,电源电压为10V出方波的最大上升时间为40us,根据设计要求，方波前后沿的上升下降时间不大于半个周期的1/10,计算可得信号的最大周期为800us,即输入正弦波得到最高频率为1.25KHZ.2、画出迟滞比较器的输入输出波形示意图，并在图上解释怎样才能在示波器上正确读出上限阈值电平和下限阈值电平。

答：Ch1接输入信号，ch2接输出信号，两通道接地，分别调整将两个通道的零基准线，使其重合。

用示波器的游标功能，通道选择ch1,功能选择电压，测出交点位置处电压即对应上限和下限阈值。

3、查阅LM311的数据手册，列表记录其主要参数，并做简单解释。

4、完成必做实验和选做实验的电路设计和理论计算。

答：1）LM741构成单门限电压比较器：仿真图像如图2）LM311构成单门限电压比较器：仿真图像如下：3）迟滞电压比较器：仿真图像如下：四、实验内容1、单门限电压比较器：用LM741构成一个单门限电压比较器，基准电平为0V，要求输出高低电平为±6V，供电电压为±12V，输入频率为１KH Z的正弦波，用示波器观察输入、输出信号波形，并用坐标纸定量记录（提示：可以使用稳压管）。

数电实验报告东大

一、实验目的1. 理解数字电路的基本组成和基本原理。

2. 掌握常用数字电路的分析和设计方法。

3. 提高动手实践能力，加深对数字电路理论知识的理解。

二、实验内容本次实验主要包含以下内容：1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验：通过实验了解数字电路的基本组成和基本原理，包括逻辑门、编码器、译码器等。

2. 组合逻辑电路实验：通过实验掌握组合逻辑电路的分析和设计方法，包括加法器、编码器、译码器、数据选择器等。

3. 时序逻辑电路实验：通过实验掌握时序逻辑电路的分析和设计方法，包括触发器、计数器、寄存器等。

五、实验步骤1. 数字电路基础实验- 连接实验箱，检查电路连接是否正确。

- 按照实验指导书的要求，进行逻辑门、编码器、译码器等电路的实验。

- 观察实验结果，分析实验现象，并记录实验数据。

2. 组合逻辑电路实验- 连接实验箱，检查电路连接是否正确。

- 按照实验指导书的要求，进行加法器、编码器、译码器、数据选择器等电路的实验。

- 观察实验结果，分析实验现象，并记录实验数据。

3. 时序逻辑电路实验- 连接实验箱，检查电路连接是否正确。

- 按照实验指导书的要求，进行触发器、计数器、寄存器等电路的实验。

- 观察实验结果，分析实验现象，并记录实验数据。

六、实验结果与分析1. 数字电路基础实验- 通过实验，验证了逻辑门、编码器、译码器等电路的基本原理和功能。

- 实验结果符合理论预期，验证了数字电路的基本组成和基本原理。

2. 组合逻辑电路实验- 通过实验，掌握了组合逻辑电路的分析和设计方法。

- 实验结果符合理论预期，验证了组合逻辑电路的基本原理。

3. 时序逻辑电路实验- 通过实验，掌握了时序逻辑电路的分析和设计方法。

- 实验结果符合理论预期，验证了时序逻辑电路的基本原理。

东南大学第2章-计算机逻辑实验报告-门电路组合逻辑

东南大学电工电子实验中心实验报告一、实验目的（1）掌握TTL和CMOS器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；（2）掌握通过数字器件手册查看器件静态和动态特性参数；（3）掌握不同结构的数字器件之间的互连；（4）掌握OC门和三态门的特性和使用方法；（5）加深示波器测量技术的训练；（6）掌握小规模组合逻辑的工程设计方法；（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。

二、实验仪器三、实验原理实验原理见教材第2章。

预习思考题如下：1、下图中的两个电路在实际工程中经常用到，其中反相器为74LS04，电路中的电阻起到了保证输出电平的作用。

分析电路原理，并根据器件的直流特性计算电阻值的取值范围。

N 个N 个（a ）（b ）答：①电路(a)使用条件是驱动门电路固定输出为低电平当OL V V =时，如果有N 个负载门且20>N ，将使max max OL IL I NI >，而m a x OL I I >将使max OL OL V V >，所以需如图（a ）所示接下拉电阻R 。

()()Ω=-=-≤≤-≤=12584.05.030max max max maxmax max max2N OL IL OL OL OL IL OL mAN VI NI V R V R I NI V R I②电路(b)使用条件是驱动门电路固定输出为高电平当OH V V =时，如果有N 个负载门且20>N ，将使max max O H IH I NI >，而m ax OH I I >将使min O H O H V V <，所以需如图（b ）所示接上拉电阻R 。

()()()Ω=--=--≤≥--≥-=k 5.114.002.07.2555530max max min minmax max min2N OH IH OH OH OH IH OH mAN VI NI V V R V R I NI V V R I V2、下图中的电阻起到了限制前一级输出电流的作用，根据器件的直流特性计算电阻值的取值范围。

东南大学信息学院电子线路模电实验七报告运算放大器及应解读

实验七运算放大器及应用电路一、仿真实验1、运放基本参数①电压传输特性图 3. 电压传输特性仿真电路由仿真实验曲线得,该运放的直流电压增益为 99.5987k 思考:答:A. 当输入差模电压为 0时, 输出电压为 -3.3536V; 当输出电压为 0时,输入电压为②输入失调电压图 4. 输入失调电压仿真电路表 7-1:R1=1 kΩ, R2=10 Ω表 7-2:R1=10 kΩ, R2=100 Ω表 7-3:R1=100 kΩ, R2=1 kΩ有三次仿真结果估测,失调电压约为33.3285μV思考:答:运放的输出电阻并非无穷大, 当外接电阻阻值很大, 分压会变大, 所以应该尽量选取阻值较小的电阻,确保运放工作在理想状态。

③增益带宽积(单位增益带宽GBP图 5. 增益带宽积仿真电路GBP=70.6257×9.9440k=702.30196k思考:最高增益为 GBP/f=702.30196k/100k 约等于 7 ④转换速率(压摆率 S R图 7. 转换速率仿真电路a.由仿真曲线得,转换速率(压摆率 S R =497.0387k V/sB.1k Hz 时:10 k Hz 时:有明显失真。

思考:答:w 小于等于 S R /Vom =497.0387k V/s ÷10V =49.7 k Hz2、运放构成的应用电路①反相放大器图 9. 反相放大器 10 Hz 时:100 Hz 时:1k Hz 时:思考:答:a. 不一样,运放内部有电容,容抗受频率影响,故输出电压幅度不一样。

b. 略小于 180°,非理想运放。

②电压转换电路图 11. 运放构成的电压转换电路a.b.③整流电路图 12. 运放构成的整流电路 100mV:10mV:1mV:思考:答:运放非理想,输入振幅较小时,电流较小。

保持R1,R2的比例不变。

二、硬件实验图13. 运放构成的脉冲宽度调制(PWM电路1、正峰值:(V Z+V ONR6/R1负峰值:(V Z+V ONR6/R12、周期:T=4R2R6C1/R13、稳压管电压6.5V,R2=33千欧,R6=46千欧4、5、调制信号为直流电压,最后一级为单线电压比较器,输出电压占空比随门限发生相应变化,亮灯亮度不同。

东南大学信息工程数字电路与系统第6次实验报告

数字逻辑电路实验第六次实验报告实验题目广告流水灯实验日期2017年12月19日一、实验题目广告流水灯。

用时序器件、组合器件和门电路设计一个广告流水灯，该流水灯由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。

1)写出设计过程，画出设计的逻辑电路图，按图搭接电路；2)验证实验电路的功能；3)将1秒连续脉冲信号加到系统时钟端，观察并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0的波形。

二、实验原理用时序逻辑电路产生模8的计数，再用译码器输出高低电平，最后LED灯与译码器的8个输出引脚相连，实现流水灯。

三、设计过程也就是说在获取模8计数时，可以直接采用，故分别与73138译码器的CBA相连，Multisim仿真如下面包板实现电路如下：左边为74161芯片，右边为74138芯片电路板接线如下：红线为高电平，黑线为低电平，绿线为时钟Pocketlab接线如下四、测试方法及测试结果红线高电平接p1,绿线时钟接p0,黑线接地，打开pocketlab开关，设置p0为时钟，p1输出高电平，run.观察到流水灯现象。

再按照如下的接线方式，将Q2 Q1 Q0分别接入p4 p5 p6,设置p4 p5 p6 为输入，观察逻辑分析仪的波形图。

流水灯如下：逻辑分析图结果如下：五、实验结论用74161计数器和74138译码器可以实现流水灯的时序逻辑电路。

解决的问题及经验总结：在开始设计时，考虑到用逻辑门将模16的计数器改为模8计数器，但是在分析完74161的状态转移真值表后发现如果只使用Q0 Q1 Q2三个输出的话就是模8的计数器，因此，在实验一开始就简化了实验，提高了实验效率。

六、参考资料《数字电路与系统》作者：李文渊。