寄存器

在计数脉冲CP的作用下， 移到Q 其余位左移一位 其余位左移一位。 在计数脉冲 的作用下，Q4移到 1,其余位左移一位。 的作用下 缺点：死循环太多， 个状态没用。 缺点：死循环太多，有2n-n个状态没用。要修改设计， 个状态没用 要修改设计， 方法不介绍，要求小规模电路会分析，中规模会应用、 方法不介绍，要求小规模电路会分析，中规模会应用、会 设计。 设计。
0 0 0 1 1 1 0 x 1 0 x x 1 0 Q 高阻
在清0信号的作用下 触发器清0。 信号的作用下， ☆ 在清 信号的作用下，触发器清 。 作用下， ☆ 在CP↑作用下，输出接收输入代码，在CP无效时输 作用下 输出接收输入代码， 无效时输 出保持不变。 出保持不变。 D3 D2 D1 D0 0 0 0 0 3
D
在计数脉冲CP的作用下，/Q4移到 在计数脉冲 的作用下， 的作用下 Q1,其余位左移一位。 其余位左移一位。 其余位左移一位 特点：输入八个脉Q 特点：输入八个脉 4输出一个对称 方波， 方波，所以是八分频 n个触发器可以构成 分频器 个触发器可以构成2n分频器 个触发器可以构成 本例2X4＝8 本例 ＝ 缺点：用触发器较多， 缺点：用触发器较多，有2n-2n状 状 态没有使用。 态没有使用。
R
Qn+1 [Q1]⋅ CP↑ 2 ＝
Qn+1 JQ0 +KQ0 ⋅ CP↑ 0 0 ＝ n Q1+1 [Q0 ]⋅ CP↑ ＝ 0
1 1
[
]
J
/K 1 0 0 1
Q0n+1 Q0 0 /Q0 1
Qn+1 [Q2 ]⋅ CP↑ 3 ＝
1、74195逻辑符号 、 逻辑符号 2、74195功能表： 、 功能表： 功能表
J K
D3~D0:并行数据输入端 并行数据输入端 Q3~Q0:并行数据输出端 并行数据输出端
K J、:串行输入数据端
Q0
Q1 Q2
D0 D1
D2
0 1 SH / LD CP
CR
D3
1
1 0
1 1 1
0 1
Q3
Q3
LD ， 当SH/ =1时 SH/
Q0在CP↑接收 、/K串 接收J、 串 接收 入信号， 入信号，其余位右移 n+1 [D Q3 ＝ 3 ]⋅ CP↑ 一位。 一位。
Qn+1 [D2 ]⋅ CP↑ 2 ＝
移位/ SH/LD: 移位/置位控制端 异步清0 寄存器在CP↑执行并 CR: 异步清0端 寄存器在 执行并 SH/ ， 当SH/ = 0时 入功能，将输入数据 LD 入功能， Qn+1 [D0 ]⋅ CP↑ 同时送入寄存器。 ＝ 0 同时送入寄存器。 n+1 [D Q1 ＝ 1]⋅ CP↑
1 1 1 1
n Q4 +1 = MA + MQ3 ⋅ CP ↑ n Q3 +1
Q Q
n+1 2
n+1 1
[ ] = [MQ + MQ ]⋅ CP ↑ = [MQ + MQ ]⋅ CP ↑ = [MQ + MB]⋅ CP ↑
4 2 3 1 2
n Q4 +1＝A n Q3 +1＝Q4
n Q2 +1＝Q 1
2、扭环形计数器 在移存型计数器的基础上将最高位反码输出接第一级输入。 在移存型计数器的基础上将最高位反码输出接第一级输入。 Q4 →Q 1 Q D Q D Q D Q D Q →Q2 1 4 3 2 1 Q2 →Q3 R R R R R Q3 →Q4 CP Q 在清0信号的作用下 初始状态为0， 1 计数顺序: 信号的作用下， 在清 信号的作用下，初始状态为 ， 4＝ 计数顺序
移位寄存器
移位寄存器是实现移位和寄存数码功能的逻辑部件。 移位寄存器是实现移位和寄存数码功能的逻辑部件。 目前常用的集成移位寄存器种类很多， 目前常用的集成移位寄存器种类很多 ， 如 74164、 、 74165、74166均为八位单向移位寄存器，74195为四位 均为八位单向移位寄存器， 、 均为八位单向移位寄存器 为四位 单向移存器， 为四位双向移存器， 单向移存器 ， 74194为四位双向移存器 ， 74198为八位 为四位双向移存器 为八位 双向移存器。 双向移存器。 Q D Q D Q D Q D VI 串入 3 2 4 1 1、左移移位寄存器 CP 移存 脉冲 由四级D触发器组成四位左移移位寄存器 触发器组成四位左移移位寄存器。 ☆ 由四级 触发器组成四位左移移位寄存器。 第一级D触发器接输入信号 触发器接输入信号V 其余触发器输入D接前级 ☆ 第一级 触发器接输入信号 i ，其余触发器输入 接前级 输出Q,所有 连在一起接输入移存脉冲，是同步工作方式。 所有CP连在一起接输入移存脉冲 输出 所有 连在一起接输入移存脉冲，是同步工作方式。
R 0 1 1 1 S 1 0 1 1 CP X X ↑ ↑ [D] X X 0 1 Qn+1 0 1 0 1
☆
1
当接收命令为1时 当接收命令为 时： 设：D3D2D1D0=1010 在异步置0、 作用下 作用下， 在异步置 、 1作用下 ， 输出为 1010，达到异步送数目的。 ，达到异步送数目的。
Q R D
2
Q R D
1
Q R D
0
Q R D
1
D3 D2 D1 D0
CR
1
CP ↑
R 0 1 1 1
S 1 0 1 1
CP X X ↑ ↑
[D] X X 0 1
Qn+1 0 1 0 1
寄存器中触发器状态改变 是与CP同步，叫做同步送数方 CP同步 是与CP同步，叫做同步送数方 式。
异步送数： R、 为 触发器异步置 触发器异步置0、 控制端 异步送数： 、S为D触发器异步置 、1控制端 D3~D0 1 0 1 0 Q Q Q Q 为并行数据 D 4 D 3 D 2 D 1 R R R S S R S S 输 入 端 ， 0 1 1 0 Q3~Q0 为 并 1 0 0 1 & & & & & & 行数据输出， & & 叫做并入－ D3 1 D2 0 D11 D0 0 并出。 并出。
6.2 寄存器
一、寄存器 寄存器是用来寄存数码的逻辑部件， 寄存器是用来寄存数码的逻辑部件 ，所以必须具备接收和寄存数码的 功能。任何一种触发器都可以构成寄存器， 功能。任何一种触发器都可以构成寄存器，每一个触发器存放一位二进制数 或一个逻辑变量， 个触发器组成的寄存器就可以存放n位二进制数或 或一个逻辑变量，用n个触发器组成的寄存器就可以存放 位二进制数或 个 个触发器组成的寄存器就可以存放 位二进制数或n个 逻辑变量。 逻辑变量 常用集成寄存器分类： 常用集成寄存器分类： 由多个（边沿触发） 触发器组成的集成寄存器 触发器组成的集成寄存器。 ★ 由多个（边沿触发）D触发器组成的集成寄存器。 如：74171(4D)、74175(4D)、74174（6D)、74273（8D)等。 、 、 （ 、 （ 等 这一类触发器在CP↑作用下，输出接收输入代码，在CP无效时输出保 作用下，输出接收输入代码， 这一类触发器在 作用下 无效时输出保 持不变。 持不变。 EN0 EN1 D Qn+1 由带使能端（电位控制式） ★ 由带使能端（电位控制式）D 触发器构成的锁存型集成寄存器。 触发器构成的锁存型集成寄存器 。 如：74375（4D)、74363(8D)、 （ 、 、 74373（8D)等。 （ 等
1
画状态转换图 4级触发器共有 种状态，还有 种状态不能进入主循环。 级触发器共有16种状态 种状态不能进入主循环。 级触发器共有 种状态，还有12种状态不能进入主循环
0111 0001 0010 0000 1111 1011 1000 0100 0011 0110 1010 1001 1100 0101 1101 1110
假定：寄存器初态为 ， 假定：寄存器初态为0，VI = 1101串行送入寄存器输入 串行送入寄存器输入 5 6 3 7 1 4 2 CP 从波形图看出： 从波形图看出： VI 输入信号每经过 1 1 0 1 Q 一级触发器， 一级触发器，移 1 Q2 动了一个移存周 Q3 期，但波形形状 Q4 保持不变。 保持不变。
☆
特征方程： 特征方程：
Q D
Q D
Q D
Q D
VI CP
Qn+1 = D = Vi ⋅ CP ↑ 1 1 n Q2 +1 = D2 = Q ⋅ CP ↑ 1 n Q3 +1 = D3 = Q2 ⋅ CP ↑ n Q4 +1 = D4 = Q3 ⋅ CP ↑
4
3
2
1
★ 移位寄存器移存规律： 移位寄存器移存规律： Qin+1 = Di = Qi−1
CP Q4 Q3 Q2 Q 0 1 2 3 4 5 6 7
/Q4
0 0 0 0 1 1 1 1
0 0 0 1 1 1 1 0
0 0 1 1 1 1 0 0
1 0 1 1 1 1 0 0 0
1 1 1 1 0 0 0 0
集成移位寄存器及其应用 一、74195四位右移移位 四位右移移位 寄存器
& ≥1 & & D R D R D R D
J
/K 1 0 0 1
Q0n+1 Q0 0 /Q0 1
J K
SH / LD 74195 CR CP Q Q Q Q Q 0 1 2 3 3
D0 D1 D2 D3
0 0 1 1
CR SH/LD CP X 0 X ↑ 1 0 ↑ 1 1 ↑ 1 1 ↑ 1 1 ↑ 1 1
J X X 0 0 1 1
K X X 1 0 0 1
D0 X d0 X X X X
D1 X d1 X X X X
D2 X d2 X X X X
D3 X d3 X X X X
Q0 Q1 Q2 Q3 Q3 0 0 0 0 1 d0 d1 d2 d3 d3 n n n n n Q0 Q0 Q1 Q2 Q2 n n n n 0 Q0 Q1 Q2 Q2 n n n Qn Q1 Qn Q2 Q0 0 2 n n n n Q0 Q1 Q2 Q2 1
n Q4 +1＝Q3 n Q3 +1＝Q2 n Q2 +1＝Q 1
Q ＝Q2
n+1 1
Qn+1＝ B 1
A→4→3→2→1 电路执行右移
4←3←2←1←B 电路执行左移ห้องสมุดไป่ตู้
移存型计数器 利用移位寄存器组成的计数器叫做移存型计数器。 利用移位寄存器组成的计数器叫做移存型计数器。 移存型计数器状态转换要符合移位寄存规律。 移存型计数器状态转换要符合移位寄存规律。 1、环形计数器 S S S S ☆ 首先确定是移存型计数器 Q D Q D Q D Q D 2 1 4 3 Qin+1 = Qi−1 R R R R 特点： 特点：将高位输入接低 位输出，而且头尾相连。 位输出，而且头尾相连。 CP 初始状态已确定，最低位置1 其余位置0 ☆ 初始状态已确定，最低位置1，其余位置0，用启动脉冲 确定初始状态为， 确定初始状态为，Q4Q3Q2Q1=0001 特征方程： 计数顺序： 计数特点： 特征方程： 计数顺序： 计数特点： n 每个状态转换只有一位为1 Q4 +1＝D4 ]⋅ CP ↑= Q3 ⋅ CP ↑Q4Q3Q2Q1 每个状态转换只有一位为 [ n Q3 +1＝Q2 ⋅ CP ↑ 0 0 0 1 环形计数器计数 触发器数 环形计数器计数M=触发器数 触发器数。 n+1 Q2 ＝Q ⋅ CP ↑ 1 0 0 1 0 本例触发器为 ，所以叫四分频、 n+1 例触发器为4，所以叫四分频、 例触发器为 Q ＝Q4 ⋅ CP ↑ 1 0 1 0 0 M4计数。输入四个脉冲 4输出一 计数。 计数 输入四个脉冲Q 符合移位寄存规律Q 符合移位寄存规律 4移 个脉冲。 1 0 0 0 个脉冲。 其余位左移一位。 到Q ,其余位左移一位。 其余位左移一位
8
双向移位寄存器
在移位寄存器的基础上加左、 在移位寄存器的基础上加左、右移位控制信号使寄存器 同时具有左、右移功能。 同时具有左、右移功能。 CP 4 1 3 2 CP:移存脉冲 CP:移存脉冲 DQ DQ DQ DQ A：右移串入 & & & & & & & & A B：左移串入 B M:左 M:左、右移控制 M 1 ☆ 特征方程 M=0时 ★ 当M=0时： M=1时 ★ 当M=1时：
在移存脉冲的作用下，输入信息的当前数码存入第一级触发器， 在移存脉冲的作用下 ， 输入信息的当前数码存入第一级触发器 ， 第一级触发器的状态存入到第二级触发器，依此类推， 第一级触发器的状态存入到第二级触发器，依此类推，高位触发器存入 低位触发器状态，实现了输入数码在移存脉冲的作用下向左逐位移存。 低位触发器状态，实现了输入数码在移存脉冲的作用下向左逐位移存。