(整理)Pentium微处理器内部寄存器.
CPU中的主要寄存器
CPU中的主要寄存器1.数据缓冲寄存器（DR）暂时存放由内存独处的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在DR中。
2.指令寄存器(IR)用来保存当前正在执行的一条指令。
当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器。
指令划分为操作码和地址码字段，由二进制数字组成。
为了执行任何给定的指令，必须对操作码进行测试以便识别所要求的操作。
一个叫做指令译码器的部件就是做这项工作的。
指令寄存器中操作码字段的输出就是指令译码器的输入。
操作码一经译码后，即可向操作控制器发出具体操作的特定信号。
3.程序计数器（PC）通常又称为指令计数器。
通常情况下都是PC=PC+1。
说简单点就是用来控制地址，以便程序顺序执行。
4.地址寄存器（AR）用来保存当前CPU所访问的内存单元的地址。
由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。
5.累加寄存器（AC）累加寄存器AC通常简称为累加器，它是一个通用寄存器。
其功能是：当运算器的算术逻辑单元ALU执行算术逻辑单元时，为ALU提供一个工作区。
例如，在执行一个加法运算前，先将一个操作数暂时存放在AC中，再从内存中取出另一个操作数，然后同AC的内容相加，所得的结果送回AC中，而AC中原有的内容随即被破坏。
所以，累加寄存器是暂时存放ALU运算的结果信息。
运算器中至少要有一个累加寄存器。
目前多达16,32，甚至更多。
6.状态条件寄存器（PSW）状态条件寄存器保存由算数指令和逻辑指令运行或测试的结果建立的各种条件码内容，如算数结果进位标志C，运算结果溢出标志V，运算结果为零标志Z，运算结果为负标志N，等等。
这些标志位通常分别由1位触发器保存。
除此之外还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。
因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。
2003全国计算机等级考试三级笔试试卷PC技术上
2003全国计算机等级考试三级笔试试卷PC技术上一、选择题（（1）～（60）题每题1分，共60分）下列各题A）、B）、C）、D）四个选项中，只有一个选项是正确的。
请将正确选项涂写在答题卡相应位置上，答在试卷上不得分。
（1）通常所说的32位计算机是指A）CPU字长为32位 B）通用寄存器数目为32个C）可处理的数据长度为32位 D）地址总线的宽度为32位（2）从计算机的逻辑组成来看，通常所说的PC机的"主机"包括A）中央处理器（CPU）和总线B）中央处理器（CPU）和主存C）中央处理器（CPU）、主存和总线D）中央处理器（CPU）、主存和外设（3）除了I/O设备本身的性能外，影响计算机I/O数据传输速度的主要因素是A）系统总线的传输速率 B）主存储器的容量C）Cache存储器性能 D）CPU的字长（4）在Pentium微处理器中，浮点数的格式采用IEEE754标准。
假设一个规格化的32位浮点数如下：1 10000011 00101100000000000000000该数的十进制数值是A）－2.75 B）－16.75 C）－20.75 D）－18.75（5）目前我国PC机用户大多还使用GB-2312国标汉字编码进行中文信息处理。
下面是有关使用GB-2312进行汉字输入输出的叙述，其中错误的是A）使用不同的汉字输入法，汉字的"输入编码"不完全相同B）使用不同的输入法输入同一个汉字，其内码不一定相同C）输出汉字时，需将汉字的内码转换成可阅读的汉字D）同一个汉字在不同字库中，字型是不同的（6）下面是有关超文本的叙述，其中错误的是A）超文本节点可以是文字，也可以是图形、图像、声音等信息B）超文本节点之间通过指针链接C）超文本节点之间的关系是线性的D）超文本的节点可以分布在互联网上不同的WWW服务器中（7）下面关于PC机数字声音的叙述中，正确的是A）语音信号进行数字化时，每秒产生的数据量大约是64KB（千字节）B）PC机中的数字声音，指的就是对声音的波形信号数字化后得到?quot;波形声音"C）波形声音的数据量较大，一般需要进行压缩编码D）MIDI是一种特殊的波形声音（8）MP3是一种广泛使用的数字声音格式。
Pentium微处理器内部寄存器
Pentium微处理器的内部寄存器Pentium是Intel公司于1993年3月推出的第五代80X86系列微处理器，简称P5或80586，中文译名为“奔腾”。
与其前辈80X86微处理器相比，Pentium采用了全新的设计，它有64位数据线和32位地址线，但依然保持了与其前辈80X86的兼容性，在相同的工作方式上可以执行所有的80X86程序。
Pentium的内部结构如图2.4所示。
它主要由执行单元、指令Cache、数据Cache、指令预取单元、指令译码单元、地址转换与管理单元、总线单元以及控制器等部件组成。
其中核心是执行单元(又叫运算器)，它的任务是高速完成各种算术和逻辑运算，其内部包括两个整数算术逻辑运算单元(ALU)和一个浮点运算器，分别用来执行整数和实数的各种运算。
为了提高效率，它们都集成了几十个数据寄存器用来临时存放一些中间结果。
这些功能部件除地址转换和管理单元与80386/80486保持兼容外，其他都进行了重新设计。
1) 超标量体系结构和指令流水线Pentium由“U”和“V”两条指令流水线构成超标量流水线结构，其中每条流水线都有自己的ALU、地址生成逻辑和Cache接口。
这种双流水线技术可以使两条指令在不同流水线中并行执行。
图2.4 Pentium微处理器的内部结构每条流水线又分为指令预取PF、指令译码(一次译码)D1、地址生成(二次译码)D2、指令执行EX和回写WB共5个步骤。
图2.5给出了Pentium的指令流水线操作示意。
图2.5 Pentium指令流水线操作示意图当第一条指令完成指令预取，进入第二个操作步骤D1，执行指令译码操作时，流水线就可以开始预取第二条指令；当第一条指令进入第三个步骤D2，执行地址生成时，第二条指令进入第二个步骤D1，开始指令译码，流水线又开始预取第三条指令；当第一条指令进入第四个步骤EX，执行指令规定的操作时，第二条指令进入第三个步骤D2，执行地址生成，第三条指令进入第二个步骤D1，开始指令译码，流水线又开始预取第四条指令；当第一条指令进入第五个步骤WB，执行回写操作时，第二条指令进入第四个步骤EX，执行指令规定的操作，第三条指令进入第三个步骤D2，执行地址生成，第四条指令进入第二个步骤D1，开始指令译码，流水线又开始预取第五条指令。
《微机原理与接口技术》习题解答2(最新整理)
习题22.1 8086CPU具有20 条地址线，可直接寻址1MB 容量的内存空间，在访问I/O 端口时，使用地址线16条，最多可寻址64K 个I/O端口。
2.2 8086CPU的内部结构有何特点？由哪两部分组成？它们的主要功能是什么？【解答】8086微处理器是典型的16位微处理器，HMOS工艺制造，集成了2.9万只晶体管，使用单一的+5V电源，有16根数据线和20根地址线；通过其16位的内部数据通路与设置指令预取队列的流水线结构结合起来而获得较高的性能。
8086微处理器内部安排了两个逻辑单元，即执行部件EU和总线接口部件BIU。
EU主要负责指令译码、执行和数据运算，包括计算有效地址；BIU主要完成计算物理地址、从内存中取指令、实现指令规定的读/写存储器或外部设备等信息传输类操作。
2.3 8086CPU中的指令队列的作用是预取指令，其长度是6 字节。
2.4 8086CPU内部寄存器有哪几种？各自的特点和作用是什么？【解答】CPU有14个内部寄存器，可分为3大类：通用寄存器、控制寄存器和段寄存器。
通用寄存器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。
控制寄存器包括指令指针寄存器IP和标志寄存器FLAG：IP用来指示当前指令在代码段的偏移位置；FLAG用于反映指令执行结果或控制指令执行的形式。
为了实现寻址1MB存储器空间，8086CPU将1MB的存储空间分成若干个逻辑段进行管理，4个16位的段寄存器来存放每一个逻辑段的段起始地址。
2.5 8086的标志寄存器分为6 个状态标志位和3 个控制标志位，它们各自的含义和作用是什么？【解答】标志寄存器各标志位的含义和作用如下表：表2-1 标志寄存器FLAG中标志位的含义和作用标志位含义作用CF进位标志CF=1，指令执行结果在最高位上产生一个进位或借位；CF=0，则无进位或借位产生PF奇偶标志PF=1，结果低8位含偶数个1；PF=0，表示结果低8位含奇数个1AF辅助进位标志AF=1，运算结果的低4位产生了一个进位或借位；AF=0，则无此进位或借位ZF零标志ZF=1，运算结果为零；ZF=0，则运算结果不为零SF符号标志SF=1，运算结果为负数；SF=0，则结果为正数OF溢出标志OF=1，带符号数在进行运算时产生了溢出；OF=0，则无溢出TF陷阱标志TF=1，8086CPU处于单步工作方式；TF=0，8086CPU正常执行程序IF中断允许标志IF=1，允许CPU接受外部从INTR引脚上发来的可屏蔽中断请求信号；IF=0，则禁止接受可屏蔽中断请求DF方向标志DF=1，字符串操作指令按递减的顺序对字符串进行处理；DF=0，字符串操作指令按递增的顺序进行处理2.6 已知堆栈段寄存器（SS）=2400H，堆栈指针（SP）=1200H，计算该堆栈栈顶的实际地址，并画出堆栈示意图。
Pentium微处理器
§2.5
Itanium微处理器
地址总线６４位 数据总线６４位 地址总线６４位，数据总线６４位，内部集成度为 ６４ ６４ 2.2亿个晶体管，约是Pentium的10倍。 亿个晶体管，约是 的 倍 亿个晶体管 特点： 特点：
可有三级Cache； ； 可有三级 多个执行部件和多个通道； 多个执行部件和多个通道； 数量众多寄存器； 数量众多寄存器； 采用完全并行指令计算技术； 采用完全并行指令计算技术； 采用新机制的分支预测技术。 采用新机制的分支预测技术。
11
本 节 结 束 ， 谢 谢 合 作 ！
12
2．分支预测技术
为了减少由于转移导致流水线的效率损失 ， Pentium采用分支预测技术来动态预测指令的目标 Pentium 采用分支预测技术来动态预测指令的目标 地址，从而节省了CPU的执行时间。 CPU的执行时间 地址 ， 从而节省了 CPU 的执行时间 。 通常在用户程 序中包含不少的条件转移指令，在流水线计算机中， 序中包含不少的条件转移指令，在流水线计算机中， 这些转移指令由于产生分支可能使予取和予译码指 令作废。 Pentium内部有两个予取指令缓冲队列 内部有两个予取指令缓冲队列， 令作废。 Pentium内部有两个予取指令缓冲队列， 在执行条件转移指令前，一个以顺序方式予取指令， 在执行条件转移指令前，一个以顺序方式予取指令， 另一个以转移方式予取
6
4．更快的浮点运算单元
浮点运算过程分为8个流水步级， 浮点运算过程分为 8 个流水步级 ， 前 4 步同整数 流水线，接下来两步为二级浮点操作， 流水线，接下来两步为二级浮点操作，最后两步为 写结果、出错报告等。 写结果、出错报告等。浮点运算单元对一些常用指 令如ADD、MUL等不是采用微程序 而是由硬件实现， 等不是采用微程序， 令如ADD、MUL等不是采用微程序，而是由硬件实现， ADD 使浮点运算速度更快。 使浮点运算速度更快。
奔腾(Pentium)微处理器介绍
奔腾(Pentium)微处理器介绍
奔腾(PenTIum)微处理器介绍
提高微处理器性能有三个途径：
提高芯片内部时钟频率使操作速度加快，这将受到微电子工艺及芯片功耗的限制。
增加数据总线宽度，提高数据路径的流量，这将要求芯片集成度提高、封装引脚增多。
微体系结构中采用新技术，使更多的指令在同一时刻并行执行（提高指令执行并行性ILP），这是最重要的一点，这将要求芯片有更高的集成度以及新的设计思想。
提高处理器指令执行并行性（ILP）有两种方法：采用超级流水线(Super-pipeline): 将指令的执行分解成小的步骤(级), 不同指令中不同步骤可并行操作。
级数分的多，并行执行的指令也多。
超级流水线指的是多级数的流水线(如8级以上)。
采用超标量(Super-Scalar): 片内设置多重功能相同的部件，为指令并行执行提供硬件基础。
第一代奔腾微处理器采用0.8微米工艺，集成度310万晶体管，工作频率66MHz，指令与486兼容，性能比486大大提高，是Inter芯片技术发展中的里程碑。
奔腾微处理器结构特点
哈佛结构，有分开的指令Cache与数据Cache,各8KB容量。
奔腾微处理器结构特点
独立的两条整数执行流水线，U与V，在一时钟周期内可以发射两条整数。
《微型计算机原理与接口技术》第三版习题答案
《微机原理与接口技术》习题解答习题11.1 冯·诺依曼型计算机的设计方案有哪些特点？【解答】冯·诺依曼型计算机的设计方案是“存储程序”和“程序控制”，有以下5方面特点：（1）用二进制数表示数据和指令；（2）指令和数据存储在内部存储器中，按顺序自动依次执行指令；（3）由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统；（4）由控制器来控制程序和数据的存取及程序的执行；（5）以运算器为核心。
1.2 微处理器和微型计算机的发展经历了哪些阶段？各典型芯片具备哪些特点？【解答】经历了6代演变，各典型芯片的特点如表1-1所示。
表1-1 微处理器的发展及典型芯片的特点1.3 微型计算机的特点和主要性能指标有那些?【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特点以外，还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。
微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。
常用的微型计算机性能指标主要有：字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。
1.4 常见的微型计算机硬件结构由哪些部分组成？各部分的主要功能和特点是什么？【解答】微型计算机硬件一般由微处理器、内存储器、外存储器、系统总线、接口电路、输入/输出设备等部件组成。
主要组成部件的功能和特点分析如下：（1）微处理器：是微型计算机的核心部件，由运算单元ALU、控制单元、寄存器组以及总线接口部件等组成，其功能是负责统一协调、管理和控制系统中的各个部件有机地工作。
（2）内存储器：用来存放计算机工作过程中需要的操作数据和程序。
可分为随机存储器RAM和只读存储器ROM。
RAM存放当前参与运行的各种程序和数据，特点是信息可读可写，存取方便，但信息断电后会丢失；ROM用于存放各种固定的程序和数据，特点是信息固定不变，关机后原存储的信息不会丢失。
计算机三级(PC技术)笔试173
[模拟] 计算机三级(PC技术)笔试173一、选择题(每题1分，共60分) 在下列各题的[A]、[B]、[C]、[D] 四个选项中，只有一个选项是正确的。
第1题：二十多年来，微处理器的发展非常迅速。
下面是有关微处理器发展的一些叙述，其中不准确的是( )。
①微处理器中包含的晶体管越来越多，功能越来越强大②微处理器的主频越来越高，处理速度越来越快③微处理器的操作，使用越来越简单④微处理器的性能价格越来越低A.②B.③C.③和④D.④参考答案：C第2题：运算器在执行两个用补码表示的整数加法时，下面判断是否溢出的规则中哪一个是正确的?( )A.两个整数相加，若最高位(符号位)有进位，则一定发生溢出B.两个整数相加，若结果的符号位为0，则一定发生溢出C.两个整数相加，若结果的符号位为1，则一定发生溢出D.两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出参考答案：D第3题：Pentium微处理器在保护模式下，(DS)=0008H表示访问的描述符表和描述符号分别为A.GDT,0号B.LDT,0号C.GDT,1号D.LDT,1号参考答案：C0008H的二进制表示是0000 0000 0000 1000，所以TI=0，描述符表为 GDT，根据段选择子内的13位得出索引值为1，所以选C。
第4题：下面关于PC机并行接口的叙述中，错误的是A.PC机并行接口有8条数据线B.PC机并行接口的信号通过简单的无源电缆线传送时，可以达到RS-232标准的传输距离C.PC机并行接口的标准是IEEE1284D.PC机并行接口一般作为并行打印机接口参考答案：B第5题：8237A清字节指示器命令的作用是( )A.实现CPU一次就能读写16位寄存器的内容B.使CPU不能访问8237A的16位寄存器C.使CPU能够访问16位寄存器的低8位D.使CPU能够访问16位寄存器的高8位参考答案：C第6题：当成千上万台终端设备需要相互通信时，采用固定的连接是不现实的。
微处理器CPUCPU的内部和外部结构微处理器级总线
数据寄存器Data Register
存放数据
2.4 微处理器的寄存器组织
2.地址指针和变址寄存器（４个）
均
为
SP
地 址
BP
寄
SI
存 器
DI
堆栈指针寄存器Stack Pointer 基址指针寄存器Base Pointer 源变址寄存器Source Index 目的变址寄存器Destination Index
均为16位，也能存放数据
2.4 微处理器的寄存器组织
二.段寄存器
在微机系统的内存中通常存放着三类信息： 代码（指令码） 指示CPU执行何种操作。 数据（数值、字符等） 程序处理的对象或结果。 堆栈信息 被保存的返回地址和中间结果等。
代码段 数据段 堆栈段
2.4 微处理器的寄存器组织
８０８６／８０８８ＣＰＵ有４个段寄存器。
四.控制寄存器（2个）
1.指令指针寄存器(IP:Instruction Pointer )(16位)
指令指针寄存器相当于一般微处理器中的程
序计数器(PC:Program Counter )。
它始终指向CPU下一条要取指令所在存贮器单 元的偏移地址(段地址由CS提供)。
用户不能更改IP的值,只有CPU执行转移指令, 子程序调用指令和子程序返回指令以及中断处理 时,IP才作相应的改变。
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
Intel微处理器
三、80386/80486微处理器 80386/80486微处理器
80386/80486是针对多用户和多任务的应用而推出的32位微处理器， 80386/80486是针对多用户和多任务的应用而推出的32位微处理器， 是针对多用户和多任务的应用而推出的32位微处理器 80286相比 它在结构和性能上的主要特点如下： 相比， 与80286相比，它在结构和性能上的主要特点如下： 内部寄存器数量明显增加，它具有全32位数据处理能力， 32位数据处理能力 ① 内部寄存器数量明显增加，它具有全32位数据处理能力，还可以进行 64位的数据运算。 64位的数据运算。 位的数据运算 片内存储管理部件可实现段页式存储管理， 80286可提供更大的虚拟 ②片内存储管理部件可实现段页式存储管理，比80286可提供更大的虚拟 存储空间和物理存储空间。 存储空间和物理存储空间。 ③ 比80286新增了一种保护模式下的工作方式，即虚拟8086方式。 80286新增了一种保护模式下的工作方式，即虚拟8086方式。 新增了一种保护模式下的工作方式 8086方式 ④ 80486增加到6级指令流水线。 80486增加到6级指令流水线。 增加到 提供了32位外部总线接口，最大数据传输速率显著提高。 32位外部总线接口 ⑤ 提供了32位外部总线接口，最大数据传输速率显著提高。 运算速度大大加快。 ⑥ 运算速度大大加快。
段寄存器为8086/8088采用存储器分段管理提供了主要的硬件支持 。 段寄存器为 8086/8088采用存储器分段管理提供了主要的硬件支持。 采用存储器分段管理提供了主要的硬件支持 8086/8088 可寻址的存储器空间为 MB。通过分段管理， 可寻址的存储器空间为1 MB的物理存储 8086/8088可寻址的存储器空间为1MB 。 通过分段管理 ， 把 1MB 的物理存储 空间分成若干逻辑段，每段最大为64KB。段的起始单元地址叫段基址。 空间分成若干逻辑段，每段最大为64KB。段的起始单元地址叫段基址。 64KB 段基址 存储器的分段方式不是唯一的 各段之间可以连续 分离、 连续、 存储器的分段方式不是唯一的，各段之间可以连续、分离、部分重叠 不是唯一 完全重叠。这主要取决于对各个段寄存器的预置内容。 和完全重叠。这主要取决于对各个段寄存器的预置内容。一个具体的存储 单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。 单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。 8086/8088的 个当前段分别称为：代码段、数据段、堆栈段、 8086/8088的4个当前段分别称为：代码段、数据段、堆栈段、附加段 采用存储器分段管理后，存储器地址有物理地址和逻辑地址之分 之分。 采用存储器分段管理后，存储器地址有物理地址和逻辑地址之分。CPU AB上送出的是物理地址。 访问存储器时 地址总线AB上送出的是物理地址 访问存储器时，地址总线AB上送出的是物理地址。 编程时则采用逻辑地址， 编程时则采用逻辑地址，逻辑地址有段基址和段内偏移地址两部分组 则采用逻辑地址 成，两者都是16位。 两者都是16位 16
微处理器的基本硬件结构
微处理器是计算机系统中的核心组件，它负责执行指令、控制数据流和协调各个硬件部件的操作。
微处理器的基本硬件结构通常包括以下几个主要组成部分：控制单元（Control Unit）：控制单元是微处理器的核心，负责解析和执行指令。
它包括指令寄存器、程序计数器和指令解码器等关键部件，用于从存储器中获取指令、解码指令内容，并发出相应的控制信号来执行指令。
算术逻辑单元（Arithmetic Logic Unit, ALU）：ALU 是执行算术和逻辑运算的部分。
它可以执行诸如加法、减法、乘法、逻辑与、逻辑或等基本运算，并根据控制单元的指令来进行运算操作。
寄存器（Registers）：寄存器是用于存储数据和指令的临时存储器。
微处理器通常包括多个寄存器，如通用寄存器、程序计数器、指令寄存器、状态寄存器等。
寄存器提供了快速的存储和访问，用于存储和处理数据。
数据总线（Data Bus）：数据总线用于在微处理器内部和其他硬件部件之间传输数据。
它是一个双向的数据通道，可以传输二进制数据、地址和控制信号。
地址总线（Address Bus）：地址总线用于传输内存地址，指示微处理器要读取或写入的内存位置。
地址总线的位数决定了微处理器可以寻址的内存空间大小。
控制总线（Control Bus）：控制总线用于传输控制信号，如时钟信号、读写信号、中断信号等。
它控制着微处理器内部各个部件的操作和协调。
内部存储器（Internal Memory）：微处理器通常内置一些内部存储器，用于存储指令、数据和临时结果。
这些内部存储器的容量相对较小，但访问速度非常快。
除了上述基本硬件结构外，现代微处理器还可能包括高速缓存、浮点运算单元、多核处理器等特殊功能部件，以提高处理性能和并行处理能力。
微机原理课后习题参考答案
微机原理课后习题参考答案(总25页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--上册第一章P9微处理器、微型计算机、微型计算机系统的区别是什么答：（1）微型计算机中的运算器和控制器合起来称为中央处理器，也就是微处理器，又称微处理机。
（2）微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
（3）微型计算机系统由微型计算机、输入/输出设备、外存储器、系统软件、电源、面板和机架等组成。
微型计算机由哪些基本部分构成微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
说明CISC、RISC及其主要区别。
CISC是指复杂指令系统计算机，RISC是指精简指令系统计算机。
他们的区别在于不同的CPU设计理念和方法。
RISC指令系统仅包含哪些必要的经常使用的指令，不经常使用的功能，往往通过基本指令组合来完成。
完成特殊功能时效率比较低。
CISC的指令系统比较丰富，一些特殊功能都有相应的指令。
处理特殊任务效率较高。
RISC对存储器操作相对简单，使对存储器访问的控制简化；而CISC机器的存储器操作指令较多，对存储器的访问有更多的指令直接操作，要求的控制逻辑比较复杂。
RISC在一条指令执行的适当地方可以响应中断；而CISC机器是在一条指令执行结束后响应中断。
RISC CPU的电路构成比CISC CPU简单，因此面积小、功耗也更低；CISC电路CPU电路复杂，同水平比RISC CPU面积大、功耗大。
RISC CPU结构比较简单，布局紧凑规整，设计周期较短，比较容易采用一些并行计算的最新技术；CISC CPU结构复杂，设计周期长，技术更新难度大。
从使用角度看，RISC 微处理器结构简单，指令规整，性能容易把握，易学易用；CISC微处理器结构复杂，功能强大，实现特殊功能容易。
第二章8086CPU 由哪两大部分组成简述它们的主要功能。
总线接口部件BIU跟执行部件EU。
第4讲 32位微处理器Pentium
四、Pentium的指令流水线技术
1.组成
总线接口部件
连接CPU和其他部件，取指令和存取操作数 能接收多个总线请求，按优先级选择
指令预取部件
从存储器读取指令到指令预取队列 使用总线的优先级最低
指令译码部件
对指令译码，然后放入译码指令队列
指令执行部件
U、V流水线（分别由ALU、一系列寄存器、地址生 成电路和连接数据Cache的接口组成） 14 执行指令
30
六、Pentium的主要信号
5.系统控制信号
INIT：系统初始化信号
6.总线仲裁信号
BREQ：总线周期请求信号 BOFF：强制让出总线请求
31
七、Pentium的总线状态
1.总线状态
T1状态：地址信号有效，ADS信号也有效。 T2状态：数据出现在数据总线上，如果BRDY有效， 则当前周期为突发式总线周期，否则为单数据传输的 总线周期。 T12状态：流水线式总线周期的特有状态。此时，系 统中有两个总线周期并行进行。第一个总线周期进入 T2状态，并且BRDY有效，第二个总线周期进入T1状 态，地址和ADS有效。
1
一、Pentium的先进技术
1.先进的体系结构 2.CISC和RISC相结合的技术 3.超标量流水线技术（最重要的创新技术） 4.先进的分支预测技术
2
一、Pentium的先进技术
1.先进的体系结构
内部总线32位，而外部数据总线64位，数 据传输率提高一倍。 设置了独立的片内指令Cache和数据Cache， 处理器能同时读一个指令字和一个数据字，避 免了访存冲突导致的不命中。 使用了两条流水线并行执行指令。 内部集成了增强型浮点处理部件。 对常用指令如ADD、MUL、INC、PUSH等采用 硬件实现，大大提高了执行速度。 采用分段和分页两级存储管理机制。 ……
32位微处理器的结构
15个NC/INC引脚,必须保持在非连接状态
Pentium微处理器的电气特性
以P54C为例
电源要求
所有Vcc输入都是3.3V 输入和输出都是3.3V的JEDEC标准电平，两者均 为TTL兼容的 CLK和PICCLK输入可允许接收5V的输入信号， 因而可以使用5V或3.3V的时钟驱动器
直流特性
Ü × ß Ï ¿ ² þ ¼
× Ö ¿ Æ ² ¿ ¼ þ ¡ µ · ã ² ¿ ¼ þ ¿ Æ × Ö ¼ ´ Ä æ Æ ÷é × Ó · ¼ ¨Æ ÷ ý · ³ ¨Æ ÷ Ë · ³ ¨Æ ÷ 80
µ Ö × ·É ú É ³ (UÁ ÷Ë ® Ï ß )
µ Ö × ·É ú É ³ (UÁ ÷Ë ® Ï ß )
1. 寄存器结构
指令指针IP 段寄存器CS,DS,SS,ES,FS,GS 通用寄存器EAX,EBX,ECX,EDX 变址寄存器ESI,EDI 指针寄存器EBP,ESP 标志寄存器FLAGS
31 EAX EBX ECX EDX ESP EBP ESI EDI
16
15 8 7 AH BH CH DH AL BL CL DL
0 AX BX CX DX SP BP SI DI FLAGS
CR0
标志寄存器
2. 段寄存器和存储器分段 1MB的存储空间被分成段，每段64KB 段是可独立寻址的存储器部分 6个段寄存器：保存16位段基址 CS 代码段 SS 堆栈段 DS 数据段 ES 附加段 FS 数据段F GS数据段G
2.4 Pentium微处理器的内部结构
1. Pentium微处理器的外形和特性 1993年开始推出，共生产三代： •P5(Pentium 60/66) 0.8m, 5V电压 •P54C(Pentium 75/90/100/120/133/150/166/200), 0.6m, 3.8V电压 •P55C(Pentium MMX 166/200/233), 0.35m, 2.8V电压 集成度：310万晶体管/片
2023年《大学电子科技微机原理》知识考试题与答案
2023年《大学电子科技微机原理》知识考试题与答案目录简介一、单选题：共105题二、填空题：共100题一、单项选择题1.若二进制数为010111.101,则该数的十进制表示为(B)oA、23.5B、23.625C、23.75D、23.51252.若无符号二进制数为I1OOoI10,则该数的十进制表不为(A)OA、198B、70C、126D、493.十进制数81的842IBCD码为（A）。
A、81HB、51HC、18HD、15H4.11000110为二进制原码，该数的真值为（A）oA、-70B、+70C、-198D、+1985.11000110为二进制补码，该数的真值为（D）。
A、+198B、-198C、+58D、-586.O1OoOnO为二进制补码，该数的真值为（A）oA、+70B、-70C、+58D、-587.字符A的ASCII码为41H,字符a的ASCII码为(C)oA、41HB、42HC、61HD、62H8.字符A的ASCII码为41H,字符B的ASCII码为(B)oA、41HB、42HC、61HD、62H9.字符9的ASCH码为(C)o因为9与A之间有7个字符A、09HB、9C、39HD、9910.8位二进制数的原码表值范围为（C）oA、0255B、-128+127C、-127+127D、-128+128H.8位二进制数的反码表值范围为（C）oA、0255B、-128+127C、-127+127D、-128+12812.8位二进制数的补码表值范围为（B）oA、0255B、-128+127C、-127+127D、-128÷12813.8位二进制数的无符号数表值范围为（A）o即无符号位A、0255B、-128+127C、-127+127D、-128+12814.n+1位符号数X的原码表值范围为（A）oA、-2nX2nB、-2nX2nC、-2nX2nD、-2nX2n15.n+1位符号数X的补码表值范围为（C）oA、-2nX2nB、-2nX2nC、-2nX2nD、-2nX2n16.电子计算机处理信息用二进制表示的原因是（C）。
从8086到PentiumⅢ的结构特点
从8086到PentiumⅢ的结构特点一、80286微处理器1、80286是一种高性能的16位微处理器，片内集成有存储管理和保护机构，它有两种工作方式——实方式和保护方式。
2、实方式又称实地址方式，兼容了8086的全部功能，8086的汇编语言源程序不作任何修改可以在80286中运行，80286是8086向上兼容的微处理器。
80286有24条地址线，2字节即1MB的寻址能力，存储器的寻址及分段同在实方式下只使用20条地址线，具有208086。
3、保护方式又称保护虚地址方式，能可靠地支持多用户和多任务系统。
使用24条地址2字节，即16MB的寻址能力。
保护方式下的分段同实方式的分段有所不同，这线，具有24时的存储空间是由可变长度的段组成，段长小于等于64KB。
保护方式下的存储段除代码段、数据段、堆栈段和附加段外还有任务状态段TSS和描述子表段DTS。
4、在保护方式下，80286采用描述子和选择子这样的数据结构来实现内存的寻址。
描述子是用来描述某一存储段的特性（段基址、段限和访问权字节等）的数据结构；选择子用来从相应的描述子表中选择所需要的描述子。
二者配合以实现存储器的寻址。
保护方式下的存储器寻址如下图所示。
图2.6 保护方式下的存储器寻址二、80386微处理器1、80386是一种高性能的32位微处理器，它的数据总线是32位，内部寄存器和运算器也都是32位，具有32位地址线，能寻址4GB的物理地址，虚拟存储空间为64TB。
2、80386有8个32位通用寄存器：EAX，EBX，ECX，EDX，ESP，EBP，ESI和EDI。
它们是8086的16位通用寄存器AX，BX，CX，DX，SP，BP，SI和DI的扩展，如下图2．7所示。
图2．7 8086的通用寄存器此外指令指针和标志寄存器也扩展为32位，标识为EIP和EFLAG。
而段寄存器仍为16位，不过增加了2个，分别标识为FS和GS。
80386的6个16位段寄存器，称为“选择子”，作用同80286中的4个段选择子。
第2章 Pentium系列微处理器的基本结构
整数寄存器组 64 64位数 据总线 32 32位地 址总线 ALU（U流水） ALU（V流水） 32 32 TLB 32 数据高速缓存（8KB） 80 桶形移位器
加法 除法 80 乘法
2.1.1总线接口部件 1.地址收发器和驱动器 2.数据总线收发器 3.总线宽度控制
4.写缓冲
5.总线周期和总线控制
–（2）超流水线和超标量技术
超流水线是指CPU内部的流水线超过通常的5～6步。 流水线的步数越多，完成一条指令的速度就越快。超标 量(Super-Scalar)是指CPU中有一条以上的流水线，并且 每时钟周期可以完成一条以上的指令。
–3）乱序执行技术
乱序执行(Out-of-Order Execution)是指CPU采用了允 许将多条指令不按程序规定的顺序，分开发送给各相应 电路单元处理的技术。。。。。
解决方法：① 延迟等待，使指令推迟执行； ② 设置重复资源，将指令和数据分 别存放在两个存储器中。 （2）数据相关：在一个程序中，如果必须等 前一条指令执行完，才能执行后一条指令， 这两条指令即为数据相关。当多条指令重叠 处理时，可能发生冲突。 解决方法：① 采用定向传送技术； ② 编译优化。
A-B-C A-C
2.3 Pentium MMX系列CPU
中文名为“多能奔腾”。它是为改善PC图形、音响， 加速多媒体视听和为通信应用软件开发的新型处理 器，实际上是带有多媒体扩展结构MMX(Multi Media eXtension)的奔腾CPU芯片。采用多媒体CPU 的微机在进行视频、音频处理时，具有很平滑的视 频播放能力、清晰逼真的画面、完美的音响效果。
RISC的三个要素是： (1)一个有限的简单的指令集；(2)CPU配备大量的 通用寄存器；(3)强调对指令流水线的优化。 基于三要素的RISC机器的特征是： (1)使用等长指令，目前的典型长度是4个字节。 (2)寻址方式少且简单，一般为2—3种，最多不超 过4种，绝不出现存储器间接寻址方式。 (3)只有取数指令、存数指令访问存储器。指令中 最多entium PⅡ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Pentium微处理器的内部寄存器Pentium是Intel公司于1993年3月推出的第五代80X86系列微处理器，简称P5或80586，中文译名为“奔腾”。
与其前辈80X86微处理器相比，Pentium采用了全新的设计，它有64位数据线和32位地址线，但依然保持了与其前辈80X86的兼容性，在相同的工作方式上可以执行所有的80X86程序。
Pentium的内部结构如图2.4所示。
它主要由执行单元、指令Cache、数据Cache、指令预取单元、指令译码单元、地址转换与管理单元、总线单元以及控制器等部件组成。
其中核心是执行单元(又叫运算器)，它的任务是高速完成各种算术和逻辑运算，其内部包括两个整数算术逻辑运算单元(ALU)和一个浮点运算器，分别用来执行整数和实数的各种运算。
为了提高效率，它们都集成了几十个数据寄存器用来临时存放一些中间结果。
这些功能部件除地址转换和管理单元与80386/80486保持兼容外，其他都进行了重新设计。
1) 超标量体系结构和指令流水线Pentium由“U”和“V”两条指令流水线构成超标量流水线结构，其中每条流水线都有自己的ALU、地址生成逻辑和Cache接口。
这种双流水线技术可以使两条指令在不同流水线中并行执行。
图2.4 Pentium微处理器的内部结构每条流水线又分为指令预取PF、指令译码(一次译码)D1、地址生成(二次译码)D2、指令执行EX和回写WB共5个步骤。
图2.5给出了Pentium的指令流水线操作示意。
图2.5 Pentium指令流水线操作示意图当第一条指令完成指令预取，进入第二个操作步骤D1，执行指令译码操作时，流水线就可以开始预取第二条指令；当第一条指令进入第三个步骤D2，执行地址生成时，第二条指令进入第二个步骤D1，开始指令译码，流水线又开始预取第三条指令；当第一条指令进入第四个步骤EX，执行指令规定的操作时，第二条指令进入第三个步骤D2，执行地址生成，第三条指令进入第二个步骤D1，开始指令译码，流水线又开始预取第四条指令；当第一条指令进入第五个步骤WB，执行回写操作时，第二条指令进入第四个步骤EX，执行指令规定的操作，第三条指令进入第三个步骤D2，执行地址生成，第四条指令进入第二个步骤D1，开始指令译码，流水线又开始预取第五条指令。
这种流水线操作并没有减少每条指令的执行步骤，5个步骤哪一步都不能跳越。
但由于各指令的不同步骤之间并行执行，从而极大地提高了指令的执行速度。
从第一个时钟开始，经过5个时钟后，每个时钟都有一条指令执行完毕从流水线输出。
在这种理想情况下，Pentium 的超标量体系结构每个时钟周期内可执行两条整数指令(每条流水线执行一条指令)。
2) 重新设计的浮点运算部件Pentium的浮点运算部件在80486的基础上作了重新设计，采用了超流水线技术，由8个独立执行部件进行流水线作业，使每个时钟周期能完成一个浮点操作(或两个浮点操作)。
采用快速算法可使诸如ADD、MUL和LOAD等运算的速度最少提高3倍，在许多应用程序中利用指令调度和重叠(流水线)执行可使性能提高5倍以上。
同时，这些指令用电路进行固化，用硬件来实现，使执行速度得到更大提高。
3) 独立的指令Cache和数据CachePentium片内有两个8KB的超高速缓存器，一个是指令Cache，一个是数据Cache。
转换后备缓冲器TLB(Translation Look-aside Buffer)的作用是将线性地址转换为物理地址。
这两种Cache采用32×8线宽，是对Pentium的64位总线的有力支持。
指令和数据分别使用不同的Cache，使Pentium中数据和指令的存取减少了冲突，提高了性能。
Pentium的数据Cache有两种接口，分别与U和V两条流水线相连，以便能在相同时刻向两个独立工作的流水线进行数据交换。
当向已被占满的数据Cache中写数据时，将移走当前使用频率最低的数据，同时将其写回内存，这种技术称为Cache回写技术。
由于CPU向Cache 写数据和将Cache释放的数据写回内存是同时进行的，所以采用Cache回写技术将节省处理时间。
4) 分支指令预测。
Pentium提供了一个称为BTB(Branch Target Buffer)的小Cache来动态地预测程序的分支操作。
当某条指令导致程序分支时，BTB记忆下该条指令和分支的目标地址，并用这些信息预测该条指令再次产生分支时的路径，预先从该处预取，保证流水线的指令预取步骤不会空置。
这一机构的设置，可以减少在循环操作时对循环条件的判断所占用的CPU的时间。
5) 采用64位外部数据总线Pentium芯片内部ALU和通用寄存器仍是32位，所以还是32位微处理器，但它同内存储器进行数据交换的外部数据总线为64位，使两者之间的数据传输速度可达528MB/s。
此外Pentium还支持多种类型的总线周期，在突发方式下，可以在一个总线周期内读入256B的数据。
2. Pentium的外部引脚Pentium芯片有168个引脚，这些引脚信号线也即Pentium CPU总线，分为三大类：总线接口引脚、处理器控制引脚、调试与测试引脚。
1) 总线接口信号Pentium的总线接口信号如表2.1所示。
这些引脚信号包括用于管理访问外部存储器和I/O端口必须的地址、数据和总线周期控制信号，以及Cache控制信号。
D63～D是Pentium的64位双向数据总线。
A31～A3和0~7BEBE构成32位地址总线，以提供存储器和I/O端口的物理地址。
A31～A3用于确定一个8字节单元地址，0~7BEBE则用于指明在当前的操作中要访问8字节中的哪些字节。
Pentium 微处理器规定：0BE对应数据线D 7～D 0；1BE 对应数据线D 15～D 8；2BE 对应数据线D 23～D 16；3BE 对应数据线D 31～D 24；4BE对应数据线D 39～D 32；5BE对应数据线D 47～D 40；6BE对应数据线D 55～D 48；7BE对应数据线D 63～D 56。
Pentium 微处理器的地址线没有设置A 2、A 1和A 0引脚，但可由0~7BE BE 这8个字节使能信号产生，为保持与前辈80X86的兼容性，还应产生BHE 信号。
C D /(数据/控制)、R W /(写/读)、IO M /(存储器/IO)是总线周期定义的基本信号，这3个信号的不同组合可以决定当前的总线周期所要完成的操作，如表2.2所示。
这些操作的意义将在有关章节加以介绍。
2) 处理器控制信号处理器控制信号如表2.3所示。
包括时钟、处理器初始化、FRC 、总线仲裁、Cache 窥视、中断请求、执行跟踪、数字出错和系统管理等信号。
3) 调试与测试引脚调试与测试信号如表2.4所示。
包括探针方式、断点/性能监测和边界扫描等引脚信号。
2.3.2内部寄存器Pentium的内部寄存器按功能分为四类：基本寄存器、系统级寄存器、调试与模型专用寄存器、浮点寄存器。
它们是在80486内部寄存器的基础上扩充而来，并与其前辈80X86保持了兼容。
主要差别是Pentium用一组模型专用寄存器代替了80486的测试寄存器，并扩充了一个系统控制寄存器。
1. 基本寄存器基本寄存器包括通用寄存器、指令指针寄存器、标志寄存器和段寄存器，这些寄存器都是在8086/8088基础上扩展而来的，如图2.6所示。
图2.6 基本寄存器1) 通用寄存器8个32位通用寄存器EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP是在8086/8088的8个16位寄存器基础上扩展位数而来的。
为了与8086/8088兼容，它们的低16位可以单独访问，并以同8086/8088中相同的名称命名： AX、BX、CX、DX、SI、DI、BP、SP。
其中AX、BX、CX、DX还可进一步分成两个8位寄存器单独访问，且同样有自己独立的名称： AH、AL，BH、BL，CH、CL，DH、DL。
上述寄存器中，(E)SP是指示栈顶的指针，称为堆栈寄存器。
在32位寻址时，8个32位寄存器均可用作存储器访问的地址寄存器，但在16位寻址时，只能使用BX、BP、SP、SI、DI寄存器，其中BX和BP称为基址寄存器，SI和DI称为变址寄存器，(E)CX则常用于循环控制，又称为循环计数寄存器，(E)AX则称为累加器。
2) 指令指针寄存器(EIP)EIP用于保存下一条待预取指令相对于代码段基址(由CS提供)的偏移量。
它的低16位也可以单独访问，并称之为IP寄存器。
当80X86/Pentium工作在32位操作方式时，采用32位的EIP；工作在16位操作方式，采用16位的IP。
用户不可随意改变其值，只能通过转移类、调用及返回类指令改变其值。
3) 标志寄存器(EFLAGS)标志寄存器EFLAGS是32位的，它是在8086/8088/80286标志寄存器FLAGS的基础上扩充而来的，共定义了三类17种(18位)标志，即：状态标志6种(CF、PF、AF、ZF、SF和OF)，用于报告算术/逻辑运算指令执行后的状态；控制标志1种(DF)，用于控制串操作指令的地址改变方向；系统标志10种11位(TF、IF、IOPL、NT、RF、VM、AC、VIF、VIP和ID)，用于控制I/O、屏蔽中断、调试、任务转换和控制保护方式与虚拟8086方式间的转换。
图2.7给出了EFLAGS中各位的标志名以及各标志位与CPU的隶属关系，取值为0的位是Intel保留的，并未使用。
各标志位意义如下：图2.7 标志寄存器①进位标志CF(位0)： CF=1表示运算结果的最高位产生了进位或借位。
这个标志主要用于多字节数的加减法运算。
移位和循环指令也用到它。
②奇偶标志PF(位2)： PF=1表示运算结果中有偶数个1。
该标志主要用于数据传输过程中检错。
③辅助进位标志AF(位4)： AF=1表示运算导致了低4位向第5位(位4)的进位或借位。
该标志主要用于BCD码运算。
④零标志ZF(位6)： ZF=1表示运算结果的所有位为0。
⑤符号标志SF(位7)： SF=1表示运算结果的最高位为1。
对于用补码表示的有符号数，SF=1表示结果为负数。
⑥自陷标志TF(位8)： TF=1表示CPU将进入单步执行方式，即每执行一条指令后都产生一个内部中断。
利用它可逐条指令地调试程序。
⑦中断允许标志IF(位9)： IF=1表示CPU允许外部可屏蔽中断，否则禁止外部可屏蔽中断。
注意，IF标志对内部中断和外部不可屏蔽中断(NMI)不会产生影响。
⑧方向标志DF(位10)： DF=1表示在串操作过程中地址指针(E)DI和(E)SI的变化方向是递减，否则为递增。
⑨溢出标志OF(位11)：OF=1表示有符号数运算时，运算结果的数值超过了结果操作数的表示范围。