晶振电路中如何选择电容C1C2

合集下载

晶振不起振分析

晶振不起振分析晶振根据频点、频差、负载、有源无源、封装、尺寸等多项参数的差异，晶振工作时容易发生频率偏移导致不起振现象,造成电子产品无法正常工作。

晶振常见不起振,按项目回板测试情况可分为个别板子不起振和所有板子都不起振。

⚫晶振分类有源晶振（OSC）无源晶振（X’tal）内置晶体谐振器的实时时钟模块（RTC）。

说明：有源晶振（OSC）和实时时钟模块（RTC）由于内置了相应的电路，因而不太容易出现不起振的问题。

在实际使用时不需要考虑相对复杂的频率匹配问题。

不起振的情况主要出现在无源晶振上，尤其是kHz级别的无源晶振（X’tal），而MHz级别的AT晶振则相对少见。

普通无源谐振器(低频KHz/高频Mhz)：低频kHz主要以32.768kHz频率的音叉晶体作为代表，应用于移动终端、消费类电子、小型电子产品、钟表、工业自动控制等应用的时钟信号；MHz主要应用于移动终端、安防监控，网络设备、智能家居、智能穿戴、智能医疗、汽车电子、家用电子产品、消费类电子产品等新型应用的基准频率信号。

有源晶振也可称为晶体振荡器：1)普通晶体振荡器(Oscillator)：产品性能佳，抖动好，相噪好，主要应用于通信设备、网络设备、移动电视、DVD、蓝光播放机、视频监控、音频设备、数据与图像处理等相关设备。

2)温度补偿晶体振荡器(TCXO)：通过附加的温度补偿电路，使由周围温度变化产生的振荡频率变化量削减的一种石英晶振。

主要应用在通信、导航、卫星定位、雷达、仪器仪表、智能手机、平板电脑、可穿戴智能设备、汽车电子、智能家居等众多领域均得到使用3)压控晶体振荡器(VCXO)：通过施加外部控制电压使振荡频率可变或是可以调制的石英晶体振荡器。

主要应用军用电子仪器，5G基建，无线通信信号塔，精密仪表，智能监控等，光纤，服务器，接收器等4)恒温晶体振荡器(OCXO)：利用恒温槽使晶体振荡器或石英晶体振子的温度保持恒定，将由周围温度变化引起的振荡器输出频率变化量削减到最小的晶体振荡器。

晶振的负载电容静态电容等效电路

晶振的负载电容静态电容等效电路晶体振荡器（简称晶振）是一种基于晶体谐振原理的电子元件，被广泛应用于各种电子设备中。

在晶振的实际应用中，负载电容是一个非常重要的参数，它决定了晶振的稳定性和频率精度。

本文将介绍晶振的负载电容静态电容等效电路。

一、晶振的工作原理晶振是一种利用晶体的谐振特性来产生稳定的高频振荡信号的电子元件。

晶振由晶体、激励电路和负载电容组成。

当激励电路给晶体施加一定的电压时，晶体会产生自身的振荡，这个振荡的频率由晶体的谐振频率决定。

晶体振荡频率的稳定性和精度主要由晶体的质量和负载电容决定。

二、负载电容的作用负载电容是指晶振中与晶体并联的电容。

负载电容的作用是为了稳定晶体振荡频率，使其能够在一个较大的温度范围内保持相对稳定的频率。

在晶振电路中，负载电容与晶体的串联等效电容就是晶振的静态电容。

负载电容的大小对晶振的频率稳定性和精度有着直接的影响。

三、负载电容静态电容等效电路晶振的负载电容静态电容等效电路如图所示。

在电路中，晶体的串联等效电容为C1，负载电容为C2。

这两个电容并联后，等效电容C 等就是晶振的静态电容。

晶振的负载电容静态电容等效电路四、负载电容的选择负载电容的选择应根据晶体的特性和应用场合来确定。

一般来说，负载电容的大小应为晶体串联等效电容的两倍，这样可以保证晶振的频率稳定性和精度。

负载电容的类型有很多种，常用的有铝电解电容、钽电解电容和陶瓷电容等。

不同类型的电容有着不同的特性和适用范围，选择时应根据具体情况进行选择。

五、总结晶振的负载电容静态电容等效电路是晶振电路中一个非常重要的参数。

负载电容的大小直接影响晶振的频率稳定性和精度。

选择合适的负载电容可以保证晶振的工作稳定性和精度。

在实际应用中，应根据晶体的特性和应用场合来选择合适的负载电容。

24M晶振匹配电容计算

从模块24M 晶振（SMD3225-24MHz -7pF ）电容匹配测试报告图 1.1 24M 晶振原理图 1测试PCB 板寄生电容如上图1.1，图中C1与C2为匹配电容，C3为测试使用表笔（5.6pf ）。

通过频率计测试电路频率偏移，结合晶振T/S 值（T/S 值按20ppm/pf 计算），可计算出PCB 寄生电容。

使用频率计测试晶振电路频偏为-25.6ppm ，如下图1.2所示。

图 1.2 频率偏移频偏-25.6ppm 换算成电容为1.28pf 。

加入表笔后的频率影响，总电容为：pf C 14.52.8//2.86.5=+=）（总根据公式：L C C C C +=+总频偏寄生有：1.28pf 7pf 14.5+=+寄生C pf可算出寄生电容C 寄生:pf 14.3=寄生C2.根据寄生电容值进行匹配方案设计使用的晶振为24.000MHz,CL=7pf 。

根据C 寄生的取值，能够优化出以下几个备选方案：表 1不同匹配电容的备选方案可见方案B 串联后容值匹配效果较好。

已知匹配电容C1=C2=8.2pf ，表笔电容5.6pf ，晶振的T/S=20ppm/pf ，接下来可计算出实际的频率偏移。

使用表笔（5.6pf ）测试出晶振电路频偏为-25.6ppm ，计算此时电路实配电容：14.52C 1C 2C 1C =++•+表笔表笔）（C C pf同时，计算不加表笔时匹配电容：pf C C 1.42//1=表笔令整个电路的匹配电容增加1.04pf ，即频偏增加了20.8ppm ，根据“电容容值越大，晶振电路频率越低”的原理，可得出电路未引入表笔时频偏为-4.8ppm 。

3. 测试方案B 的波形和特性阻抗。

图 1.3 方案B 芯片输入波形图 1.4 方案B芯片输出波形负阻抗测试，约1.5K欧姆时，不能正常抄表。

查规格书，等效电阻最大约为50欧姆，阻抗值为等效阻抗30倍，合理。

4.之前使用以下原理，未串入电阻，匹配电容10pf时输入存在明显过冲，输出波形畸变较为严重。

详细讲解晶振，一篇文章学会计算晶振的负载电容，电阻选型（1）

详细讲解晶振，一篇文章学会计算晶振的负载电容，电阻选型（1）前言作为一名硬件工程师，从接触单片机的那天，就看到MCU的旁边经常看到会用到晶振，经常的旁边往往会放两个电容，有时候还会再放个电阻，很多硬件工程师都是看别的工程师放多大的电容，电阻，自己也跟着放，这样也没错，但是知其然不知其所以然，对你的硬件水平提高是没有任何帮助的，今天我们就讲一下晶振电路，以及晶振外围阻容器件的选型计算，下一篇文章会讲晶振和MCU是否匹配已经晶振常见问题处理。

晶振晶振电路晶振电路有两种，一种是Pierce电路，另外一种是Colpitts电路，其实就是两种晶振拓扑，比较常用的是Pierce电路。

所以我们大概介绍一下Colpitts电路的特点就跳过了，采用Colpitts电路的晶振的缺点是晶振两端会有杂散电抗，此时比较难考虑杂散电抗的影响，说白了就是计算起来比较麻烦，电路可靠性也更低，还会在晶振两端形成DC偏置电压，有点是电路有振幅限制，从而功耗更低，对外部电路辐射干扰更小。

我们重点要介绍的是Pierce电路，具体电路就是下图这种形式，也是最常见的拓扑图，该电路一般由非门电路（增益特别大的运放），反馈电阻，负载电容构成，电容和晶振是外置的，一般要自己选型，运放和反馈电阻一般集成在IC内部，启动速度更快，可靠性更高，所以说除非有很严苛的功耗要求，一般推荐使用此电路。

1）Rs是限流电阻，Rs的值越小，晶振启动速度越快，为了避免晶振过驱动，Rs也不能过小，在高频晶振中，Rs可以短路。

2）Rb是反馈电阻，为运放输入提供反馈，让运放工作在线性区，当运放工作在线性区时，晶振才能正常起振，当然反馈电阻Rb也会影响运放的环路增益，反馈电阻越大，增益越大。

阻容元件计算1）负载电容计算Cl=(C1*C2) / (C1+C2)+Cs+CpCs就是晶振内部的杂散电容，晶振规格书中一般会标出该值，Cp 就是PCB板上的走线以及晶振引脚的寄生电容，Cs和Cp的电容加起来总计2-8pF，最准确的方法是通过测试晶振输出波形来确认负载电容是否合适。

为何在晶振两端并上由两个小的电容串联的呢

为何在晶振两端并上由两个小的电容串联的呢？而且在中间往往接地？这样设计对电路有什么作用呢？这两个电容叫晶振的负载电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发。

它会影响到晶振的谐振频率和输出幅度，也是使振荡频率更稳定。

实际上就是电容三点式电路的分压电容, 接地点就是分压点。

以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的。

当两个电容量相等时, 反馈系数是0.5, 一般是可以满足振荡条件的,但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。

如下图的连接方式：外接时大约是数pf到数十pf，依频率和石英晶体的特性而定，需要注意的是这两个串联的值是并联在谐振回路上的，会影响振荡频率。

当两个电容量相等时，反馈系数时0.5，一般是可以满足谐振条件的，但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。

设计考虑事项：1．使晶振，外部电容与IC之间的信号尽可能的保持最短。

当非常低的电流流过IC晶振振荡器时，如果线路太长，会使它对EMC.ESD与串扰产生非常敏感的影响，而且长线路还会给振荡器增加寄生电容。

2．尽可能将其他时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。

3．当心晶振和地的走线4．将晶振外壳接地如果实际的负载电容配置不当，第一会引起线路参考频率的误差，另外如在发射接收电路上会使晶振的震荡幅度下降（不在峰点），影响混频信号的信号强度与信噪。

当波形出现削峰，畸变时，可增加负载电阻调整。

（几十K到几百K），要稳定波形是并联一个1M左右的反馈电阻。

晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。

由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。

晶振和电容的匹配原理

晶振和电容的匹配 /spec_pages/PNDescrpt/Load_Cap.htm 晶振等效于电感/电容/内阻使用 VCXO (压控晶体振荡器)作为时钟(CLK)发生器测量时可接出一段锡丝，锡丝上紧密缠绕十多匝线，形成天线感应，再用 counter 频率计用探头（可用示波器探头）测量。

其中两个电容 C1、C2 通过地串联又与晶振并联，并与其他杂散电容并联。

一般选择 C1、C2 值要比其他杂散电容高 8~10 倍，来减少杂散电容影响。

一般 IC 引脚约 2~3pF，杂散电容 2~3pF Co(晶振内部电容)3~5pF 所有 Cl=C1 串 C2+IC+杂散+Co 即 Load capacitance :Cl 值fS = (Series) frequency =I2C BUS 很常用, 也常出问题, 所以我们通常要用 DIGITAL SCOPE 来观察它在出状况前和出状况时的波形有无异样. 什么样的波形才算正确呢? 1) rise time 2) fall time 3) ack voltage 4) start condition 5) stop condition 6) 读的时候, ACK 从哪里来, 每个 BYTE 都要有? 最后一个 BYTE? 7) 写的时候, ACK 从哪里来, 每个 BYTE 都要有? 最后一个 BYTE? 8) repeated start condition 9) 9 个 CLK 的间隔必须一样吗?如何选用 Voltage Regulator? 似乎很简单, 提几个问题让大家考虑一下. 1)输出电流需要多大? 2)Dropout(压降)多大? 3)功耗多大? 4)采用哪一种 PAKAGE? 5)站立式的,要加 HEATSINK 吗? 多大的 HEATSINK 才够? 6)贴片式的, 要多大的铜片才够上热?7)PCB 所能承受的最高温度是多少? 8)如输入电压太高, REGULATOR 两端的压降太大而引起过热, 如何解决? 9) 多大的电流要求多宽的 COPPER TRACK? 10) 多大的电流要求多大的过孔?The table below gives rough guidelines of how wide to make a trace for a given amount of current. Trace Width [inches] 0.010 0.015 0.020 0.025 0.050 0.100 0.150 Trace Width [mm] 0.254 0.381 0.508 0.635 1.27 2.54 3.81 Current [A] 0.3 0.4 0.7 1.0 2.0 4.0 6.0Here is what I have used for years to calculate the current carrying capacity of a plated-thru hole. Find the circumference of the hole by multiplying the diameter x 3.141 this will give you the equivalent 1 Oz. trace width that can be used to find the current carrying capacity from the tables in IPC-D-275. Remember the copper in the hole is always 1 Oz. 1) Φ0.5 (diameter = 0.5mm) via Circumference of via = 0.5x3.14 = 1.57 mm 2) Φ0.3 (diameter = 0.3mm) via Circumference of via = 0.3x3.14 = 0.942 mm若用铜箔作为散热, 需要多大的面积? /Article/com/200511/791.html 1.系统要求: VOUT=5.0V；VIN(MAX)=9.0V；VIN(MIN)=5.6V；IOUT=700mA；运行周期=100%；T A=50℃ 根据上面的系统要求选择 750mA MIC2937A-5.0BU 稳压器，其参数为： VOUT=5V±2%(过热时的最坏情况) TJ MAX=125℃。

晶振外接负载C1和C2与CL换算关系1(1)

页数1/5文件编号EK-JS-109晶振等效负载与外接牵引负载的换算关系晶振的等效负载电容（C L）和电路中实际牵引电容（C1、C2）存在一定的换算关系。

1、晶振的等效负载电容C L2、晶振的外接牵引负载电路3、等效负载C L和外接牵引负载电容C1、C2的关系CL≈ C PCB+C1C2/（C1+C2）其中：C PCB是指其电路的分布电容，约为4~6PF，其PCB的元器件的分布密度越大，C PCB也越大。

4、等效负载电容C L和负载频率变化量△F L的关系△F L≈△C L*T S=（C L2-C L1）*T S其中：①△F L是指同一频率点下的等效负载电容变化值△C L （C L1、C L2）的频率变化值。

②△C L=C L2-C L1③TS值是指牵引量，其单位PPM/PF，其晶体的频率不同，TS值不同。

1.举例说明：如果电路中的C1、C2是20PF的负载电容，那么计算晶振的等效负载电容CL≈C PCB+ C1C2/（C1+C2）=6.0PF+20*20/(20+20)=16PF象17.734475MHz ,CL=20PF的晶体TS=12PPM/PF可以计算频率△L*T S=（C L2-C L1）*T S=(20-16)*12=48PPM,此变化△L≈C的变化量F量已经超出本身产品要求的调整+/-20PPM的变化范围，因牵引负载的偏移，造成负载频率的偏移，形成部分产品的频率超出边沿。

2.建议：晶振的外接电容C1、C2换成30PF，可以计算出CL≈20PF，能与已生产的17.734475MHz,CL=20PF的等效负载电容相匹配。

请实验。

如何计算晶振的负载电容(CL )公式:Load Cap (CL) = C1.C2 / (C1+C2) + Cstray (分布电容)影响Cstray值的因素主要有下列情况:1. IC(微处理器)脚与脚之间的分布电容.2. PCB Layout3. IC输入回路与IC连接距离.4. IC内部参数变化.5. 其它因素.晶振上标注的频率值均是加上负载电容后的计算值,当然,这个负载电容的大小是由电子工程师计算得出来的,如果实际的负载电容配置不当, 它会影响到晶振的谐振频率和输出幅度.根据以上公式计算出来的值与实际还是存在差异的,最好的做法是做试验，在PCB板上用不同的电容或者用可变电容调试，直到调出最佳波形。

晶振经常遇到的问题及处理方法及特别注意事项详解

晶振经常遇到的问题及处理方法及特别注意事项详解单片机中如果没有了晶振会怎么样？在昨天的《当单片机没了晶振......》一文中，小编着重讲解的是石英晶振在单片机中的重要性，然而，作为一种精密的频率元件，单片机中的晶振却很容易出现问题，轻微的碰撞都可能导致晶振损坏，因此，遇到单片机晶振不起振是很常见的一种现象。

小编的几个做单片机的客户也就这方面问题咨询过，今天小编就单片机晶振经常遇到的问题及处理方法为大家做一个简单的介绍。

晶振不起振的原因分析首先，我们分析引起单片机晶振不起振的原因有哪些。

1PCB布线错误，现在的PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合组成的。

因此，PCB布线的时候可能出现问题导致晶振不起振；2单片机或晶振的质量问题；3负载二极管或匹配电容与晶振不匹配或者电容质量有问题；4PCB板受潮，导致阻抗失配而不能起振；5晶振电路的走线过长或两脚之间有走线导致晶振不起振，通常我们在PCB布线时晶振电路的走线应尽量短且尽可能靠近振荡器，严禁在晶振两脚间走线；6晶振受外围电路的影响而不起振。

1晶振的选型，选择合适的晶振对单片机来说非常重要，我们在选择晶振的时候至少必须考虑谐振频点、负载电容、激励功率、温度特性长期稳定性等参数。

合适的晶振才能确保单片机能够正常工作。

2电容引起的晶振不稳定，晶振电路中的电容C1和C2两个电容对晶振的稳定性有很大影响，每一种晶振都有各自的特性，所以我们必须按晶振生产商所提供的数值选择外部元器件。

通常在许可范围内，C1，C2值越低越好，C值偏大虽有利于振荡器的稳定，但将会增加起振时间。

一般情况下我们使得C2值大于C1值，这样可使得上电时加快晶振起振。

3单片机晶振被过分驱动引起的问题，晶振被过分驱动会渐渐损耗晶振的接触电镀从而引起晶振频率的上升。

我们可用一台示波器来检测，OSC，输出脚，如果检测一非常清晰的。

有源晶振电容大小选取规则_概述说明以及解释

有源晶振电容大小选取规则概述说明以及解释1. 引言1.1 概述本文旨在探讨有源晶振电容大小选取规则，并对其进行概述和说明。

有源晶振是一种常见的电子元器件，广泛应用于各种电路中。

而电容作为有源晶振中重要的组成部分，其大小的选取对有源晶振的性能至关重要。

1.2 文章结构本文分为四个主要部分：引言、正文、有源晶振电容大小选取规则和结论。

引言部分将介绍本文的目的和主要内容，正文部分将深入探讨相关理论知识。

而在有源晶振电容大小选取规则部分，我们将详细解释电容大小的作用，并列举一些常见的选取规则，同时考虑实际因素及应用场景。

最后，在结论部分，我们将总结全文并提出未来研究方向。

1.3 目的本文的目标是帮助读者更好地理解有源晶振电容大小选取规则，并提供一些实用指导。

通过阐述不同情况下选择合适大小的电容可以提升有源晶振性能，并减少可能出现的问题。

同时，我们也希望激发读者对有源晶振电容大小的更深入研究，并为未来相关领域的发展提供一些建议。

以上是文章“1. 引言”部分的详细内容，希望对您有所帮助！2. 正文在设计电路板时，选择合适的有源晶振电容大小至关重要。

有源晶振电容的大小直接影响到晶振的稳定性、频率精度和启动时间等方面。

本节将详细探讨有源晶振电容大小的选取规则。

在确定有源晶振电容大小之前，首先需要了解晶振所处的应用场景和系统要求。

不同的应用场景和系统对于有源晶振电容大小可能会有不同的要求。

一般来说，较大的电容可以提高晶振的稳定性，并降低由温度变化、供电波动和负载变化引起的频率误差。

然而，选择过大的电容也可能导致启动时间延长和功耗增加。

为了确定合适的有源晶振电容大小，可以考虑以下几个因素：首先是工作频率范围。

根据实际需求选择相应频率范围内的有源晶振，并参考其数据手册中给出的推荐电容范围。

其次是系统要求对频率精度及稳定性的要求。

如果系统对频率精度和稳定性要求较高，则可以选择较大的电容值。

此外，还需要考虑晶振的启动时间和功耗。

晶振电路中的两个小电容要怎样选取？

晶振电路中的两个小电容要怎样选取？
晶振分为有源晶振和无源晶振，有源晶振需要供电不需要电容。

无源晶振需要外接电容才可以起振。

无源晶振典型的电路图如下图所示：
上图中，晶振的两个引脚接单片机的晶振引脚。

在晶振的两端接两个瓷片电容，这两个电容一般为15-30pF,成为起振电容。

如果单片机没有特别说明，则选择15-30pF的电容即可，否则要在单片机数据手册的指导下进行电容选型。

单片机的数据手册都会介绍外接晶振的起振电路，如下表所示，就是单片机手册上推荐的晶振电容的选择方法。

根据所接晶振的频率，选择合适的电容。

在设计电路时一定要多研究单片机的数据书册。

以上就是这个问题的回答，感谢留言、评论、转发。

https:///a6647803750935167240/
更多精彩内容请关注本头条号：玩转嵌入式。

感谢大家。

一.因为每一种晶振都有各自的特性，所以最好按照制造厂商所提供的参数来选择外部器件。

二.允许范围内，外部的这两电容越小越好。

值越小，起振时间越短，值越大，稳定性高。

一般12MHZ的晶振可以选择18pf或者22pf 的电容。

三.晶振需要考虑分类，比如有源和无源。

考虑等效电阻，负载电容，频率偏差等。

找份规格书多了解一下，就能学到很多。

当然有点英语知识是必要的。

晶振电容选择

按晶振规格的Load Capacitance (CL)
选择C1 C2 以符合以下公式
CL = Cstray + (C1 C2)/(C1+C2)
Cstray: 实际电路上的杂散电容
今天要做晶振的second source，把晶振焊上去后发现普遍比较低，要求是25M +/-20ppm，就是说偏差不超过500Hz，但是测量三片，只有一片合格，其他两片均偏小几百赫兹。

查了数据手册得知实际频率和标称频率之间的关系：
Fx = F0(1+C1/(C0+CL))^(1/2);
而 CL = Cg*Cd/(Cg+Cd)+Cs;其中Cs为杂散电容，Cg和Cd为我们外部加的两个电容，通常大家取值相等，它们对串联起来加上杂散电容即为晶振的负载电容CL.
具体公式不用细想，我们可以从中得知负载电容的减小可以使实际频率Fx变大，
我们可以改变的只有Cg和Cd，通过初步的计算发现CL改变1pF,Fx可以改变几百Hz。

原有电路使用的是33pF的两个电容，则并联起来是16.5pF，我们的贴片电容只有27pF,33pF，39pF,所以我们选用了27pF和39pF并联，则电容为15.95pF。

电容焊好后，测量比原来大了200多赫兹，落在了设计范围内。

结论：晶振电路上的两个电容可以不相等，通过微调电容的值可以微调晶振的振荡频率，不过如果你测了几片晶振，频率有大有小，而且偏移较大，那么这个晶振就是不合格的。

晶体负载电容选取

晶体负载电容的选取主要考虑以下几个因素：
1.晶体的规格：晶体的规格中有一个负载电容的参数Cl，它是电路中跨接晶体两端的总的有效电容
（不是晶振外接的匹配电容），主要影响负载谐振频率和等效负载谐振电阻，与晶体一起决定振荡器电路的工作频率。

负载电容变大，晶体震荡的频率变小；负载电容变小，晶体震荡频率变大。

2.晶体的负载电容与晶振外部两端连接的电容参数的匹配：如果匹配不正确，很容易造成频率偏差，
精度误差等，从而导致晶振无法达到最终的精准要求。

3.晶体负载电容的公式：其中，CS为晶体两个管脚间的寄生电容，CD表示晶体振荡电路输出管脚
到地的总电容，包括PCB走线电容CPCB、芯片输出管脚寄生电容CO、外加匹配电容CL2，即CD=CPCB+CO+CL2，CG表示晶体振荡电路输入管脚到地的总电容，包括PCB走线电容CPCB、芯片输入管脚寄生电容CI、外加匹配电容CL1，即CG=CPCB+CI+CL1。

4.经验值：无源晶体的负载电容是一项非常重要的参数。

无源晶体属于被动元器件，所谓的被动元
器件即是自身不能工作。

在实际应用中，需要根据经验值和测试实际测量输出频率的偏差进一步调整负载电容的大小。

综上，在选取晶体负载电容时，需要考虑晶体的规格、晶振外部两端连接的电容参数的匹配、晶体负载电容的公式以及经验值等因素。

晶振电路中C1,C2电容的选择

晶振电路中C1，C2电容的选择(1)：因为每一种晶振都有各自的特性，所以最好按制造厂商所提供的数值选择外部元器件。

(2)：在许可范围内，C1,C2 值越低越好。

C 值偏大虽有利于振荡器的稳定，但将会增加起振时间。

(3)：应使C2 值大于C1 值，这样可使上电时，加快晶振起振。

在石英晶体谐振器和陶瓷谐振器的应用中，需要注意负载电容的选择。

不同厂家生产的石英晶体谐振器和陶瓷谐振器的特性和品质都存在较大差异，在选用时，要了解该型号振荡器的关键指标，如等效电阻，厂家建议负载电容，频率偏差等。

在实际电路中，也可以通过示波器观察振荡波形来判断振荡器是否工作在最佳状态。

示波器在观察振荡波形时，观察OSCO 管脚(Oscillator output)，应选择100MHz 带宽以上的示波器探头，这种探头的输入阻抗高，容抗小，对振荡波形相对影响小。

(由于探头上一般存在10～20pF 的电容，所以观测时，适当减小在OSCO 管脚的电容可以获得更接近实际的振荡波形)。

工作良好的振荡波形应该是一个漂亮的正弦波，峰峰值应该大于电源电压的70%。

若峰峰值小于70%，可适当减小OSCI 及OSCO 管脚上的外接负载电容。

反之，若峰峰值接近电源电压且振荡波形发生畸变，则可适当增加负载电容。

用示波器检测OSCI(Oscillator input)管脚，容易导致振荡器停振，原因是：部分的探头阻抗小不可以直接测试，可以用串电容的方法来进行测试。

如常用的4MHz 石英晶体谐振器，通常厂家建议的外接负载电容为10～30pF 左右。

若取中心值15pF，则C1，C2 各取30pF 可得到其串联等效电容值15pF。

同时考虑到还另外存在的电路板分布电容，芯片管脚电容，晶体自身寄生电容等都。

晶振不良分析

晶振作用：给单片机正常工作提供稳定的时钟信号。

原理：在石英晶体的两个极板上加一个电场，晶片会产生机械变形，对极板施加机械力使其变形，又会在极板上产生相应的电荷，这叫压电效应。

如果在两个极板上加上交变的电压，晶片便会产生机械变形震荡，同时这种机械震荡还会产生交变的电场（比较的微小），但是当外加交变的电压的频率与晶片固有的频率（由其形状和尺寸决定）相等时，机械振动的幅度会加剧，产生交变电场也增大。

叫做压电谐波。

即使去掉晶振，电路照样的能振荡，并且如果把那两个电容改成可调电容的话也能得到想要的某个频率，那还要晶振干什么：晶振、陶瓷谐振槽路、RC振荡器以及硅振荡器是适用于微控制器的四种时钟源。

针对具体应用优化时钟源设计依赖于以下因素：成本、精度和环境参数。

RC振荡器能够快速启动，成本也比较低，但通常在整个温度和工作电源电压范围内精度较差，会在标称输出频率的5%至50%范围内变化；但相对RC振荡器而言，基于晶振与陶瓷谐振槽路的振荡器通常能提供非常高的初始精度和较低的温度系数。

晶振基本参数简介：1.CL:指与晶体元件一起决定负载谐振频率（FL）的有效外接电容，CL是一个测试条件也是一个使用条件，这个值可在用户具体使用时根据情况作适当调整，来微调FL的实际工作频率（也即晶体的制造公差可调整）。

但它有一个合适值，否则会给振荡电路带来恶化，其值通常采用6pF、10pF、15pF 、20pF、30pF、∝等，其中当CL标为∝时表示其应用在串联谐振型电路中，不要再加负载电容，并且工作频率就是晶体的（串联）谐振频率Fr。

用户应当注意，对于某些晶体（包括不封装的振子应用），在某一生产规范既定的负载电容下（特别是小负载电容时），±0.5pF的电路实际电容的偏差就能产生±10×10-6的频率误差。

因此，负载电容是一个非常重要的订货规范指标。

2.F0：指晶体元件规范中所指定的频率，也即用户在电路设计和元件选购时所希望的理想工作频率；Fr：指在规定条件下，晶体元件电气阻抗为电阻性的两个频率中较低的一个频率；FL：指在规定条件下，晶体元件与一负载电容串联或并联，其组合阻抗呈现为电阻性时两个频率中的一个频率。

晶振手册中的负载电容

晶振手册中的负载电容晶振的负载电容是指晶振电路中用来对晶体振荡器的振动特性进行调整的电容器。

在晶振电路中，负载电容是非常重要的，它直接影响着晶振器的频率稳定性和振荡幅度。

晶振的频率主要取决于晶振器内部的振动特性和外部电路的负载特性。

在实际应用中，为了使晶振器的工作频率稳定，通常会在晶振器的输出引脚和地之间串联一个负载电容C1和串联一个反馈电容C2。

负载电容的作用是增加晶振电路的负载，从而保证振荡幅度稳定。

当晶振器输出信号经过负载电容时，负载电容所形成的电容网络就对晶体振荡器的振动特性进行调整。

如果负载电容的大小不合适，振荡信号就会出现频率偏移，导致晶振器的频率稳定性降低。

负载电容的大小可以通过实验和计算来确定。

实验方法是通过改变负载电容的大小，观察晶振器的输出波形，确定稳定频率的大小。

计算方法是通过计算晶振器的特性参数，根据公式来计算出负载电容的大小。

一般来说，负载电容的大小和晶振器的频率有关，因此在选择负载电容时要考虑晶振器的频率范围。

此外，还要考虑晶振器的工作环境和应用要求。

例如，一些应用场合需要晶振器具有较高的频率稳定性和抗震能力，因此需要使用高精度的负载电容和抗震负载电容。

在实际应用中，负载电容的选择和布局也非常重要。

一般来说，负载电容应该尽量靠近晶振器，以减小电路中的干扰和噪声。

此外，还应该选择尽量小的负载电容，以减少负载电容对信号的衰减和延迟。

总之，负载电容是晶振电路中非常重要的组成部分，直接关系到晶振器的性能和稳定性。

因此，在选用和布局负载电容时，应该根据实际应用要求和晶振器的特性进行调整，以保证晶振器的工作性能和稳定性。

单片机晶振电路原理及作用_单片机晶振电路设计方案

单片机晶振电路原理及作用_单片机晶振电路设计在电子学上，通常将含有晶体管元件的电路称作“有源电路”（如有源音箱、有源滤波器等），而仅由阻容元件组成的电路称作“无源电路”。

电脑中的晶体振荡器也分为无源晶振和有源晶振两种类型。

无源晶振与有源晶振的英文名称不同，无源晶振为crystal（晶体），而有源晶振则叫做oscillator（振荡器）。

无源晶振是有2个引脚的无极性元件，需要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法并不准确；有源晶振有4只引脚，是一个完整的振荡器，其中除了石英晶体外，还有晶体管和阻容元件，因此体积较大。

有源晶振有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。

有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。

相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，而且价格高。

有源晶振是右石英晶体组成的,石英晶片之所以能当为振荡器使用，是基于它的压电效应：在晶片的两个极上加一电场，会使晶体产生机械变形；在石英晶片上加上交变电压，晶体就会产生机械振动，同时机械变形振动又会产生交变电场，虽然这种交变电场的电压极其微弱，但其振动频率是十分稳定的。

当外加交变电压的频率与晶片的固有频率(由晶片的尺寸和形状决定)相等时，机械振动的幅度将急剧增加，这种现象称为“压电谐振”。

压电谐振状态的建立和维持都必须借助于振荡器电路才能实现。

图3是一个串联型振荡器，晶体管T1和T2构成的两级放大器，石英晶体XT与电容C2构成LC 电路。

在这个电路中，石英晶体相当于一个电感，C2为可变电容器，调节其容量即可使电路进入谐振状态。

该振荡器供电电压为5V，输出波形为方波。

单片机的内部时钟与外部时钟单片机有内部时钟方式和外部时钟方式两种：（1）单片机的XTAL1和XTAL2内部有一片内振荡器结构，但仍需要在XTAL1和XTAL2两端连接一个晶振和两个电容才能组成时钟电路，这种使用晶振配合产生信号的方法是内部时钟方式；（2）单片机还可以工作在外部时钟方式下，外部时钟方式较为简单，可直接向单片机XTAL1引脚输入时钟信号方波，而XTAL2管脚悬空。

晶振的匹配电容选择

晶振的匹配电容选择 The manuscript was revised on the evening of 2021匹配电容是指晶振要正常震荡所需要的电容，一外接电容是为了使晶振两端的等效电容等于或接近于负载电容（晶体的负载电容是已知的，在出厂的时候已经定下来了，一般是几十PF，）。

应用时一般在给出负载电容值附近调整可以得到精确频率，此电容的大小主要影响负载谐振频率，一般情况下，增大电容会使振荡频率下降，而减小电容会使振荡频率升高，晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C] 式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容，一般情况下，Cd、Cg取相同的值并联后等于负载电容是可以满足振荡条件的, 在许可的范围内Cd和Ｃg的值越小越好，电容值偏大会虽然有利于震荡的稳定，但是电容过大会增加起振的时间。

如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。

在电路中输出端和输入端之间接了一个大的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。

晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振，有的晶振不需要是因为把这个电阻已经集成到了晶振里面。

设计是注意事项：1.使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。

当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。

而且长线路还会给振荡器增加寄生电容；2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置；3.当心晶振和地的走线；4.将晶振外壳接地。

晶振电容的选取和计算

晶振电容的选取和计算
在电子电路中，晶振和电容是常用的元件。

晶振用于产生稳定的时钟信号，而电容则用于调整晶振的频率和稳定性。

选择合适的晶振电容对于电路的性能至关重要。

晶振电容的选取需要考虑以下几个因素：
1. 频率：晶振的频率决定了所需的电容值。

一般来说，电容值与晶振频率成反比。

较高频率的晶振需要较小的电容值，而较低频率的晶振则需要较大的电容值。

2. 容差：电容的容差会影响晶振的频率稳定性。

一般来说，选择容差较小的电容可以提高晶振的频率稳定性。

3. 温度系数：电容的温度系数也会影响晶振的频率稳定性。

选择温度系数较小的电容可以降低温度对晶振频率的影响。

4. 成本：不同容值和精度的电容价格不同，需要在满足性能要求的前提下考虑成本因素。

在实际应用中，可以使用以下公式计算晶振电容的值：
C = 1 / (2 * π * f * T)
其中，C 表示晶振电容的值，f 表示晶振的频率，T 表示电容的温度系数。

总之，选择合适的晶振电容需要考虑频率、容差、温度系数和成本等因素。

在实际应用中，可以根据具体情况进行计算和选择。

石英晶振原理

石英晶体谐振器From:欧阳联铂石英晶体振荡器是高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。

一、石英晶体振荡器的基本原理1、石英晶体振荡器的结构石英晶体振荡器是利用石英晶体（二氧化硅的结晶体）的压电效应制成的一种谐振器件，它的基本构成大致是：从一块石英晶体上按一定方位角切下薄片（简称为晶片，它可以是正方形、矩形或圆形等），在它的两个对应面上涂敷银层作为电极，在每个电极上各焊一根引线接到管脚上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、晶振。

其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的.为了防止Ag 电极被氧化,一般在封装时充入N2。

下图是一种金属外壳封装的石英晶体结构示意图。

图12、压电效应若在石英晶体的两个电极上加一电场，晶片就会产生机械变形。

反之，若在晶片的两侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象称为压电效应,如图2 所示。

如果在晶片的两极上加交变电压，晶片就会产生机械振动，同时晶片的机械振动又会产生交变电场。

在一般情况下，晶片机械振动的振幅和交变电场的振幅非常微小，但当外加交变电压的频率为某一特定值时，振幅明显加大，比其他频率下的振幅大得多，这种现象称为压电谐振，它与LC 回路的谐振现象十分相似。

它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。

图23、符号和等效电路石英晶体谐振器的符号和等效电路如图3 所示。

当晶体不振动时，可把它看成一个平板电容器称为静电电容C，它的大小与晶片的几何尺寸、电极面积有关，一般约几个PF 到几十PF。

当晶体振荡时，机械振动的惯性可用电感L 来等效。

一般L 的值为几十mH 到几百mH。

晶片的弹性可用电容C 来等效，C 的值很小，一般只有0.0002～0.1pF。

晶片振动时因摩擦而造成的损耗用R 来等效(与晶片表面光滑度成反比,粗糙平整度影响R 值,它决定了晶振80%的品质)，它的数值约为100Ω。

51单片机晶振电容的选取和计算

51单片机的晶振电路中，通常需要用到两个电容（C1和C2）与晶体谐振器一起构成并联谐振回路。

这些电容的选择并不需要精确计算，而是根据晶体谐振器的规格和芯片制造商的推荐值来确定。

对于51单片机，常用的晶振频率有12MHz等，与其连接的电容常见值为20pF到33pF。

选择电容时主要遵循以下原则：
1. 电容值的选择：
- 晶体振荡器要求的负载电容值通常会在晶体的规格书中给出，选择的C1和C2之和应该等于这个负载电容值。

- 如果没有具体建议，一般经验值是选用20pF或33pF的陶瓷电容，这两个值适用于大多数应用场景。

2. 电容放置：
- C1和C2分别连接在晶振的两端，并与单片机的OSC1和OSC2（或XTAL1和XTAL2）引脚相连，形成一个反馈回路帮助晶振产生稳定的震荡。

3. 电容性能：
- 应选用高频性能好、稳定的陶瓷电容，这类电容在高频下的损耗小，对振荡频率影响较小。

4. 其它因素：
- 实际上，晶振电路的实际负载电容还包括单片机内部的寄生电容，因此外接电容通常略大于理论计算值，以补偿内部寄生效应。

5. 调试与优化：
- 在实践中，如果发现晶振无法正常起振或波形不理想，可以通过微调电容值来改善，但大部分时候无需计算，直接使用常规推荐值即可。

总结起来，51单片机晶振电容的选取主要是基于实践经验，而不是严格的数学计算，关键是参照晶振数据手册推荐的负载电容值，并结合实际应用情况进行调整。