加减法运算电路的课程设计
减运算电路课程设计
减运算电路课程设计一、课程目标知识目标：1. 学生能理解并掌握减运算电路的基本原理和组成。
2. 学生能运用欧姆定律和基尔霍夫定律分析简单的减运算电路。
3. 学生能够识别并绘制减运算电路的原理图和电路图。
技能目标：1. 学生能够独立搭建并测试减运算电路，验证其功能。
2. 学生能够运用所学知识解决减运算电路相关的问题，如计算电压、电流等。
3. 学生能够通过实际操作，掌握常用电子元器件的使用方法和测试技巧。
情感态度价值观目标：1. 学生培养对电子技术的兴趣，激发学习热情，形成积极探索的科学态度。
2. 学生通过合作学习，培养团队协作精神，提高沟通与表达能力。
3. 学生能够认识到减运算电路在日常生活和工程中的应用，增强对电子技术实用价值的认识。
课程性质：本课程为电子技术基础课程，以理论教学与实践操作相结合的方式进行。
学生特点：学生为初中二年级学生，具备一定的物理知识和实验技能，对电子技术有一定的好奇心。
教学要求：注重理论与实践相结合，强调学生的动手操作能力和问题解决能力的培养。
通过本课程的学习，使学生能够将理论知识应用于实际电路分析，提高学生的电子技术素养。
二、教学内容1. 减运算电路的基本原理与组成- 介绍减运算电路的定义及其在电子技术中的应用。
- 讲解减运算电路的基本组成部分，如运算放大器、电阻等。
2. 减运算电路的分析方法- 欧姆定律和基尔霍夫定律的应用。
- 举例分析简单的减运算电路，推导输出电压与输入电压的关系。
3. 减运算电路的原理图与电路图绘制- 教授如何识别和绘制减运算电路的原理图和电路图。
- 分析实际应用中的减运算电路图，提高学生的识图能力。
4. 减运算电路的搭建与测试- 指导学生搭建减运算电路，熟悉常用电子元器件的使用方法。
- 进行电路测试，验证减运算电路的功能，并学会分析测试结果。
5. 减运算电路的应用实例- 介绍减运算电路在实际工程中的应用案例，如模拟信号处理、传感器信号调理等。
- 分析应用实例中减运算电路的作用和重要性。
加减法运算电路的设计方法
加减法运算电路的设计方法摘要：给出了任意比例系数的加减法运算电路，分析了比例系数与平衡电阻、反馈电阻的关系。
目的是探索比例系数任意取值时加减法运算电路构成形式的变化。
结论是在输入端电阻平衡时，各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值在大于1、小于1或等于l情况下，加减法运算电路还可简化。
所述方法的创新点是将运放输入端电阻的平衡条件转化为与输入信号比例系数的关系，从而可直观确定简化电路形式：扩大了加减法运算电路的应用范围。
关键词：加减法运算电路；比例系数；平衡条件0 引言加减法运算电路以集成运算放大器为核心元件构成，多个输入信号分别作用于运放的同相输入端和反相输入端，实现对输入信号的加、减法运算，外部电阻决定输入信号的比例系数。
加减法运算电路中运放的输入端有共模信号成分，为使共模输出为零，同时补偿运放输入平均偏置电流及其漂移影响，通常要求运放的输入端电阻平衡，即运放反相输入端、同相输入端所接的电阻相等。
本文给出了任意比例系数的加减法运算电路，并指出在输入端电阻平衡时，根据输入信号比例系数的数值范围，加减法运算电路还可简化。
1 任意比例系数的加减法运算电路所给出的任意比例系数的加减法运算电路如图1所示。
其中，u111、u112、…u11n为n个减运算输入信号，u121、u122、…u12m为m个加运算输入信号，u0为输出信号，R11、R12、…R1n、R21、R22、…R2m为输入端电阻，RF为反馈电阻，Rp为平衡电阻，R’为附加电阻。
运放输入端电阻的平衡条件为式(5)反映了输入信号比例系数与附加电阻、平衡电阻、反馈电阻的关系，表明在满足电阻平衡的条件下，各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值可以大于l、小于1或等于1，即输入信号的比例系数无限定。
根据输入信号比例系数的数值范围，加减运算电路还可简化。
2 比例系数加减结果特定取值时的电路简化方案2．1 各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值大于1的加减运算电路当各输入信号的比例系数关系为时，可令式(5)中电阻Rp→∞，即图1所示电路中去掉电阻Rp，由式(5)中实现大于1的平衡条件。
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
加减法运算电路设计
加减法运算电路设计1．设计内容及要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计2.结构设计与方案选择2.1电路原理方框图电路原理方框图如下→→图1-1二进制加减运算原理框图如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1001）2+（0111）2=（10000）2十进制9+7=16 并在七段译码显示器上显示16.若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2并在七段译码显示器上显示02.2.2加减运算电路方案设计2.2.1加减运算方案一如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
加减计算器电子课程设计
加减计算器电子课程设计一、课程目标知识目标：1. 学生能理解加减计算器的基本原理，掌握电子元件的功能和使用方法。
2. 学生能运用所学的数学知识，设计并搭建一个简单的加减计算器电路。
3. 学生了解电子技术在日常生活中的应用，理解电子计算器的发展历程。
技能目标：1. 学生能运用所学知识，分析问题，提出解决方案，具备初步的电子电路设计和搭建能力。
2. 学生能通过实际操作，提高动手能力，培养观察能力和问题解决能力。
3. 学生能通过团队合作，学会沟通与协作，提高项目执行能力。
情感态度价值观目标：1. 学生对电子技术产生兴趣，激发学习热情，培养科技创新意识。
2. 学生在课程学习中，培养耐心、细心和专注的品质，养成严谨的科学态度。
3. 学生通过实践，体会团队合作的重要性，培养集体荣誉感和责任感。
课程性质：本课程为实践性课程，结合数学和电子技术知识，培养学生的动手能力和问题解决能力。
学生特点：六年级学生具备一定的数学知识基础，好奇心强，喜欢动手操作，但可能对电子技术了解较少。
教学要求：教师需引导学生运用所学知识，注重实践操作，鼓励学生思考、提问，培养其创新精神和团队合作能力。
通过课程目标的具体分解，使学生在实践中达成学习成果，提高综合素养。
二、教学内容1. 电子元件基础知识：介绍电子元件的分类、功能及使用方法，如电阻、电容、二极管、三极管等。
- 教材章节：电子技术基础2. 加减计算器原理：讲解加减计算器的基本工作原理，引导学生理解数字电路的运算过程。
- 教材章节：数字电路基础3. 电路设计与搭建：指导学生运用电子元件，设计并搭建一个简单的加减计算器电路。
- 教材章节：电路设计与实践4. 数学知识应用：结合教材中的数学知识，分析加减计算器电路中的数值计算过程。
- 教材章节：数学基础知识5. 电子计算器发展史：介绍电子计算器的发展历程，使学生了解科技进步对社会发展的推动作用。
- 教材章节：电子技术发展史6. 团队合作与沟通：通过分组合作，培养学生的团队协作能力和沟通能力。
数字逻辑电路课程课程设计--简易加减计算器
摘要本次课程设计的任务是设计一个具有加减运算功能的简易计算器，并通过合适的方式来显示最后的计算结果。
此次设计电路的完成主要是利用简单的数字电路和电路逻辑运算来进行的。
简易加减计算器电路主要是对数据的输入与显示，数据的加减运算，数据的输出与显示三个主要的方面来设计研究完成的。
在输入电路的部分，我们通过开关的闭合与断开来实现数据的输入，开关闭合接入高电平“1”，断开接入低电平“0”。
而输入的数据将通过显示译码管以十进制的形式显示出来。
由于输入二进制的位数较多，我们采用个位十位分别输入的方式来简化电路。
加减运算电路则主要通过加法器来实现的。
设计电路时，我们将个位和个位、十位和十位分别接入一片加法器。
在进行加法运算时我们所选择的加法器是完全符合要求的，但是在进行减法运算时加法器就不能满足我们的设计要求了。
因此我们将减法转换为加法进行运算，运算时采用补码的形式。
在进行减法时通过异或门将减数的原码全部转换为补码，输入加法器中进行相加。
最后将进位信号加到十位的运算电路上就实现了加减法的运算电路。
在显示电路中，由加法器输出的数据是二进制码。
这些码可能表示超过十的数字，所以显示译码管就不能正确的显示出数字了。
此时要将二进制转化成BCD码，再将BCD 码送到显示译码管中就可以将计算所得的数字显示出来了。
概述1.1设计题目：简易加减计算器1.2设计任务和要求：1）用于两位以下十进制数的加减运算。
2）以合适的方式显示输入数据及计算结果。
1.3设计方案比较：方案一：输入十进制的数字，再通过编码器对十进制的数字进行编码，输出二进制的数据。
运用显示译码器对输入的数字以十进制的形式进行显示。
在进行加减计算的时候将二进制数字运用数模转换，然后再进行相加减。
然后将这些模拟信号再次转换成数字信号转换成数字信号，再将数字信号输入到显示译码管中来显示数剧。
这个方案中要进行数模转换和模数转换所需要的电路器件有些复杂，并且转换的时候需要很长的时间，而且转换以后数值的精度不高。
数电课程设计-简单加减运算电路的设计模板
沈阳工程学院┊┊课程设计设计题目：简单加/减运算电路系别自控系班级测控本091学生姓名学号指导教师职称讲师起止日期：2011 年8月29日起——至2011 年9月4日止沈阳工程学院课程设计任务书课程设计题目：简单加/减运算电路系别自控系班级测控本091学生姓名学号指导教师职称讲师课程设计进行地点：B222任务下达时间：2011 年8 月29 日起止日期：2011年8月29日起——至2011年9月4日止教研室主任2011 年8月29日批准简单加/减运算电路的设计1简单加/减运算电路1.1设计目的（1）掌握1位十进制数加法运算电路的构成、原理与设计方法；（2）熟悉QuartusII的仿真方法。
1.2基本要求（1）实现二进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit二进制码加法的BCD调整；（4）根据输入的4bitBCD编码自动判断是加数还是被加数。
1.3发挥部分（1）拓展2位十进制数；（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2设计过程及论文的基本要求2.1设计过程的基本要求：（1）基本部分必须完成，发挥部分可以在已给的范围或自己寻找资料的范围内任选；（2）符合要求的设计报告一份，其中包括逻辑电路图、实际接线图各一份；（3）设计题目必须仿真通过，设计过程的资料草稿上交；（4）成绩的组成：考勤、每天任务的完成工作量、答辩情况、报告；2.2课程设计论文的基本要求：（1）蓝黑色或黑色钢笔或碳素笔书写，不允许用圆珠笔。
项目齐全、字迹工整，有条件的可以打印。
（2）装订顺序：封面、任务书、成绩评定表、中文摘要、关键词、目录、正文（正文的具体要求按老师讲课要求）、总结及致谢、参考文献、附录（逻辑电路图与实际接线图）。
3时间进度安排沈阳工程学院数字电子技术课程设计成绩评定表中文摘要数字电子技术的迅速发展，为人们的文化、物质生活提供了优越的条件，空调、电子计算机等，都是典型的技术应用实例。
计算机组成原理八位原码加减法器电路课程设计
计算机组成原理八位原码加减法器电路课程设计是一个重要的课题，它涉及到计算机内部数字运算的实现方式。
在加减法器电路的设计中，我们需要考虑到输入数据的编码方式以及运算的性质。
在这个设计中，我们将使用八位原码进行加减法运算。
首先，我们需要明确输入的数据格式。
原码表示法是一种最直观的数值表示方法，它直接反映了数值的正负和绝对大小。
对于八位二进制原码，它的取值范围是-256到255。
在这个范围内，数值的大小和其对应的二进制表示之间的关系是简单的线性关系。
接下来，我们来看一下加减法器的电路设计。
由于我们需要进行的是加法和减法运算，我们需要使用两个不同的电路模块：加法器和减法器。
对于加法器，我们可以使用异或门和与门组合的方式来实现。
八位二进制数的异或运算具有"无进位"的性质，因此在需要加法运算时，我们可以通过异或门来实现逐位相加。
由于输入的数据是以原码形式给出的，因此在输出端需要进行一次模2取反操作，将加法结果转化为实际的数值大小。
这个过程可以用一个简单的逻辑表达式描述如下：C[7:0] = A[7:0] XOR B[7:0]D[7:0] = 255 - C[7:0]其中，C[7:0]是异或运算的结果，D[7:0]是实际数值大小。
对于减法器，我们同样可以使用异或门和与门来实现。
由于减法运算涉及到负数的情况，我们需要引入进位信号来处理负数减法的溢出问题。
具体的实现方式可以参考加法器的设计，只是在输出端需要进行一次模2加操作，将减法结果转化为实际的数值大小。
在进行电路设计时，我们还需要考虑到一些细节问题，比如输入输出端的延迟问题、电路的稳定性和抗干扰能力等。
这些因素都可能影响到电路的性能和精度。
因此，在进行电路设计时，我们需要充分考虑这些因素，并通过实验和测试来验证我们的设计是否满足要求。
总的来说，八位原码加减法器电路的设计是一个复杂而又重要的任务。
通过这个设计，我们可以更好地理解计算机内部数字运算的实现方式，也可以为更高级的计算机组成原理课程设计打下基础。
基于multisim的加减法运算电路设计
基于multisim的加减法运算电路设计随着科技的不断发展，电子技术在我们的日常生活中扮演着越来越重要的角色。
而在电子技术中，加减法运算电路是最基础也是最常见的一种电路。
本文将介绍基于Multisim的加减法运算电路设计。
Multisim是一款功能强大的电子电路仿真软件，它可以帮助我们在计算机上进行电路设计和仿真。
在设计加减法运算电路之前，我们首先需要了解加减法运算的原理。
加法运算是指将两个或多个数相加得到一个和的过程。
在电路中，我们可以使用全加器来实现加法运算。
全加器是一种能够将两个二进制数相加并输出和与进位的电路。
在Multisim中，我们可以使用逻辑门和触发器来构建全加器电路。
减法运算是指将一个数减去另一个数得到差的过程。
在电路中，我们可以使用加法器和补码来实现减法运算。
补码是一种用来表示负数的编码方式，它可以将减法运算转化为加法运算。
在Multisim中，我们可以使用加法器和逻辑门来构建减法器电路。
在Multisim中设计加减法运算电路的步骤如下：1. 打开Multisim软件，并创建一个新的电路设计文件。
2. 选择所需的元件，包括逻辑门、触发器和加法器等，并将它们拖放到电路设计界面上。
3. 连接各个元件，确保电路的连接正确无误。
4. 设置输入端口和输出端口，以便输入和输出数据。
5. 对电路进行仿真，检查电路的运行情况和输出结果是否符合预期。
设计加减法运算电路时，我们需要考虑以下几个方面：1. 选择适当的元件：根据加减法运算的原理，选择适当的逻辑门、触发器和加法器等元件。
2. 连接正确：确保电路中的元件连接正确无误，以保证电路的正常运行。
3. 输入输出设置：设置输入端口和输出端口，以便输入和输出数据。
4. 仿真调试：在进行仿真之前，可以先进行一些简单的调试，确保电路的运行情况和输出结果符合预期。
通过Multisim软件，我们可以方便地进行加减法运算电路的设计和仿真。
这不仅提高了电路设计的效率，还可以减少实际电路搭建的成本和风险。
加减法运算电路的课程设计
加减法运算电路的课程设计一、课程设计的目的和要求目的：1.了解加减法运算电路的原理、组成和性能。
2.熟悉加减法运算器的制作和调试过程。
3.提高学生的实际操作能力和实验调试能力，培养学生的创新意识和动手实践能力。
要求：1.合理规划实验内容，注重实际操作能力和实验调试能力的培养。
2.严格遵守实验安全规范，确保实验安全。
3.要注意实验设备和器材的选择和使用，确保实验结果的准确性和可靠性。
二、课程设计内容分析1.实验器材与工具（1）基于 MAX232 芯片的调试板。
（2）示波器、数字万用表、电烙铁等工具设备。
（3）Bread board（面包板）、LED 灯、电阻、电容等元器件。
2.实验原理（1）MAX232 介绍。
MAX232 是 MAXIM 公司推出的一款 RS232 界面通讯 IC，用于将 RS232 电平转换成 TTL 电平，实现 RS232 与 TTL 电平的转换。
MAX232 由四个电容和两个 RS232/TTL 翻译器组成。
电容用于同步时钟，翻译器用于转换信号电平。
一个翻译器的输入电路连接 RS-232 端口，另一个翻译器的输入电路连接 TTL 设备。
MAX232 可以混合工作，因此，它可以用于将 RS-232 端口连接到 TTL 设备，也可以将 TTL 设备连接到 RS-232 端口。
（2）加减法运算电路介绍。
加法器和减法器都是数字电路中常见的电路。
加减法器是计算机中运算器的组成部分。
加法器实现两个二进制数的加法运算，减法器实现两个二进制数的减法运算。
加法器的电路一般都由若干个半加器或全加器级联而成。
半加器是只能处理两个一位二进制数的加法电路，全加器可以处理三个一位二进制数的加法电路。
减法器的电路有反馈减法器和补码减法器两种。
反馈减法器专门用于二进制的减法，补码减法器则可以处理加法和减法。
3.实验过程（1）加法器电路将半加器和全加器级联，构成一个 4 位的加法器电路。
在电路板上布线，使用电子设备进行连接。
电子技术课程设计--加减法电路
课程名称：电子技术课程设计设计题目：加减法电路院系：专业：年级：学号：姓名：指导教师：西南交通大学峨眉校区2013年8月27日课程设计任务书专业姓名学号开题日期：2013年7月1日完成日期：2013年8月27日题目加减法电路一、设计的目的为了培养我们把理论知识应用于实践的能力，以实践检验我们所学的知识是否正确。
加深我们对科学知识转化为生产力的理解，增强我们的学习动力。
让我们在完成设计的过程中能够形成严谨的态度，增强我们分析问题的能力，让我们能够在各个方面得到提升。
二、设计的内容及要求设计一个具有一位数加减运算电路，能显示加减数和运算结果的值，能够方便切换加减运算功能，能直接以数字形式输入加减数三、指导教师评语四、成绩指导教师(签章)年月日加减法电路一、设计任务与要求✧设计任务设计一个具有一位数加减运算电路。
✧设计要求1.能显示加减数和运算结果的值；2.能方便切换加减运算功能；3.能直接以数字形式输入加减数；二、方案设计与论证✧涉及芯片简介1.74LS283——四位快速加法器能够快速计算两个四位二进制的加法运算。
2.74LS147——9线-4线编码器能够将0——9编码为相应的二进制码的反码。
3.74LS85——四位数值比较器能够四位二进制数的大小，并输出相应的电平。
4.74LS86——异或门电路能够实现异或逻辑运算。
5.DCD_HEX数码管能以二进制形式显示成人们习惯的阿拉伯数字。
✧方案设计1.加法电路设计采用四位快速进位加法器74LS283作为主要芯片，进行加法计算，由于要显示出计算结果，所以在加法计算结果超出9时需要进行特殊考虑，具体的算法是：先将计算结果用一个数值比较器74LS85与9比较，如果结果比9小，则将结果直接输出，如果比9大，则将结果加6过后再输出。
同时为了避免16，17，18这三个数输出本来就有进位而漏掉，所以还要将输出的进位信号与数值比较器的“大于”结果进行或逻辑运算后作高位的输出信号。
模电课程设计加减法电路.
1 设计任务描述1.1 设计题目：加法运算电路1.2 设计要求1.2.1 设计目的（1）学习基本理论在实践中综合运用的初步经验，掌握模拟电路设计的基本方法、设计步聚，培养综合设计与调试能力； （2）学会利用运算放大器实现加减法电路；（3）学会直流稳压电源的设计方法和性能指标测试方法； （4）培养实践技能，提高分析和解决实际问题的能力。
1.2.2 基本要求（1）利用两级运算放大器实现321o 42i i i u u u u ++=（2）设计电路所需的直流稳压电源，要求包括整流、滤波、稳压。
1.2.3 发挥部分（1）由于同相加法电路存在共模电压，将造成几个输入信号之间的互相影响，所以本次设计我选用两级运放反相输入，在第一级运用反相输入的求和电路，在第二级采用双端输入式，从而实现课设要求的输出与输入的线性关系。
（2）在线性直流电源中，将普通的电容滤波更改为两个电容与一个电阻的π型滤波电路，增加对交流分量的滤除。
（3）在线性直流电源中，将一般的稳压电路改为固定式三端集成稳压器工作。
2 设计思路本次设计的课题是加法运算电路，其“加法”的含义是实现输出与输入的线性关系。
本次设计还要求设计为运算电路提供电源的线性直流稳压电源。
首先这次设计的重点是加法运算电路，我需要设计一个电路使得其输出电压与输入电压满足表达式。
为满足这一线性关系，我选用两级放大来实现。
经过一个学期的学习，我大致了解关于集成运算放大器的工作原理，而这次设计主要是关于运放的线性应用。
首先第一级放大电路中，由于同相输入存在共模电压，会造成几个输入信号之间的互相影响。
而反相输入式放大电路中，根据虚断的概念，同相位输入端的电位为零，相当于与地等电位，即“虚地”。
这样可保证运放输入端无共模信号。
在第一级运算放大器的反相端输入施加两个电压信号，从而达到两个输入电压与第一级运放的输出电压之间的线性关系。
然后将这一输出加到第二级运放的反相端，同时在第二级运放的同相端加入第三个信号源，实现双端输入式放大电路，这种电路的的特点是输入电阻大、输出电阻小。
加减法运算电路的设计和调试方法
二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1003班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：林云霞学号：201012135085指导教师：廖宇峰二○一二年九月一、设计任务及主要技术指标和要求1）设计目的1.掌握加/减法运算电路的设计和调试方法。
2.学习数据存储单元的设计方法。
3.熟悉集成电路的使用方法。
2）设计内容1.设计4位并行加/减法运算电路。
2.设计寄存器单元。
3.设计全加器工作单元。
4.设计互补器工作单元。
5.扩展为8位并行加/减法运算电路（选作）。
3）设计要求1.根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2.选用中小规模集成器件（如74LS系列），实现所选定的电路。
提出器材清单。
3.检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图1）设计电路原理图①加减法电路逻辑框图如图所示：第一步置入两个四位二进制数。
例如（1010）2,（0101）2和（0101）2、（1000）2，同时在两个DCD_HEX_BLUE数码管上显示出对应的十六进制数A，5和5，8。
第二步通过开关选择加（减）运算方式；第三步若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减运算方式，则所置数送入减法运算电路运算；第四步DCD_HEX_BLUE数码管和二极管显示运算结果。
若是加法运算二极管显示进位，若是减法运算二极管显示正负号。
即：若选择加法运算方式，则（1010）2+（0101）2=（1111）2 十六进制5+A=F并在数码管上显示器上显示F，二极管不发光。
若选择减法运算方式，则（0101）2-（1000）2=（10011）2十进制5-8= -3并在七段译码显示器上显示3，而激光发光。
2）方案论证通过开关J1——J8接不同的高低电平来控制输入端所置的两个一位十六进制数，分别用两个DCD_HEX_BLUE数码管显示所置入的两个数。
加减运算电路设计
本科生实验报告课程名称：模拟电子技术实验A 实验名称：加减运算电路设计学院：专业班级：学生姓名：学号：实验时间：实验地点：指导教师：根据反相与同相加法运算电路的运算关系，输出电压与各个输人电压的运算的关系为单运放加减运算电路的外电路阻值不易计算和调整，双运放电路不仅克服了，上述缺点，而且对运放本身共模抑制比的要求也较低，如图6-2-2所示。
根据反相求和电路输出与输入关系，可得若取RF1=R4，则实验内容及步骤：设计一个能完成的运算电路。
要求选用单运放加减电路实现，其输出失调电压1.电路形式及集成运算放大器的选择电路形式如图6-2-1所示，集成运算放大器采用μA741,其输人失调电流=100~300nA2.元器件参数的计算(1)反馈电阻Rp的计算。
Rp的最大值由运放允许的输出失调电压和输人失调电流决定，即其中，的大小按手册给定值或实测;为设计要求之一，包括输人失调电压,所引起的，而。
与各电阻有关，故。
为未知，所以只能按式(6-2-5) 取RF的值。
若未提此项要求，则Rr可在低于1MΩ内选取。
RF值不宜过大，因为RF值越大，误差电压和噪声及漂移也越大; RF值也不宜过小，因为RF是负载的一部分，若过小，运放容易过载。
题意取，则取RF=30kΩ(2)R1、R2、R3、R4的确定。
设反向端、同向端各自输人信号为零时的直流等效电阻RN、RP的值相等，可按反相求和原则计算R1、R2、R3、R4的值。
根据题目要求，则(3)电阻R5的确定。
R5是使RN=RP的平衡电阻，故首先计算在不包括R5时的反相端，同相端各自输入信号为零时的直流等效电阻RA和RB，即4.电路的安装与调试(1)静态的测试检查。
1)按电路图6-2-1搭接好实验电路，并细心检查运放组件各管脚位置的连接，切忌正负电源极性接反和输出端短路，否则会损坏集成块，确认无误后方可接通直电源。
2)将输入端接地，用万用表直流电压挡的相应量程测量输出端;此时，如果万用表显示不为零，则需要调整调零电位器旋钮，使输出端电压为零，在调零过程中，万用表的量程应从2V开始逐步变小，直至在毫伏级的量程下，测量输出为零时，结果最精确。
4位加减法并行运算电路(包括拓展8位)
二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：***二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一 因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出；步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数；步骤三 通过开关选择加/减运算方式；步骤四 若选择加法运算方式，对所置入数送入加法运算电路进行运算； 即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五 若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六 为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
加减法运算电路课程设计说明书
目录1 课程设计目的 (3)2 课程设计设计和要求 (3)2.1设计内容 (3)2.2 设计要求 (3)3 设计方案................................................................................................ .3 3.1 设计思路................................................................................................ .3 3.2 工作原理及硬件框图.. (3)3.3 硬件电路原理图 (5)3.4 PCB版图设计……………………………………………………………………………… ..64 课程设计总结 (6)5 参考文献…………………………………………………………………………………… .71、课程设计目的（1）掌握电子电路的一般设计方法和设计流程；（2）学习使用PROTEL软件绘制电路原理图及印刷板图；（3）掌握应用EWB对所设计的电路进行仿真，通过仿真结果验证设计的正确性。
2、课程设计内容和要求：2.1、设计内容设计加/减法运算电路，具体要求如下:（1）设计寄存器单元；（2）设计全加器单元；（3）设计7487(或74LS87)互补器单元。
2.2、设计要求（1）课程设计说明书；（2）电路原理图和印刷板图；（3）仿真图形和仿真结果。
3、设计方案3.1、设计思路在二进制加减法运算电路中，为了减少硬件的复杂性，减法基本是通过加法来实现的。
所以要实现减法的运算，就需要求出减数的反码（即减数中的1变成0，0变成1），在反码的基础上，再加1，成为补码。
将补码和被减数相加，即得到运算结果。
因此，在设计电路时，需要用到74LS87互补器单元来求减数的反码。
选用一个寄存器74LS175作为全加器74LS283被加数或被减数的输入，用另一个74LS175作为74LS87的输入，将74LS87的输出作为全加器74LS283加数或减数的输入，74LS283的输出结果即是加法或减法的运算结果。
数字电子技术加减法运算电路设计课程设计报告
《数字电子技术》课程设计加/减法运算电路设计**大学信息科学与技术学院电子信息工程系****级****年*月*日加/减法运算电路设计一、系统设计任务及要求内容及要求：1）测量信号为正弦波、方波和三角波等各种周期波。
2）用触发器设计分频电路和工作时序图。
3）设计由触发器构成的数字频率计电路原理图。
二、系统设计目的利用所学数字电子技术的理论知识设计一个数字频率计，可以测量矩形信号、正弦信号等波形的工作频率。
三、系统设计实现1．系统概述分析：和（0111），第一步：置入两个四位二进制数（要求置入的数小于1010），如（1001）2同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步：通过开关选择运算方式加或者减；第三步：若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步：前面所得结果通过另外两个七段译码器显示。
2．单元电路详细设计与分析实验电路：编码器单元电路：在该方案中，编码器采用二——十进制编码器，将输入的十进制数值译为对应的ＢＣＤ码的反码，反码取反后送到加法运算电路中。
加减运算电路：加减运算电路主要采用由７４ＬＳ１８３（双全加器）组成的四位串行加法，电路采用个位和个位相加，十位和十位相加的形式，在个位相加所得结果大于９的二进制数时，用组合逻辑电路产生进位信号，但是由于用二进制数表示的个位相加的和不大于十五，这样，在和为１６—１８时，由刚才的组合逻辑电路就不能产生进位信号，但是这是四位串行加法器恰可以产生进位信号，所以，若将上述组合逻辑电路产生的进位信号和四位串行加法器产生的进位信号做或运算，变可以得到满足设计要求的进位信号。
当和大于９时，怎样得到正确的计算结果呢？由于十进制是到十时产生进位信号，而四位二进制是到十六时才产生进位信号，因此，我们可将串行加法器得到的大于９的二进制数再加上０１１０（六）后，这样我们就可以得到正确的运算结果。
（数电）加法运算电路课设
1 设计任务描述1.1设计题目：加法运算电路1.2 设计要求1.2.1 设计目的(1) 掌握1位十进制加法运算电路的构成，原理和设计原理；(2)熟悉集成电路的使用方法。
1.2.2 基本要求(1) 设计键盘以及编码电路；(2) 设计加数寄存器A和被加数寄存器B单元；(3) 实现4bit二进制码加法的BCD调整；(3) 用数码管以十进制形式显示最后运算结果。
2 设计思路根据此次课程设计的要求,我设计的加法运算电路由五个部分组成，键盘及编码电路、加数寄存器A和被加数寄存器B、加法运算电路、4bit二进制码加法的BCD调整和译码显示器。
当对应数字的开关被按下后，译码器显示数字同时将数字存到寄存器中。
然后经过加法运算，对运算结果进行BCD调整，最后显示运算结果。
1 键盘及编码电路:用开关及电阻组成键盘部分，用10-4线BCD优先编码器74147及四个非门组成编码电路，实现将0-9转化成二进制数。
2 加数寄存器A和被加数寄存器B：由4位并行寄存器74LS175实现对数据的存储，用2个4双向模拟开关4066、开关及非门判断是将二进制数存储到加数寄存器A还是被加数寄存器B。
3 加法运算电路：用集成4位超前进位加法器74HC283对加数和被加数进行运算。
4 4bit二进制码加法的BCD调整：用4位数值比较器74HC85对和进行比较、控制加法器是加0还是加6从而达到调整的目的。
5 译码显示器：将8421BCD码通过译码显示器转化成十进制数并显示出来。
3 设计方框图4 各部分电路设计及参数计算4.1键盘部分电路的设计图4.1键盘部分电路本电路中的数字键盘设计是设计是利用5伏电压产生高电平，另一端与地相接，当开关即数字键盘被按下接通时，有低电平传输进74147N译码器，译码器进行译码。
4.2译码电路的设计图4.2.1译码电路当对应按键被按下时，会有低电平传输进74147N译码器时译码器进行译码，经过四个非门后将十进制数转化成对应的8421BCD码。
加减法运算电路的课程设计
加减法运算电路的设计一、设计任务设计参数设计一个一位十进制并行加（减）法运算电路；通过按键输入被减数和减数，并设置+、-号按键；允许减数大于被减数，负号可采用数码管或其他显示器件，并利用LED灯显示计算结果。
设计要求根据技术参数设计电原理图；计算并选择电路元件及参数；仿真调试电路。
二、设计方案设计电路原理：1、置入两个四位二进制数。
例如（1011）2,（0011）2和（0111）2，（0110）2，同时在两个七段译码显示器上显示出对应的十进制数10，3和7，62、通过开关选择加（减）运算方式3、若选择加运算方式所置数送入加法运算电路进行运算；若选择减运算方式，则所置数送入减法运算电路运算4、前面所得结果通过另外两个七段译码器显示即显示结果：若选择加法运算方式，则（0011）2+（0110）2=（1010）2 十进制3+6=9并在七段译码显示器上显示 9若选择减法运算方式，则（0101）2-（1000）2=（10011）2十进制5-8= -3并在七段译码显示器上显示 -3设计电路运算方案：通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U15和U16分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B 的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U13来显示结果的十位，U12显示结果的个位。
加减运算电路的设计及分析
实验2《电子技术》课程设计任务书
设计工作计划
本设计时间为2天，具体安排如下：
熟悉课设目标，查阅相关资料，对相关理论进行剖析：天
设计电路图，计算相关参数，根据电路图进行仿真与测量：1天
撰写报告：天
1.实验原理
通常在分析运算电路时均设集成运方位理想运放，因而其输入端的净输入电压和净输入电流均为0，即具有“虚短路”和“虚断路”两个特点，这是分析运算电路输出电压和输入电压关系的基本出发点。
从对比例运算电路的分析可知，输出电压与同相输入信号电压极性相同，与反相输入端电压极性相反，因而如果多个信号同时作用于两个输入端，那么必然可以实现加减运算电路。
第一级电路实现加减运算，第二级电路通过运用反响比例运算电路来放大第一级的输出信号。
图（a）
根据虚断iN=iP=0 （1）
虚短UN=UP （2） iN=（U1-UN）/R1+（U2-UN）/R2-（Uo1/Rf1-UN）（3） iP=（U3-UP）/R3 （4）根据式（1）（2）（3）（4）可知，当满足R1//R2//Rf=R3时
Uo1=Rf1（U3/R3-U2/R2-U1/R1）
OPAMP_3T_VIRTUAL
Rf1
100kΩ
图（b）这是一个电压串联负反馈电路
根据电路分析可得U02=-Uo1*Rf2/R5
将两级电路连到一起，可得
代入各具体数值可得Uo2=（2Uo1+）
2.用软件的仿真结果
实验结论
当U1=，U2=，U3=时，Uo2=，与仿真实验结果一样。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
加减法运算电路的设计
一、设计任务
设计参数
设计一个一位十进制并行加（减）法运算电路；通过按键输入被减数和减数，并设置+、-号按键；允许减数大于被减数，负号可采用数码管或其他显示器件，并利用LED灯显示计算结果。
设计要求
根据技术参数设计电原理图；计算并选择电路元件及参数；仿真调试电路。
二、设计方案
设计电路原理：
1、置入两个四位二进制数。
例如（1011）2,（0011）2和（0111）2，（0110）2，同时在两个七段译码显示器上显示出对应的十进制数10，3和7，6
2、通过开关选择加（减）运算方式
3、若选择加运算方式所置数送入加法运算电路进行运算；若选择减运算方式，则所置数送入减法运算电路运算
4、前面所得结果通过另外两个七段译码器显示
即显示结果：
若选择加法运算方式，则（0011）2+（0110）2=（1010）2 十进制3+6=9
并在七段译码显示器上显示 9
若选择减法运算方式，则（0101）2-（1000）2=（10011）2十进制5-8= -3
并在七段译码显示器上显示 -3
设计电路运算方案：
通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U15和U16分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B 的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U13来显示结果的十位，U12显示结果的个位。
由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U12即可显示结果。
三、电路设计
加法电路的实现
用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。
由于一位8421BCD数A加一位数B有0到18这十九种结果。
而且由于显示的关系,当大于9的时候要加六转换才能正常显示。
即设计的时候有如下的真值表：
表一真值表
由前16项得①：
1
3
2
3
1
2
3
1
2
3
1
2
3
1
2
3
1
2
3
1
2
3S
S
S
S
S
S
S
S
S
S
S
S
S S
S
S
S S
S
S
S
S
S
S
S
S
S
S
Y+
=
+
+
+
+
+
=
由后10项得②1
O
Y C
==
由①②得 Y=C O+S3S2+S3S1
443424434244342
Y=C+S S+S S=C+S S+S S C S S S S
=••
图一加法电路部分
减法电路的实现
该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为
N补=2n-N原，补码与反码的关系式为N补=N反+1
A-B=A+B补-2n=A+B反+1-2n
图二减法电路部分
因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：
A+B反+1
由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。
译码显示电路
译码显示电路是由一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。
在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0，再译码输出，最后在七段LED显示器中显示出来。
图三译码显示电路
所需元器件
超前进位加法器74LS283N 2个
二输入与门74LS08J 2个
三输入或非门74LS27N 1个
二输入异或门74LS86N 5个
反相器74LS04N 1个
四输入DED-HEG显示器 4个
共阴极七段显示器 1个
四、电路的仿真测试
了解、学习Multisim软件和前面对加减法运算电路设计的研究讨论，设计出部分加减法运算电路，并在Multisim软件上连接出以下电路图：
图四加减法仿真电路
图五加法仿真显示电路
图六减法仿真显示电路
五、心得与体会
通过这次课程设计，加强了我们动手、思考和解决问题的能力。
在整个设计过程中，经常会遇到这样那样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。
我在做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。
尤其学习软件Multisim，除了可以提高仿真能力、综合能力和设计能力外，还可进一步提高实践能力。
初步掌握一种电子电路计算机辅助分析和设计软件对学习模拟电子技术基础课很有必要。
参考文献
[1] 康光华，电子技术基础数字部分（第五版），高等教育出版社
[2] 杨松华，数字电子技术，西安电子科技大学出版社
[3] 邵舒渊，数字电子技术基础实验，西北工业大学出版社
[4] 宋樟林，数字电子技术基本教程，浙江大学出版社
[5] 许小军，数字电子技术实验与课程设计指导，东南大学出版社。