系统设计方案(样本)

第三章系统设计方案

3.1设计内容：

本文要设计的LCD1602液晶显示器是基于FPGA开发实验平台，在EP2C35F672C6目标芯片上设计开发了最基本的LCD控制器模块。它采用VHDL 语言实现控制器的编程设计，这种设计方法稍加改动就可以应用于常见的LCD 接口电路中。设计的LCD液晶显示器控制电路具有下述功能：

（1）静态显示功能：开机时，使得定义的字符依次在显示屏上显示。即

在LCD1602的第一行从左至右逐字缓慢显示出”HELLO!”字符串，随后在第二行显示字符串”welcome”使得定义的字符依次在显示屏上显示。

（2）动态显示功能：当字符串显示完毕后，稍作停留，自动是字符串转为按照设定的方式进行动态显示。

（3）调整功能：将所需要显示的数据存储在CGRAMM中，可以方便的修改。（4）循环功能：将显示的内容无限制动态循环显示。

3.2 设计方案

通常情况下,LCD控制器可以划分为三大模块:接口模块、处理模块和时钟模块。其中接口模块完成MPU与LCD控制器之间的通讯,实现对LCD控制器的配置,从而完成对LCD显示的支持。LCD控制电路电路工作过程为 :电路上电复位后 ,配置电路将存放于 EP2C中的配置数据送入 FPGA芯片 ,电路开始工作。显示驱动控制器接收来自 MPU的控制信号、字符或图形等显示数据 ,其中的控制信号实现控制 /设置功能 ,为显示驱动电路提供扫描时序信号。显示数据由显示控制电路控制存入显示RAM中。随着显示RAM数据的更新,显示控制电路持续从显示RAM中读取数据 ,将显示数据和时序信号传送给显示驱动电路 ,显示驱动电路在时序信号的控制下将数据传送于 LCD显示屏 ,从而实现预定显示。因此，在设计的时候我们将所需要显示的数据存储在CGRAMM中，对LCD进行初始化操作后利用FPGA内部提供的时钟信号实现时钟的分频得到显示所需要的频率，然后利用该频率的时钟信号去驱动同步有限状态机完成状态的字符的动态显示，当时钟信号到来就可以将所存储的数据写入LCD控制器，同时驱动LCD

输出相应的字符，然后等待下一个时钟信号到来。其中分频是为了满足使能信号的使能周期的最小时间，这是由于FPGA 的频率太高，要满足时能做起的最小时间就必须利用分频来实现。控制过程是利用状态机来完成的，图 3.1是整个方案的框图。（对各模块的简单介绍也应该放在这个部分）

3.3设计流程

本设计采用基于VHDL 文本输入的数字设计流程。首先，将VHDL 设计文本通过文本编辑器输入后，使用开发工具Quartus II 7.2自带的综合器进行综合，综合结束后将综合产生的网络表文件返回到主设计软件的适配器中，进行针对目标器件的适配。适配结果的仿真测试使用HDL 仿真器进行时序仿真，在其过程中，可根据仿真结果对源文件进行修改完善，直至完全满足设计要求。在设计的最后将得到的设计程序下载到开发板中进行在线测试。

图3.1 LCD 液晶显示器控制电路系统模块 基准时钟 驱动LCD 显示 分频

模

块 主程序

初始化模块

读写控制 写数据模块