计算机基础课件 第2章_1+8086CPU的功能结构
合集下载
第2章-8086微处理器及其体系结构
执行部件EU功能： 从BIU的指令队列中取 出码规指令向储写执1（用状数部A执6指器定令所B器操行寄态据件位LI行U令译的所需或作U部存标暂的的发）部代码全得的I。，/件器志存控算O出件8部数码后结E，寄寄制接术个命中一U功据，执果存存电口逻1经令包个能，行或6器器路进辑位都指，含1。指执，和。对行单6的由令执一一令行位执存读元通译行E个个所 指的行U/
2.2.2 8086微处理器内部结构组成
总线接口部件BIU 内部设有四个16位段地 址寄存器：代码段寄存 器CS、数据段寄存器 DS、堆栈段寄存器SS 和附加段寄存器ES，一 总根负或个I缓器P线 据 责 I/O，和1冲接执完6一设器总位口行成个备，线指部部C62之控P令字0件件间U位制指节BE与的地电UI针指U存数的址路功寄令储据请加。能存队器传求法：器列， 送。
物理地址：就是存储器的实际地址，它是指CPU和存储器进行数据 交换时所使用的地址（20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分 组成（16位）。逻辑地址的表示形式为“段地址∶偏移地址”。
段基地址：把段的起始单元的物理地址除以16的结果为段地址，段 的起始单元的物理地址为16的整数倍，即：XXXX0H
DF—方向标志位，若该位置1，则串操作指令的地址修 改为自动减量方向，反之，为自动增量方向。
3.段寄存器
8086CPU共有4个16位的段寄存器，用来存放每一 个逻辑段的段起始地址。
（1）代码段寄存器CS （3）堆栈段寄存器SS
（2）数据段寄存器DS （4）附加段寄存器ES
这些段寄存器的内容与有效的地址偏移量一起，可确 定内存的物理地址。
只晶体管；
使用单一的+5V电源，40条引脚双列直插式封装； 时钟频率为5MHz~10MHz，基本指令执行时间为.3ms~0.6ms 16根数据线和20根地址线，可寻址的地址空间达1MB 8086可以和浮点运算器、I/O处理器或其他处理器组成多处
第二章 8086体系结构
8086微处理器概览
标志位寄存器（FR） • 16位标志位寄存器FR，共有9个
标志位。其中6个是状态标志位， 3个是控制标志位，用于反映 CPU运行过程中的某些状态特征。
标志位寄存器
3、标志寄存器FR
标志寄存器FR中共有9个标志位，可分成两类： ➢状态标志 表示运算结果的特征，它们是 CF、PF、AF、 ZF、SF和OF ➢控制标志 控制CPU的操作，它们是IF、DF和TF。
IP ：BIU要取指令的地址。
IP
三、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
1、 8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生(MN/MX=1)。
最大模式：系统中可包含一个以上的处理器，比如包含协处 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成(MN/MX=0)。
三总线结构 数据线DB 地址线AB 控制线CB
微机的三总线结构
➢ 最小模式下的引脚说明
（ 1 ） AD15 ～ AD0 (Address Data Bus)：
堆栈指针用于存放栈顶的逻辑偏移地 址，隐含的逻辑段地址在SS寄存器中。
寄存器的特殊用途和隐含性质
在指令中没有明显的标出，而这些寄存器参 加操作，称之为“隐含寻址”。
具体的：在某类指令中，某些通用寄存器有指 定的特殊用法，编程时需遵循这些规定，将某些 特殊数据放在特定的寄存器中，这样才能正确的 执行这些指令。采用“隐含”的方式，能有效地 缩短指令代码的长度。
第2章 8086微处理器及其系统PPT课件
1.条件标志 -----共6位，用于寄存程序运行的状态信息，这些标 志往往用作后续指令判断的依据。 2.控制标志 -----共3位，用于控制机器或程序的某些运行过程。
5
15 ~12 11 10 9 8 7 6 5 4 3 2 1 0 OF DF IF TF SF ZF ― AF ― PF ― CF
例：对于物理地址01023H单元
可以表为0100H：0023H PA=0100H×10H+0023H =01023H
也可表为0102H：0003H PA=0102H×10H+0003H =01023H
CS DS SS
段 寄
ES 存
IP 器
指令指针寄存器
总线 控制
逻辑 外部总线
123456
指令队列 3
内部寄存器
● 8086共有8个16位的内部寄存器，分为两组：
AX
AH AL
BX
BH
BL
CX DX
CH DH
CL DL
●通用寄存器
SP BP●指针和变址寄来自器SIDI●四S个P(通St用ac数k P据o寄int存er器RAegXis、teBr)X堆、栈C指X针、寄DX存均器可用 ●作B1P6位( B寄as存ic器Po也in可ter用R作eg8is为ter寄)基存址器指。针用寄作存8 位器寄 ●存S器I(分So别ur记ce作In：deAxHR、egAisLte、r)源BH变、址B寄L、存C器H、CL、
第 2 章 80X86微处理器
2.1 8086微处理器 2.2 8086系统的存储器组织及I/O组织 2.3 8086系统配置 2.4 8086的操作时序
1
2.1 8086微处理器
1978年，Intel公司推出16位微处理器8086。
5
15 ~12 11 10 9 8 7 6 5 4 3 2 1 0 OF DF IF TF SF ZF ― AF ― PF ― CF
例：对于物理地址01023H单元
可以表为0100H：0023H PA=0100H×10H+0023H =01023H
也可表为0102H：0003H PA=0102H×10H+0003H =01023H
CS DS SS
段 寄
ES 存
IP 器
指令指针寄存器
总线 控制
逻辑 外部总线
123456
指令队列 3
内部寄存器
● 8086共有8个16位的内部寄存器，分为两组：
AX
AH AL
BX
BH
BL
CX DX
CH DH
CL DL
●通用寄存器
SP BP●指针和变址寄来自器SIDI●四S个P(通St用ac数k P据o寄int存er器RAegXis、teBr)X堆、栈C指X针、寄DX存均器可用 ●作B1P6位( B寄as存ic器Po也in可ter用R作eg8is为ter寄)基存址器指。针用寄作存8 位器寄 ●存S器I(分So别ur记ce作In：deAxHR、egAisLte、r)源BH变、址B寄L、存C器H、CL、
第 2 章 80X86微处理器
2.1 8086微处理器 2.2 8086系统的存储器组织及I/O组织 2.3 8086系统配置 2.4 8086的操作时序
1
2.1 8086微处理器
1978年，Intel公司推出16位微处理器8086。
第二章 微型计算机的体系结构全套PPT
① 当指令队列中有2个空字节时，BIU自动把 指令取到指令队列中。当指令队列已满， 而EU无总线访问请求时， BIU进入空闲状 态。
② EU从指令队列的头部取出指令，并执行该 指令。在执行中，如需要访问内存或 I/O 设备，则EU请求BIU取操作数，并直等到 需要的操作数到来后，EU才继续操作。若 BIU处于空闲态，它立即响应请求，若BIU 正在取指令到指令对列，它先完成取指令 操作，再响应EU的请求。
第二章
微型计算机的体系结 构
2.1 8086CPU的内部逻辑结构
8086是Intel系列的16位微处理器，常用 HMOS工艺制造，它有16位数据线和20根地 址线，可寻址的地址空间达220即1MB。
8088微处理器是准16位，其内部逻辑按16
位设计，但外部数据总线只有8条。
1. 8086的内部结构 8086的内部逻辑结构如图2.1所示，从功
• OF（Overflow Flag）：溢出标志。 OF=1 表示本次运算结果超出了带符号数范 围，即溢出。否则OF=0。
8位补码的整数范围是： -128 ~ +127；
16位补码的整数范围是： -32768 ~ +32767。
❖ 关于进位与溢出 2个n位的无符号二进制数相加，结果大
于2n－1，称为进位。应用CF标志位作判断。 2个n位的带符号二进制数相加，结果大
当运算结束时，BIU将运算结果送入指定的内存单元或外设。 各逻辑段之间可完全分开，也可相互交叠甚至完全重叠。 CF=1表示本次运算中，最高位（D7位或D15位）发生进位（加法运算）或借位（减法运算）。 最大模式下的总线请求/允许 有时，CPU需要在T3之后加入一个或几个附加的时钟周期Tw，称为等待状态。 FLAGS (Flags Register ) 标志寄存器 最大模式下的总线请求/允许 CPU从代码段中偏移地址位IP的单元中取出指令代码的1个字节后， IP自动加1，指向指令代码的下一个字节存放单元。 8086系统允许一次访问存储器时读/写一个字节（8位），也可以读/写一个字（相邻的2个字节），此时要求同时访问两个存储体，各读/写一个字节 信息。 1所示，从功能上可分为两个独立的功能部件，即总线接口部件（BIU）和执行部件 （EU）。 8086系统的堆栈在存储器中实现。
② EU从指令队列的头部取出指令，并执行该 指令。在执行中，如需要访问内存或 I/O 设备，则EU请求BIU取操作数，并直等到 需要的操作数到来后，EU才继续操作。若 BIU处于空闲态，它立即响应请求，若BIU 正在取指令到指令对列，它先完成取指令 操作，再响应EU的请求。
第二章
微型计算机的体系结 构
2.1 8086CPU的内部逻辑结构
8086是Intel系列的16位微处理器，常用 HMOS工艺制造，它有16位数据线和20根地 址线，可寻址的地址空间达220即1MB。
8088微处理器是准16位，其内部逻辑按16
位设计，但外部数据总线只有8条。
1. 8086的内部结构 8086的内部逻辑结构如图2.1所示，从功
• OF（Overflow Flag）：溢出标志。 OF=1 表示本次运算结果超出了带符号数范 围，即溢出。否则OF=0。
8位补码的整数范围是： -128 ~ +127；
16位补码的整数范围是： -32768 ~ +32767。
❖ 关于进位与溢出 2个n位的无符号二进制数相加，结果大
于2n－1，称为进位。应用CF标志位作判断。 2个n位的带符号二进制数相加，结果大
当运算结束时，BIU将运算结果送入指定的内存单元或外设。 各逻辑段之间可完全分开，也可相互交叠甚至完全重叠。 CF=1表示本次运算中，最高位（D7位或D15位）发生进位（加法运算）或借位（减法运算）。 最大模式下的总线请求/允许 有时，CPU需要在T3之后加入一个或几个附加的时钟周期Tw，称为等待状态。 FLAGS (Flags Register ) 标志寄存器 最大模式下的总线请求/允许 CPU从代码段中偏移地址位IP的单元中取出指令代码的1个字节后， IP自动加1，指向指令代码的下一个字节存放单元。 8086系统允许一次访问存储器时读/写一个字节（8位），也可以读/写一个字（相邻的2个字节），此时要求同时访问两个存储体，各读/写一个字节 信息。 1所示，从功能上可分为两个独立的功能部件，即总线接口部件（BIU）和执行部件 （EU）。 8086系统的堆栈在存储器中实现。
第二章8086计算机组织PPT课件
D8～15 D
数据线高8位 数据线低8位
二、存储器的寻址
• 8086中的存储器是按字节编址的
(00000H小—于FF等FF于FH6)，4K可B寻址空间1MB。
• 1MB=220，每个字节对应地址是20位二进
制数，这20位地址称为物理地址。
• 20位地址小要于有等20位于的64地K址B寄存器，而机器
第二章、8086计算机组织
2.1、计算机的基本结构
计算机的基本组成
硬件系统
运算器、 控制器、 存储器、 输入设备、 输出设备。
软件系统
系统软件、 应用软件。
硬件系统
运算器、控制器、存储器、输入设备和输出设备组成
外存 cache
存储器
软件系统 系统软件、 应用软件。
操作系统 语言处理程序 数据库管理软件
• FFFF0,FFFF1,FFFFF2 FFFFE,FFFFF
• •
•
• CS 1055 • DS 250A • ES 8FFC • SS EFE0
00000 10550 ≤64KB
代码段
250A0 ≤64KB 数据段
8FFB0
≤64KB
EFF00
≤64KB
附加段 堆栈段
（3）存储器中的物理地址和逻辑地址的产生 物理地址即为实际地址，也称绝对地址。 逻辑地址：在分段存储器中，任何一个逻辑
2.2、基于处理器的计算机系统构成
硬件系统
2.3、8086处理器
一、8086处理器的组成 1、8086CPU从功能上可分为两部分
总线接口部件 BIU
执行部件 EU
2、各部分的作用
（1）、总线接口部件BIU
总线接口部件负责CPU 与存储器、I/O端口之间 的信息传送。
微机原理第二章课件-80868088微处理器的内部结构
算术逻辑单元（ALU）
执行位移、循环等位操作。
执行与、或、非等逻辑运 算。
执行加、减、乘、除等算 术运算。
逻辑运算 算术运算
位操作
标志寄存器
状态标志
记录运算结果的状态，如进位标志、 溢出标志和零标志等。
控制标志
用于控制处理器行为，如中断允许标 志和方向标志等。
03 8086/8088微处理器的 输入/输出结构
02 8086/8088微处理器的 内部结构
寄存器结构
通用寄存器
状态寄存器
用于存储操作数和中间结果，包括数 据寄存器、地址寄存器和段寄存器等。
用于存储处理器状态信息，如溢出标 志、奇偶校验标志和中断允许标志等。
控制寄存器
用于存储程序计数器、标志寄存器、 中断屏蔽寄存器和调试寄存器等。
存储器管理单元（MMU）
工作原理
指令解码器通常包含一系列的解码器逻辑门，每个逻辑门对应于一种可能的机器码。当解码器读取到一条指令时，它 会激活相应的逻辑门，从而生成一组控制信号。这些控制信号随后被发送到微处理器的其他部分，以执行相应的操作 。
重要性
指令解码器是微处理器中至关重要的部分，因为它决定了微处理器如何执行程序中的指令。不同的指令 解码器设计可以实现不同的指令集，从而影响微处理器的性能和功能。
输入/输出端口
输入/输出端口
8086/8088微处理器拥有多个输 入/输出端口，这些端口可以与 外部设备进行数据交换。每个端 口都由一个16位的地址唯一标识， 通过端口地址可以寻址到具体的
端口进行读写操作。
数据总线
在输入/输出端口中，数据总线 是一个双向的8位数据通道，用 于在微处理器和外部设备之间传 输数据。数据总线可以同时进行
第2章 8086微处理器PPT课件
0
A19/S6
A12 A11 A10
8 0
A17/S4 A18/S5 A19/S6
AD9
8
BHE/S7
A9
8
SS0(HIGH)
AD8
6
MN/MX
A8
8
MN/MX
AD7
RD
AD7
RD
AD6
HOLD(RQ/GT0)
AD6
HOLD(RQ/GT0)
AD5
HLDA(RQ/GT1)
AD5
HLDA(RQ/GT1)
2.2 8086/8088微处理器外部引脚及系统构成
二、外部引脚（最小模式下） 8086/8088
微处理器为40条 引脚的双列直插 式封装芯片。
地
Vcc(5V)
地
Vcc(5V)
AD14
AD15
A14
A15
AD13
A16/S3
A13
A16/S3
AD12 AD11
8
A17/S4 A18/S5
AD10
地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中， 这些引脚在第一个时钟周期输出存储器或 I/O端口的16位地址A15 ~ A0 （或低8位地 址A7 ~ A0 ） 其他时间用于传送16位数据D15 ~ D0
什么是分时复用？
分时复用就是一个引脚在不同的时刻具有两个 甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用 方法
READY
CLK
RESET 引脚对比图 地
READY RESET
2.2 8086/8088微处理器外部引脚及系统构成
第2章-8086CPU结构
IO/M*（Input and Output/Memory） I/O或存储器访问，输出、三态 该引脚输出高电平时，表示CPU将访问I/O端口，这时
地址总线A15～A0提供16位I/O口地址 该引脚输出低电平时，表示CPU将访问存储器，这时
地址总线A19～A0提供20位存储器地址
2. 读写控制引脚（续2）
2.1.2 8086CPU寄存器结构
8086的寄存器都为16位，分为：
通用寄存器
8
AX/BX/CX/DX
BP/SP DI/SI
指令指针寄存器 1
IP
标志寄存器
1
PSW
段寄存器
4
CS/SS/DS/ES
掌握通用寄存器的作用,熟悉PSW中各个标志的含义 切实理解存储器组织和存储空间分段的概念
8086 CPU内部寄存器
WR*（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或I/O端口 RD*（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端口读入数据
2. 读写控制引脚（续3）
IO/M*、WR*和RD*是最基本的控制信号 组合后，控制4种基本的总线周期
3.变址寄存器
变址寄存器常用于存储器寻址时提供地址 SI是源变址寄存器 DI是目的变址寄存器 在串操作类指令中，SI和DI具有特别的功能
4.指针寄存器
指针寄存器用于寻址内存堆栈内的数据 SP为堆栈指针寄存器，指示栈顶的偏移地址。SP不能再用于其他 目的，具有专用性 BP为基址指针寄存器，表示数据在堆栈段中的基地址 SP/BP寄存器与SS段寄存器联合使用以确定堆栈段中的存储单元 地址
2. 总线接口部件
⑴ BIU的组成
地址总线A15～A0提供16位I/O口地址 该引脚输出低电平时，表示CPU将访问存储器，这时
地址总线A19～A0提供20位存储器地址
2. 读写控制引脚（续2）
2.1.2 8086CPU寄存器结构
8086的寄存器都为16位，分为：
通用寄存器
8
AX/BX/CX/DX
BP/SP DI/SI
指令指针寄存器 1
IP
标志寄存器
1
PSW
段寄存器
4
CS/SS/DS/ES
掌握通用寄存器的作用,熟悉PSW中各个标志的含义 切实理解存储器组织和存储空间分段的概念
8086 CPU内部寄存器
WR*（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或I/O端口 RD*（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端口读入数据
2. 读写控制引脚（续3）
IO/M*、WR*和RD*是最基本的控制信号 组合后，控制4种基本的总线周期
3.变址寄存器
变址寄存器常用于存储器寻址时提供地址 SI是源变址寄存器 DI是目的变址寄存器 在串操作类指令中，SI和DI具有特别的功能
4.指针寄存器
指针寄存器用于寻址内存堆栈内的数据 SP为堆栈指针寄存器，指示栈顶的偏移地址。SP不能再用于其他 目的，具有专用性 BP为基址指针寄存器，表示数据在堆栈段中的基地址 SP/BP寄存器与SS段寄存器联合使用以确定堆栈段中的存储单元 地址
2. 总线接口部件
⑴ BIU的组成
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、8086/8088 CPU的功能结构
指令指针IP 指令指针寄存器IP，指示代码段中指令的偏移地址 它与代码段寄存器CS联用，确定下一条指令的物 理地址 计算机通过CS : IP寄存器来控制指令序列的执行流 程 IP寄存器是一个专用寄存器
一、8086/8088 CPU的功能结构
49H + 6DH＝B6H，
没有进位：CF = 0
BBH + 6AH＝（1）25H，有进位：CF = 1
一、8086/8088 CPU的功能结构
零标志ZF（Zero Flag） 若运算结果为0，则ZF = 1； 否则ZF = 0
注意：ZF为1表示的结果是0
49H + 6DH＝B6H，结果不是零：ZF = 0
2.3 8086/8088 微处理器
一、8086/8088 CPU的功能结构
16位处理器、40脚的DIP(双列直插)封装。 时钟频率：5MHz、8MHz和10MHz。 20条地址线，有220=1024KB=1MB 寻址能力。
缺口 40功能结构
中断允许标志IF（Interrupt-enable Flag） 用于控制外部可屏蔽中断是否可以被处理器响应： 设置IF＝1，则允许中断； 设置IF＝0，则禁止中断。
CLI指令复位中断标志：IF＝0
STI指令置位中断标志：IF＝1
范围内，无进位 范围外，有溢出
范围外，有进位 范围内，无溢出
一、8086/8088 CPU的功能结构
溢出的判断 判断运算结果是否溢出有一个简单的规则： 只有当两个相同符号数相加（包括不同符号数相减 ），而运算结果的符号与原数据符号相反时，产生 溢出；因为，此时的运算结果显然不正确 其他情况下，则不会产生溢出
溢出和进位 溢出标志OF和进位标志CF是两个意义不同的标志 进位标志表示无符号数运算结果是否超出范围，运 算结果仍然正确； 溢出标志表示有符号数运算结果是否超出范围，运 算结果已经不正确。
一、8086/8088 CPU的功能结构
溢出和进位的对比 例1：49H + 6DH＝B6H 无符号数运算： 73＋109＝182 有符号数运算： 73＋109＝182 例2：BBH + 6AH＝（1）25H 无符号数运算： 187＋106＝293 有符号数运算： －69＋106＝37
一、8086/8088 CPU的功能结构
执行部件EU(Execution Unit) 组成： ① 通用寄存器 ② 标志寄存器 ③ ALU EU 控 ALU ④ EU控制 制 标志寄存器 功能： 指令队列 ① 从指令队列获得指令，译码、执行指令操作。 1 2 3 4 5 6 ② 译码指令、执行算术运算、逻辑运算。 ③ 向BIU提供操作数的内存或I／O端口的地址。 ④ 管理标志寄存器和指令操作数。
标志寄存器 标志（Flag）用于反映指令执行结果或控制指令执 行形式 8086处理器的各种标志形成了一个16位的标志寄存 器FLAGS（程序状态字PSW寄存器）
D31 D21 D18 D16 ID VIPVIF ACVMRF
D14
D11 A P
D0 C
NT IOPL IOPL O D I T S Z
一、8086/8088 CPU的功能结构
方向标志DF（Direction Flag） 用于串操作指令中，控制地址的变化方向： 设置DF＝0，存储器地址自动增加； 设置DF＝1，存储器地址自动减少。
CLD指令复位方向标志：DF＝0
STD指令置位方向标志：DF＝1
一、8086/8088 CPU的功能结构
一、8086/8088 CPU的功能结构
奇偶标志PF（Parity Flag） 当运算结果最低字节中“1”的个数为零或偶数时，PF = 1；否则PF = 0
PF标志仅反映最低8位中“1”的个数是 偶或奇，即使是进行16位字操作
3AH + 7CH＝B6H＝10110110B 结果中有5个1，是奇数：PF = 0
EU 控 制
指令队列
1 2 3 4 5 6
一、8086/8088 CPU的功能结构
总线接口部件BIU(Bus Interface Unit) 组成： 地 ∑ ① 段寄存器(CS、DS、ES、SS) 址 加 ② 指令指针（IP） 法 器 ③ 地址加法器、总线控制 CS 总线 DS ④ 指令队列 控制 SS 逻辑 ES 功能： IP ① 外部总线连接，完成EU所需的总线 指令队列 操作，计算形成20位的物理地址。 ② 从内存储器中取出指令送指令队列 1 2 3 4 5 6 排队。 ③ 按EU的要求读写内存、I/O中的操 作数。
第二章
微处理器系统结构
2.1 微处理器基本功能和结构 2.2 微处理器主要性能指标 2.3 INTEL8086/8088微处理器
2.4 8086/8088微处理器基本时序
2.1 微处理器基本功能和结构
微处理器是微型计算机的核心部件，也称为中央 处理单元，简称CPU（Central Processing Unit）。 它负责微型计算机中各部件的协调，完成指令的执行 和数据处理工作。其主要功能包括： 指令控制：指令执行顺序 操作控制：各部件功能协调 时间控制：各信号时序 数据加工：算术/逻辑运算
执
2
行
一、8086/8088 CPU的功能结构
2、8086/8088 CPU内部寄存器结构
8086内部寄存器有： 8个通用寄存器 4个段寄存器 1个指令指针寄存器 1个标志寄存器
一、8086/8088 CPU的功能结构
通用寄存器 8086的16位通用寄存器是： AX BX CX DX SI DI BP SP 其中前4个数据寄存器都还可以分成高8位和低8位两 个独立的寄存器 8086的8位通用寄存器是： AH BH CH DH AL BL CL DL 对其中某8位的操作，并不影响另外对应8位的数据
AH AL BH BL CH CL DH DL SP BP SI DI AX BX CX DX
一、8086/8088 CPU的功能结构
EU和BIU独立并行流水线工作，比8085串行操作提 高了运行速度。
取指令 1 取指令 2
译码 1
取数据 1
执
取数据 2
行 1
取指令 3
存储 结果
译码 2
取指令 4
1、 8086/8088 CPU的功能结构
两个独立的功能部件：执行部件EU、总线接口部件 BIU。
EU单元
AH AL BH BL CH CL DH DL SP BP SI DI
AX BX CX DX
地 址 加 法 器
∑ CS DS SS ES IP
BIU单元 总线 控制 逻辑 内存
接口
ALU 标志寄存器
一、8086/8088 CPU的功能结构
溢出和进位的应用场合 处理器对两个操作数进行运算时，按照无符号数求 得结果，并相应设置进位标志CF；同时，根据是否 超出有符号数的范围设置溢出标志OF 应该利用哪个标志，则由程序员来决定。也就是说 ，如果将参加运算的操作数认为是无符号数，就应 该关心进位；认为是有符号数，则要注意是否溢出
2.2 微处理器的主要性能指标
微处理器的性能对微型计算机系统起着举足轻 重的影响，微型计算机的很多性能指标都与微处理 器性能直接相关。 微处理器的主要性能指标包括：工作频率、处 理器字长、前端总线速度、地址总线宽度、数据总 线宽度、高速缓冲容量和级数、生产工艺等。
微处理器的主要性能指标
工作频率:包括主频、外频、倍频。主频是微处理器的工作 频率，反映微处理器工作节奏的快慢；外频是指系统总线的 工作频率，它反映外部设备的工作速度；倍频是指微处理器 工作频率对系统总线工作频率的倍数。三者之间的关系可以 用下式表示： 主频＝外频×倍频 处理器字长:反映微处理器单次数据处理能力，字长越长表示 单次处理数据能力越强。 前端总线速度：前端总线指主板芯片组中的北桥芯片与CPU 之间传输数据的通道，因此也称为CPU的外部总线。 它反映 CPU与内存和显示部件之间交换数据的能力，前端总线速度 越快，CPU与外界交换信息的能力越好，有利于提高整体处 理速度。
微处理器的主要性能指标
高速缓冲容量和级数：高速缓存（Cache）是设置在微处理 器内部的一种存储器。由于其存取速度要比内存高一个数量 级，可以达到与微处理器部件同频的工作速度，因此利用高 速缓存可以提高处理器的工作效率。Cache根据速度和位置 不同可分两级或三级。 生产工艺：不同的生产工艺对CPU的功耗和工作频率有较 大影响，生产工艺越先进CPU功耗越低，工作频率越高 其它性能指标：包括特殊指令扩展、超线程、流水线、乱序 执行、动态执行，以及新一代CPU的双核、多核技术等体系 结构方面的技术。而且体系结构对现代微处理器性能的影响 已经超过制造工艺对计算机性能的影响，成为现代微处理器 设计的重要技术指标。
75H + 8BH＝（1）00H，结果是零：ZF = 1
一、8086/8088 CPU的功能结构
符号标志SF（Sign Flag） 运算结果最高位为1，则SF = 1；否则SF = 0
有符号数据用最高有效位表示数据的符号 所以，最高有效位就是符号标志的状态
3AH＋7CH＝B6H，最高位D7＝1：SF＝1 84H＋7CH＝（1）00H，最高位D7＝0：SF＝0
微处理器基本结构
微处理器基本结构包括控制器、运算器、寄存器组等部件。
运算器ALU（Arithmetic Logic Unit）：计算机的核心功能 部件，主要负责算术、逻辑运算等数据加工功能。 控制器CU（Control Unit）：计算机的指挥控制中心，负责 按照一定顺序自动读取程序中的指令，将指令译码后产生相 应控制信号，控制各部件协同工作。 寄存器组RS（Register Set）：是CPU中暂存数据和指令的 逻辑部件，用于临时存放数据或地址。 除此以外，微处理器常常还包括一定的高速缓存部件。