8位数字抢答器(含电路图)

合集下载

电气绘图与电子CAD_绘制八路抢答器电路原理图

电气绘图与电子CAD_绘制八路抢答器电路原理图

绘制八路抢答器电路原理图
将NSC Logic Arithmetic.IntLib库文件作为当前库,开始放置元 件D6。在放的过程中,按住【Tab】键进入元件属性编辑对话框, 编辑元件的编号D6和封装。 将FSC Interface Display Driver.IntLib库文件作为当前库,开始 放置元件D7。在放的过程中,按住【Tab】键进入元件属性编辑 对话框,编辑元件的编号D7和封装。
绘制八路抢答器电路原理图
搜索范围有两种,一种是在已经安装(Available libraries) 的库文件中搜索,另一种是搜索某一路径下的所有库文件。一般 选择后一种即选择在某一路径下搜索,需要设置右边的搜索路径, 下拉文件夹图标可以选择库文件的安装路径, AD10软件安装后, 所有的库文件均安装在C:\Program files\Altium Designer 10\Library。选中路径下的【Include Subdirectories】选项将 包括文件夹里的子文件夹,搜索的范围更广。
《电气绘图与电子CAD》课程
绘制八路抢答器电路原理图
八路抢答器电路工作原理
锁存在锁存器输出端的低电平送到优先编码器74F148PC进 行编码,编成的二进制代码再送到BCD码七段译码驱动器 DM74LS247N,最后送到共阳极的七段数码管,显示相应的数 字。当8个按键都没有按下时,由于锁存器输出端都是高电平, 经过74FC30PC后使DM74LS247N的熄灭控制端得到低电平,因 此数码管不显示。其电路如图7-3所示。
绘制八路抢答器电路原理图
图7-8 【Document Options】对话框
绘制八路抢答器电路原理图
步骤四 在原理图纸上放置元器件
原理图上共有59个元器件,详细元器件清单见表7-1。

8路抢答器电路制作原理分析

8路抢答器电路制作原理分析
3)抢答器对抢答选手动作的先后有很强的分辨能力,即使他们的动作仅相差几 毫秒,能分辨出抢答的先后来,即不显示后动作的选手编号。 4)主持人具有手动控制开关,可以手动清零复位,为下轮抢答做准备。
由CD4511构成的8路抢答器的工作原理
开关及二极管构 成的编码器
显示译码 器CD4511
七段数码显示器
主持人控 制的复位 开关
LOGO
8路抢答器的制作原理分析
采用CD4511数字集成电路制作的数字显示8路抢答器
设计要求: 1)设计一个可供8名选手参加比赛的8路数字显示抢答器,它们的编号分别为1 、2、3、4、5、6、7、8,各用一个抢答按钮,编号与参赛者的号码对应。 2)抢答器具有数据锁存功能,并将锁存的资料用LED数码管显示出抢答成功者 的号码。
1N4148
U1
2.5 V 7
1 2 6
DA DB DC DD
OA OB OC OD OE OF OG
13 12 11 10 9 15 14
4511BD_5V
2)显示译码器CD4511
LT:3脚是测试输入端,当BI=1,LT=0 时, 译码输出全为1,不管输入 DCBA 状态如何,七 段均发亮,显示“8”。它主要用来检测数码管 是否损坏。 1 2 BCD码输入端 BCD码输入端 9 10 显示输出端 显示输出端
1N4148 D14 1N4148
X3 R5 100kΩ
2.5 V
2N2222A
RPACK 7
1)抢答器开关及编码电路如图
VCC 5V SB1 D1 Key = 1 SB2 D2 Key = 2 SB3 1N4148 D3 1N4148 Key = 3 SB4 D4 1N4148 D5 Key = 4 SB5 1N4148 D6 1N4148 D7 Key = 5 SB6 1N4148 D8 1N4148 D9 Key = 6 SB7 1N4148 D10 1N4148 D11 Key = 7 SB8 Key = 8 1N4148 D12 1N4148 R1 R2 R3 R4 10kΩ 10kΩ 10kΩ 10kΩ X3 X4 2.5 V

基于51单片机的8路抢答器

基于51单片机的8路抢答器

基于51单片机的8路抢答器摘要此次设计提出了用AT89S51单片机为核心控制元件,设计一个简易的抢答器,本方案以AT89S51单片机作为主控核心,与晶振、数码管、蜂鸣器等构成八路抢答器,利用了单片机的延时电路、按键复位电路、时钟电路、定时/中断等电路,设计的八路抢答器具有实时显示抢答选手的号码和抢答时间的特点,还有复位电路,使其再开始新的一轮的答题和比赛,同时还利用汇编语言编程,使其实现一些基本的功能。

本设计的系统实用性强、判断精确、操作简单、扩展功能强。

它的功能实现是比赛开始,主持人读完题之后按下总开关,即计时开始,此时数码管开始进行30s的倒计时,直到有一个选手抢答时,对应的会在数码管上显示出该选手的编号和抢答所用的时间,同时蜂鸣器也会发出声音,以提示有人抢答本题,如果在规定的60s时间内没有做出抢答,则此题作废,即开始重新一轮的抢答。

在抢答和回答时间的最后5s,蜂鸣器都会给予报警提示。

关键词:单片机、AT89S51、抢答器目录第一章前言 (1)第二章各模块的选择和论证 (3)2.1抢答器显示模块选择 (3)2.2 控制器选择 (4)2.3 键盘选择 (5)2.4 时钟频率电路的设计 (7)2.5 复位电路的设计 (7)2.6 报警电路 (8)2.7 AT89C51单片机简单概述 (8)2.7.1 AT89C51单片机的结构 (8)2.7.2 AT89C51单片机管脚说明 (9)第三章模块最终方案的设计 (12)3.1总体设计思路 (12)3.2 功能介绍 (12)3.3 抢答器的软件设计 (12)3.4 数码显示软件设计 (13)第四章系统调试与仿真 (15)4.1 软件调试问题分析 (15)4.2 Proteus 仿真 (16)第五章电路板的制作与检查 (17)5.1 焊接的问题及解决 (17)第六章总结 (18)6.1 论文总结 (18)6.2 工作展望 (19)参考文献、资料索引 (20)致谢 (21)附录 (22)附录一主程序清单 (22)附录二单片机八路智能抢答器原理图 (32)附录三 Proteus仿真原理图 (33)第一章前言单片机又称单片微控制器,它不是完成某一个逻辑功能的芯片,而是把一个计算机系统集成到一个芯片上。

8位竞赛抢答器课程设计

8位竞赛抢答器课程设计

目录1. 原理分析(by 张潇) (2)1.1 设计任务 (2)1.2 性能指标 (2)1.3 工作原理 (2)2. 方案选择(by 张潇) (3)2.1 方案设定 (3)2.2 方案比较 (3)2.3 方案选择 (3)3. 电路原理图绘制及仿真(by 王倩) (3)3.1 所需元器件型号及数量 (3)3.2 电路原理图 (4)3.3 电路仿真结果 (5)4. Pcb图绘制(by 朱文广) (5)4.1 pcb绘制步骤 (5)4.2 pcb绘制原则 (5)4.3 8路抢答器pcb图 (7)5. 综合调试(by 朱文广) (7)5.1 软件调试 (7)5.2 硬件调试 (9)6. 总结(by 王倩) (10)附录1:电路仿真图 (11)附录2: 8路抢答器完整程序 (12)1.1 设计任务以单片机为核心,设计一个8位竞赛抢答器,同时供8名选手或8个代表队比赛。

设置一个系统清除和抢答控制开关S,开关由主持人控制。

抢答器具有锁存与显示功能。

即选手按按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。

抢答器具有定时抢答功能,且一次抢答的时间可由主持人设定。

参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。

如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。

1.2 性能指标电源电压:直流5V±10%选手组数:2-8组初始抢答倒计时:20s初始回答倒计时:30s倒计时范围:1-99s可设倒计时提示时间:最后5s1.3 工作原理八路数字抢答器原理框图如图1所示,其工作原理为:接通电源后,主持人未按下开始抢答,抢答器处于禁止状态,数码管显示“----”;主持人宣布“开始”同时按下开始抢答按键,抢答倒计时开始计时,扬声器给出声响提示。

选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。

单片机课程八路抢答器设计(含源程序)

单片机课程八路抢答器设计(含源程序)

武汉工程大学——课程设计报告设计题目:基于单片机八路抢答器设计系(院):电气院专业:测控技术与仪器年级 (班):09级测控02班学号:***********名:******:***2012年 12月 12日目录目录 (2)摘要 (3)一、设计任务与要求......................................... 错误!未定义书签。

二、方案设计与论证......................................... 错误!未定义书签。

三、硬件电路设计 (5)3.1抢答器的电路框图 (5)3.2 单元电路设 ........................................... 错误!未定义书签。

3.3外部震荡电路.......................................... 错误!未定义书签。

3.4报警电路设计.......................................... 错误!未定义书签。

四、软件设计................................................ 错误!未定义书签。

4.1系统主程序设计 (7)4.2主程序清单 (8)五、仿真过程与仿真结果 (11)5.1用到了keil软件仿真 (11)5.2 Proteus仿真 (11)5.3用DXP连接原理 (11)5.4用DXP连接PCB图...................................... 错误!未定义书签。

六、安装与调试.............................................. 错误!未定义书签。

6.1制作PCB电路板流程......................... 错误!未定义书签。

6.2器件选型方案的详细清单 (12)6.3调试.................................................. 错误!未定义书签。

数字电路CD4511八路抢答器1

数字电路CD4511八路抢答器1

贵州航天职业技术学院. . . .指导老师:周庆国计算机应用技术(2)班姓名:林上靖学号;A123GZ0530102009 完成日期:2013.6.8前言当今的社会竞争日益激烈,选拔人才,评选优胜,知识竞赛之类的活动愈加频繁,而在竞赛中往往分为几组参加,这时针对主持人提出的问题,如果要是让抢答者用举手等方法,这在某种程度上会因为主持人的主观误断造成比赛的不公平性。

比赛中为了准确、公正、直观地判断出第一抢答者,这就要有一种抢答设备作为裁判员,这就必然离不开抢答器。

抢答器是一种应用非常广泛的设备,在各种竞赛、抢答场合中,它能迅速、客观地分辨出最先获得发言权的选手。

早期的抢答器只由几个三极管、可控硅、发光管等组成,能通过发光管的指示辩认出选手号码。

现在大多数抢答器均使用单片机或数字集成电路,并增加了许多新功能,如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。

简易逻辑数字抢答器由主体电路与扩展电路组成。

优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。

通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。

数字抢答由主体电路与扩展电路组成。

主体电路包括两部分:一部分是优先编码电路、锁存器、译码电路将参赛队的输入信号在显示在LED上的输出电路;另一部的分式控制电路和报警电路。

通过布线、调试等工作后抢答器成形。

随着科学技术的不断发展,促使人们学科学、学技术、学知识的手段多种多样。

抢答器作为一种工具,已广泛应用于各种智力和知识竞赛场合,当今的社会竞争日益激烈,选拔人才,评选优胜,知识竞赛之类的活动愈加频繁,那么也就必然离不开抢答器。

因此抢答器是机关学校、电视台等单位开展智力竞赛活动必不可少的设备,通过抢答者的按键、数码显示等能准确、公正、直观地判断出优先抢答者。

本产品采用了数字显示器直接指示,自动锁存显示结果,并自动复位的设计思想,由数字电路以及外围电路组成,分为八路抢答;在抢答同时附有声音输出接口,提示主持人此时已完成这次的抢答。

单片机课程设计8路竞赛抢答器

单片机课程设计8路竞赛抢答器

课程设计任务书1 设计内容⒈设计一个智力竞赛抢答器,可同时供8名选手或8个代表队参加比赛,他们的编号分别是1、2、3、4、5、6、7、8,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S0、S1、S2、S3、S4、S5、S6、S7。

⒉给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。

⒊抢答器具有数据锁存和显示的功能。

抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时蜂鸣器给出音响提示。

此外,要封锁输入电路,禁止其他选手抢答。

优先抢答选手的编号一直保持到主持人将系统清零为止。

4.用中小规模集成电路组成智力竞赛抢答器电路,画出各单元电路图和总体逻辑框图,正确描述各单元功能,合理选用电路器件,画出完整的电路设计图以及写出设计总结报告2 设计要求⒈抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如30s)。

当节目主持人启动“开始”键后,要求定时器立即减计时,并用显示器显示,同时蜂鸣器发出声响。

⒉参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。

⒊如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器上显示00。

摘要抢答器作为一种工具,已广泛应用于各种智力和知识竞赛场合。

工厂、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。

在我校举行的各种竞赛中我们经常看到有抢答的环节,举办方多数采用让选手通过举答题板的方法判断选手的答题权,这在某种程度上会因为主持人的主观误断造成比赛的不公平性。

但抢答器的使用频率较低,且有的要么制作复杂,要么可靠性低。

作为一个单位,如果专门购一台抢答器虽然在经济上可以承受,但每年使用的次数极少,往往因长期存放使(电子器件的)抢答器损坏,再购置的麻烦和及时性就会影响活动的开展,为解决这个问题,我们小组准备就本次大赛的机会制作一个低成本但又能满足学校需要的八路数显抢答器。

基于AT89C52的简易8路抢答器

基于AT89C52的简易8路抢答器

基于AT89C52的简易八路抢答器一、题目基于AT89C52的简易八路抢答器 二、设计要求1、 能实现8位选手抢答;2、 主持人控制抢答的开始和清零;3、 一位选手抢答后另外的选手抢答无效;4、 主持人或选手按键时伴随着蜂鸣器的响声;5、 主持人按下抢答开始按钮后有15秒倒计时抢答限制时间,倒计时结束后不能再抢答;6、 15秒抢答倒计时结束后仍无人回答时,蜂鸣器持续响2秒;7、 选手抢答后有30秒回答限制时间。

三、系统组成四、电路设计1. 主控芯片本设计使用AT89C52作为主控芯片,AT89C52AT89C52复位电路 振荡电路4位LED抢答按键电路主持人控制电路蜂鸣器电路是美国Atmel公司生产的低电压、高性能CMOS 8位单片机,片内含8KB的可反复檫写的程序存储器和12B的随机存取数据存储器(RAM),器件采用Atmel公司的高密度、非易失性存储技术生产,兼容标准MCS-51指令系统,片内配置通用8位中央处理器(CPU)和Flash存储单元。

其有以下主要工作特性:1)片内程序存储器内含8KB的Flash程序存储器,可擦写寿命为1000次;2)片内数据存储器内含256字节的RAM;3)具有32根可编程I/O口线;4)具有3个可编程定时器;5)中断系统是具有8个中断源、6个中断矢量、2个级优先权的中断结构;6)串行口是具有一个全双工的可编程串行通信口;7)具有一个数据指针DPTR;8)低功耗工作模式有空闲模式和掉电模式;9)具有可编程的3级程序锁定位;10)AT89C52工作电源电压为5(1+0.2)V,且典型值为5V;11)AT89C52最高工作频率为24MHz。

在本设计中,AT89C52引脚的P0端口接4位LED数码管段选端,P2.0—P2.3接4位LED数码管位选端,P1端口接8个抢答按键,P3.0端口接抢答开始按键,P3.1端口接清零按键,P3.7接蜂鸣器驱动电路。

2.时钟与复位电路启动复位使CPU及系统各部件处于确定的初始状态,并从初态开始工作。

八路抢答器设计仿真

八路抢答器设计仿真

数字式竞赛抢答器摘要74系列常用集成电路设计的八路数显抢答器的电路主要由五部分组成:数字抢答电路、译码显示电路、可预置时间的定时电路、报警电路以及秒脉冲产生电路。

其中数字抢答电路包括了编码电路和锁存电路,实现了对信号编码和锁存的功能,防止二次抢答的问题;译码显示电路能将抢答到的选手编号直观地显示出来;在定时电路中,主持人可通过时间预设开关预设供抢答的时间,且系统将完成自动倒计时;报警电路则起到声报警功能,当在规定的时间内无人抢答时,系统中的蜂鸣器将发出警报声,提示主持人本轮抢答无效,实现报警功能;秒脉冲产生电路用于为定时电路提供一个频率为1Hz的标准时钟信号。

该抢答器不仅具有智能化的特点,同时采用数字式显示显得很直观,使得运用范围较广且很方便。

关键词:抢答器编码锁存1原理电路的设计1.1基于74系列集成电路的抢答器设计1.1.1设计原理总体方框图如图2所示:图2 抢答器原理框图电路分为主体电路和拓展电路。

主体电路完成基本强大功能,即开始抢答当选手按抢答按钮时,能显示选手的编号,同时能封锁输入电路。

拓展电路完成定时抢答功能。

1.1.2优缺点该电路设计较为复杂,但原理简单,思路明确,而且价格便宜。

其中所用的元件正好是我们在本学期学过的,可以让我们进一步熟悉其功能。

经过综合分析,我决定使用第三种方案作为我的设计方案。

1.2单元电路设计1.2.1抢答电路设计如图3所示为抢答电路图。

电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。

该电路主要完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号(显示电路采用七段数字数码显示管);二是禁止其他选手按键,其按键操作无效。

工作过程:开关S置于"清除"端时,RS触发器的 R、S端均为0,4个触发器输出置0,使74LS148的优先编码工作标志端=0,使之处于工作状态。

当开关S置于"开始"时,抢答器处于等待工作状态,当有选手将抢答按键按下时(如按下S5),74LS148的输出经RS锁存后,CTR=1,RBO =1,七段显示电路74LS48处于工作状态,4Q3Q2Q=101,经译码显示为“5”。

8路抢答器设计(含完整图)

8路抢答器设计(含完整图)

数字电路课程设计报告8路数字抢答器1.概述抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~ S7表示。

另外设置系统清除开关一个,该开关由主持人控制。

抢答器具有锁存与显示功能。

即选手按动按钮,锁存相应的编号,扬声器发出声响提示,并在七段数码管上显示选手号码。

选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清零为止。

当主持人按下清除键后,参赛选手可以进行抢答,同时倒计时电路开始倒计时,抢答有效时,红灯亮,倒计时停止,显示器上显示选手的编号,并保持到主持人将系统清零为止。

2、8路数字抢答器各主要芯片介绍2.1、74LS14874LS148是一个8线—3线优先编码器。

74LS148外部管脚图、真值表如图所示:图一 74ls148 真值表由表不难看出,在0=S 电路正常工作状态下,允许70~I I 当中同时有几个输入端同时为低电平,即有编码输入信号。

7I 的优先权最高,0I 的优先权最低。

当07=I 时,无论其它输入端有无输入信号(表中以x 表示),输出端只给出7I 的编码,即000012=Y Y Y ,当74LS148的功能表输 入输 出S0I 1I 2I 3I 4I 5I 6I 7I2Y 1Y 0Y S Y EX Y1 0 0 0 0 0 0 0 0 0 x x x x x x x x 1 1 1 1 1 1 1 1 x x x x x x x 0 x x x x x x 0 1 x x x x x 0 1 1 x x x x 0 1 1 1 x x x 0 1 1 1 1 x x 0 1 1 1 1 1 x 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0U CC Y EX Y S I 3 I 2 I 1 I 0 Y 0I 4I 5I 6I7S Y 2Y 1GND 图2 74LS148管脚图16 9 74LS148 1 80167==I I 、时,无论其它输入端有无输入信号,只对6I 编码,即输出为001012=Y Y Y 。

CD4511八路数显抢答器

CD4511八路数显抢答器
三、所需器材
1、仪表工具:直流稳压电源、万用表、常用工具一套、电烙铁、烙铁架、镊子等。
2、八路数显抢答器套件
要求每人一套,并多准备几套备用。
3、元件清单
位号
名称
规格
数量
R1~R6
电阻器
10K
6
R7
电阻器
100K
1
R8
电阻器
1K
1
R9~R15
电阻器
470
7
D1~D17
二极管
1N4148
17
C1
电解电容器
电原理图
仿真图
100uF
1
S1~S9
轻触式按键
6×6×10mm
9
Q1
三极管
9013
1
IC1
集成电路
4511
1
IC座
16P
1
DS1
数码管
一位、红色
1
LS1
有源蜂鸣器
3.5~5.5V
1
X1
电源接线座
2P
1
PCB板
70×80mm
1
四、安全文明操作要求
1、严禁带电操作(不包括调试),保证人身安全。
2、工具摆放有序。
3、使用仪器、仪表时,应选用合适的量程,防止损坏仪器,仪表。
电路原:
该抢答器电路可同时进行八路优先抢答。按键按下后,蜂鸣器发声,同时(数码管)显示优先抢答者的号数,抢答成功后,再按按键,显示不会改变,除非按复位键。复位后,显示清零,可继续抢答。S1~S8 为抢答键;S9 为复位键;CD4511 是一块含BCD—7 段锁存/译码/驱动电路于一体的集成电路,其中1、2、6、7 为BCD 码输入端,9~15 脚为显示输出端,3 脚(LT)为测试验出端,当"LT"为0 时,输出全为1,4 脚(BI)为消隐端,BI 为0 时输出全为0,5 脚(LE)为锁存允许端,当LE 由"0"变为"1"时,输出端保持LE 为0时的显示状态。16 脚为电源正,8 脚为电源负。整个电路可以采用3.5-5.5V直流供电。

八路抢答器数电设计论文

八路抢答器数电设计论文

电子课程设计——8路抢答器学院电子信息工程学院专业、班级学校太原科技大学姓名指导老师2010年12月目录一、设计任务与要求 (3)........................................................................二、总体框图 (3)........................................................................三、选择器件 (3)........................................................................四、功能模块 (10)........................................................................五、总体设计电路图 (13)........................................................................六、心得体会 (16)………………………………………………………………一、设计任务与要求1、设计一个八路抢答器。

2、当8个按键中的任何一个按下的时候,有对应的信号指示,有对应的信号指示,并其他7个抢答按键不再有效。

3、只有复位按键按下后才能使显示信号消失,并将抢答按键解锁,进入下一次抢答。

4、能显示抢答者的编号,并进行声音提示。

二、总体框图设计方案的电路由输入电路、优先编码电路、锁存电路、控制电路、译码显示电路以及音响提示电路组成。

其框图如下这种方案是选用优先优先编码器将抢答者选出,然后送入锁存器,锁存器输出经过译码显示,显示出抢答者的编号。

控制电路将编码器编码器置于禁止状态,不准许其他竞赛者抢答。

三、选择器件U174LS148NA09A110A211GS 1434455623127867EO 13EI120174LS148优先编码器功能表从上图可以看出:1、输入信号低电平有效,当多个输入有效时,对最大输入数字进行优先编码。

课程设计任务书-八路抢答器(仅供参考)

课程设计任务书-八路抢答器(仅供参考)
2011年11月16日:进行设计,并制、装完电路板(教师检查装完的板子);
2011年11月26日:此阶段调试,完成项目全部调整与测试工作,撰写设计报告;
2011年12月16日:统一进行实物验收,上交课程设计报告(格式、内容必须符合);
项目验收方式:
1、在规定的时间统一进行验收,验收时同时交设计报告。
李群芳、张士军、黄建,《单片微型计算机》(第三版),电子工业出版社,2008
3、完成形式:
(1)、设计与制作可供实际检测的实物样机。
(2)、完成课程设计报告。
进度要求:(一阶段完成设计、二阶段检查电路板、三阶段完成调、测试、撰写论文、四阶段验收。)
2011年11月6日:完成电路设计;上交电路图与元件清单供老师检查和备料;
1、主要技术要求:
(1)设计一个可供8人进行抢答的抢答器。
(2)系统设置复位按钮,按动后,重新开始抢答。
(3)抢答器开始时数码管显示序号A(Action),选手抢答实行优先显示,优先抢答选手的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号,同时发出音响。,并且不出现其他抢答者的序号。
(4)当主持人启动“开始”开关后,定时器开始由5减计时(数码管显示5、4、3、2、1、A)。
2、学生提供实物作品交验时要同时附上一份整理打印好的指标自测记录表;
3、软件项目要上机运行检验,验收时提供一份打印的操作与功能简要说明。
(5)数码管显示A时选手可以抢答,这时定时器停止工作,显示器上显示选手的号码并保持到主持人按复位键。
2、参考文献
童诗白.《模拟电子技术基础》.清华大学电子学教研组编.第二版,北京:高等教育出版社,1988
李瀚荪,《电路分析基础》(第四版)北京:高等教育出版社,2006

《数字逻辑电路》多路电子抢答器的设计

《数字逻辑电路》多路电子抢答器的设计

《数字逻辑电路》多路电子抢答器的设计1 整机设计1.1 设计要求结合所学数电知识设计一个智力竞赛抢答器,供八个选手参加比赛使用,且主持人可控制抢答的开始。

1.1.1设计任务根据要求设计制作一个八人抢答器。

1.1.2性能指标要求给主持人一个控制开关,用来控制系统的清零和抢答开始(蜂鸣器响)。

抢答器具有数据锁存和显示功能,有选手按动抢答按钮(停止蜂鸣),编号立即锁存,并在LED数码管上显示选手编号,此外,要封锁输入电路,禁止其他选手抢答。

1.2 整机实现的基本原理及框图1.2.1基本原理SW2到SW9为八位选手的抢答开关,SW1单刀双掷开关设为主持人控制开关。

当主持人控制开关置于清零状态时,RS触发器的R端为低电平,输出端全部为低电平。

于是4511的BI为高,显示器灭灯;74LS148处于工作状态,此时锁存电路不工作。

当SW1置于开始状态,优先编码电路和锁存电路同时处于工作状态。

74LS279的1R、1S均为高电平,由真值表可知,输出1Q为低电平,从而使74LS148输入使能端为低电平有效,即抢答器处于等待工作状态。

若有选手(假设为3号选手)按动抢答开关(即闭合SW4),此时优先编码器74LS148输入端I3接低电平有效,则输出A2A1A0为100,A2A1A0分别接至3S、2S、1S,根据RS锁存器真值表,1Q2Q3Q输出分别为110,从而4511的输入端DCBA为0011,经4511译码,显示器上显示“3”。

与此同时,当74LS148输入端有一个为低电平时,GS为低电平有效,即标志译码器处于工作状态,从而使4S为0,此时4Q输出为高电平,致使EI为高电平,74LS148处于禁止工作状态,其他选手抢答按钮的输入信号不会被接受。

这就保证了抢答者优先性以及抢答电路的准确性。

抢答结束后,主持人开关置于清零状态,数码管变灰,一切恢复初始状态,以便进入下一轮抢答环节。

1.2.2总体框图2 各功能电路实现原理及电路设计74LS148优先编码器此芯片为8线-3线优先编码器,在优先编码器电路中,允许同时输入两个以上编码信号。

八路抢答器实验报告

八路抢答器实验报告

八路抢答器设计与制作一、电路功能1.主持人控制抢答器工作。

2.抢答有效时间为主持人按下按键后5秒内,其他时间按动抢答键无效。

3.抢答选手编号为0、1、2、3、4、5、6、7。

抢答开始后,若五秒内有人抢答,则由LED数码管显示最先抢答选手编号,否则无显示。

4.抢答开始后由蜂鸣器发出5声1秒的提示音,若在5秒内有人抢答,蜂鸣器立刻停止提示音。

并显示抢答选手编号。

二、电路基本参数输入电压Vcc=5v三、电路原理框图图3-1 八路抢答器组成电路四、设计要求5.有八个抢答按键,一个主持人控制按键。

6.抢答有效时间为主持人按下按键后5秒内,其他时间按动抢答键无效。

7. 抢答选手编号为0、1、2、3、4、5、6、7。

抢答开始后,若五秒内有人抢答,则由LED 数码管显示最先抢答选手编号,否则无显示。

8. 抢答开始后由蜂鸣器发出5声1秒的提示音,若在5秒内有人抢答,蜂鸣器立刻停止提示音。

五、 电路原理图及工作原理介绍电路原理图如图2-1所示。

图2-1八路抢答器原理图图中70K K -为8个抢答按键。

74LS148为8线/3线优先编码器,其逻辑功能如表2-1所示。

8路输入信号70D D -以及编码输出信号70A A -均为负逻辑。

EI 为使能控制端,低电平有效,当EI=0时,正常编码,否则所有输出端均为高电平。

当EI=0时,且70D D -有输出时,0s =G ,否则1s =G ,可见GS 为低电平时74LS148正常编码且有输入。

当EI=0时,且70D D -无输入时,EO=0,可见EO 为低电平时表示74LS148正常编码且无输入。

74LS279为4RS 触发器,输入信号低电平有效。

其中,第一和第三RS 触发器有两个置1端。

看8K 为主持人控制键,按下8K 将第一至第三RS 触发器复位,将第四RS 触发器置1。

在正常抢答期间,74LS279作为锁存器,将编码输出70A A -和GS 锁存,其中02A A -反相输出,从而将负逻辑编码变为正逻辑,GS 同相输出。

最新毕业设计(论文-基于at89c51单片机的八路多功能抢答器设计

最新毕业设计(论文-基于at89c51单片机的八路多功能抢答器设计

目录摘要 (2)绪论 (4)1 抢答器系概述 (6)1.1抢答器的功能模块 (6)1.2抢答器的工作原理 (8)1.3抢答器的特点及组成 (11)2硬件设计 (11)2.1硬件详细清单 (11)2.2 抢答器总电路图 (13)2.3 AT89C51的内部结构和功能 (14)2.4 晶体振荡器和电容的设计 (16)2.5 七段数码管显示电路的设计 (17)2.6 扬声器的设计 (17)2.7 按钮的设计 (18)2.8 芯片74HC30、74LS04的设计 (19)3软件设计 (19)3.1 软件系统结构图和程序流程图 (19)3.2 程序分析 (21)结束语 (41)致谢 (43)参考文献 (46)附录 (48)摘要在以往企业或学校举行知识竞赛中,都是主持人读题,观众选手得安静仔细听题目,有条件的花上万元买个电子抢答器,算是给知识竞赛赛场添彩了。

现实中大多数是依靠主持人发挥水平,但选手和观众要渴望类似跟电视台搞的知识竞赛中的效果一样是难以实现的。

而我们设计的抢答器节省的不小的开支,还能直观公正的看清哪位选手先抢答到题并有主持人来往下读题目。

它的功能实现是由主持人按键来控制总开关,在抢答中,只要主持人按下开始后抢答才有效,如果在开始抢答前抢答为无效;抢答限定时间和回答问题的时间可在1-99s设定;可以显示是哪位选手有效抢答和无效抢答,正确按键后有声音提示;抢答时间和回答问题时间倒记时显示,满时后系统计时自动复位及主持人强制复位;按键锁定,在有效状态下,按键无效非法。

本次设计是用AT89C51单片机为核心控制元件,设计一个八路多功能抢答器。

以AT89C51单片机作为主控核心,与芯片74LS04、74HC30;扬声器等等构成硬件操作,再利用汇编语言来编程,来控制抢答器的功能实现。

这次设计的系统实用性强、判断精确、操作简单、扩展功能强。

关键词:抢答器 AT89C51 汇编语言计时绪论在知识竞赛中,特别是做抢答题时,在抢答过程中,为了更确切的知道哪一组或哪一位选手先抢答到题,必须要有一个系统来完成这个任务。

八路抢答器电路图

八路抢答器电路图

(2)定时电路图11、3 可预置时间的定时电路由节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供。

可预置时间的电路选用十进制同步加减计数器74LS192进行设计,具体电路如图11、3所示。

(3)报警电路由555定时器和三极管构成的报警电路如图11、4所示。

其中555构成多谐振荡器,振荡频率fo=1.43/[(RI+2R2)C],其输出信号经三极管推动扬声器。

PR为控制信号,当PR为高电平时,多谐振荡器工作,反之,电路停振。

图11、4 报警电路(4)时序控制电路时序控制电路是抢答器设计的关键,它要完成以下三项功能:①主持人将控制开关拨到"开始"位置时,扬声器发声,抢答电路和定时电路进人正常抢答工作状态。

②当参赛选手按动抢答键时,扬声器发声,抢答电路和定时电路停止工作。

作者:未知发表日期:2006-2-25 10:46:01 点击:1858次一、设计任务与要求1. 抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~ S7表示。

2. 设置一个系统清除和抢答控制开关S,该开关由主持人控制。

3. 抢答器具有锁存与显示功能。

即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。

选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。

4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如30秒)。

当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右。

5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。

6. 如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。

二、预习要求1.复习编码器、十进制加/减计数器的工作原理。

课程设计---八路智力竞赛抢答器的设计

课程设计---八路智力竞赛抢答器的设计

摘要抢答器是一种常见的电子产品,尤其是在各类智力竞猜中,为了实现选手的公平性,性能优良的抢答器往往更能得到各单位的青睐。

这里通过两种设计方案的对比,最终选定了用单片机实现抢答器电路。

由于单片机具有可编程定时器和中断设备,便于实现编程和时间的精确控制。

所用方案电路结构简单,易于实现,它用4个七段数码管来显示,且具有简单精准的报警电路。

所选方案的一个很重要的特点在于具有灵活性,主持人可以根据题目难易进行时间设定,这样进一步保证了公平性。

由于它具有成本低廉,结构简单,且性能优良的诸多优点,必定会得到广泛的应用。

关键词:抢答器,单片机,七段数码管,时间设定目录一方案的概述 (1)1.1 设计内容及要求 (1)1.1.1 设计内容 (1)1.1.2 设计要求 (1)1.2 设计方框图 (2)1.3 抢答器的程序流程 (3)二抢答器单元设计及其说明 (8)2.1主要芯片的介绍 (8)2.2程序流程图 (10)2.3 MAX7219 (12)2.3.1 MAX7219引脚说明 (12)2.3.2 基本的工作方法 (13)2.3.3 MAX7219初始化 (14)2.3.4 部分程序功能介绍 (14)2.4LCD简介 (16)2.4.1LCD和LED的区别 (16)2.4.3显示电路设计和LCD的引脚功能说明 (17)2.4.4液晶显示模块 (18)三抢答器电路原图及仿真 (20)3.1抢答器原理图 (20)3.2仿真软件介绍 (21)3.3仿真测试效果 (22)设计小结............................................ 错误!未定义书签。

参考文献............................................ 错误!未定义书签。

附录一.............................................. 错误!未定义书签。

附录二.............................................. 错误!未定义书签。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

天津职业大学八路抢答器电路设计报告学院:电子信息工程学院专业:应用电子技术班级:电子1班姓名:吴凡樊德帅:2014年6月30日一、课程设计的内容设计一个8位数字抢答器。

二、课程设计的要求与数据设计要求包括:1.抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~ S7表示。

2. 设置一个系统清除和抢答控制开关S,该开关由主持人控制。

3. 抢答器具有锁存与显示功能。

即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。

4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30秒)。

当主持人启动"开始"键后,定时器进行减计时。

5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。

6. 如果定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定时显示器上显示00。

三、课程设计应完成的工作1. 利用各种电子器件设计8位数字抢答器;2. 利用DE2板对所设计的电路进行验证;3. 总结电路设计结果,撰写课程设计报告。

四、应收集的资料及主要参考文献[1] 陈永浦. 数字电路基础及快速识图[M]. 人民邮电出版社, 2006. 275-277.[2] 侯建军. 数字电路实验一体化教程[M]. 北京清华大学出版社, 2005. 77[3] 范文兵. 数字电子技术基础[M]. 北京清华大学出版社, 2008.1 设计任务目的及要求1.1 设计目的通过课程设计,对数字逻辑的基本内容有进一步的了解,特别是时序逻辑电路的设计。

能把上学期学到的数字逻辑理论知识进行实践,操作。

在提高动手能力的同时对常用的集成芯片有一定的了解,在电路设计方面有感性的认识。

而且在进行电路设计的时候遇到问题,通过独立的思考有利于提高解决问题的能力。

在经过课程设计后,更明白数字逻辑电路设计的一般方法,以及在遇到困难怎么排除问题。

1.2 设计要求我选择的课程任务是设计一个8位数字抢答器。

设计要求包括:1. 抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~ S7表示。

2. 设置一个系统清除和抢答控制开关S,该开关由主持人控制。

3. 抢答器具有锁存与显示功能。

即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。

4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30秒)。

当主持人启动"开始"键后,定时器进行减计时。

5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。

6. 如果定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定时显示器上显示00。

2 工作原理及设计方案抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路,竞赛者可以分为若干组,抢答时各组对主持人提出的问题要在最短的时间内做出判断,并按下抢答按键回答问题。

当第一个人按下按键后,则在显示器上显示该组的号码,同时电路将其他各组按键封锁,使其不起作用。

回答完问题后,由主持人将所有按键恢复,重新开始下一轮抢答。

抢答器具有定时抢答功能,且一次抢答的时间可以由主持人设定(如,30秒)。

当主持人启动"开始"键后,定时器进行减计时。

参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。

如果定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定时显示器上显示00。

因此要完成抢答器的逻辑功能,该电路至少应包括输入开关、数字显示、判别组控制以及组号锁存等部分。

2.1 原理框图图一原理框图2.2 设计思路1. 抢答器供8名选手比赛,分别用8个按钮S0 ~ S7表示。

这个功能只需要通过管脚分配把按钮分配到实验版上的拨动开SW0到SW7关,让每个选手拨动开关后产生相应的信号就可以了。

不同的选手拨动按钮发出信号通过74LS148编码器进行编码,编码后输出信号进行下一步的译码和锁存。

2. 设置一个系统清除和抢答控制开关S,该开关由主持人控制。

在这里首先通过管脚分配把开关S分配到相应一个拨动开关,这个就是开关SW16。

该开关联系到一个相应的线路,这个线路通过与非门连接其他信号,从而达到清零的功能。

3. 抢答器具有锁存与显示功能。

即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。

74LS373具有锁存功能,可以在一个选手按下按钮后进行锁存,其他的选手不能在抢答。

锁存相应的编号时,由于编码器编的是从0到7,如果0号选手抢答,与清零的时候可能造成混淆,所以要加上加法器,对编码器的0到7都加上1。

加法器是用74LS83这样在后面的74LS47译码器上就可以显示1到8的号码。

4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30秒)。

当主持人启动"开始"键后,定时器进行减计时。

74LS192具有减法功能,通过使用74LS192可以对设定的时间进行自减。

只需要给定74LS192秒脉冲就可以。

同时74LS192结合74LS47可以对所设定的抢答时间和选手抢答的时间显示出来。

5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。

选手进行抢答,通过编码器,锁存器,加法器,译码器,显示出来。

当某个选手抢答有效,通过74LS148编码器的GSN端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答,同时把该选手的号码显示在数码管上,同时通过74LS148编码器的GSN端口可以停止74LS192的脉冲,从而让脉冲停止,达到显示抢答时间的效果。

6. 如果定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定时显示器上显示00。

当时间到的时候,减法器74LS192的十位的LDN端口发出一个高电平,在这个端口上连接上一个显示灯,作为报警用。

同时减法器74LS192的十位的BON端口会发出一个低电平,可以连接到脉冲上,让脉冲停止,数码管上显示的是00.2.3 设计流程图图二流程图2.4 设计方案整体的电路可以分为两部分,一个是抢答电路,第二部分是定时,报警电路。

1 .抢答的部分:抢答器供8名选手比赛,分别用8个按钮S0 ~ S7表示。

通过管脚分配把按钮分配到实验版上的拨动开SW0到SW7关,让每个选手拨动开关后产生相应的信号。

不同的选手拨动按钮发出信号通过74LS148编码器进行编码,编码后输出信号进行下一步的译码和锁存。

设置一个系统清除和抢答控制开关S,开关由主持人控制。

通过管脚分配把开关S分配到相应一个拨动开关SW16。

该开关联系到一个相应的线路,这个线路通过与非门连接其他信号,从而达到清零的功能。

抢答器具有锁存与显示功能。

即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。

74LS373具有锁存功能,可以在一个选手按下按钮后进行锁存,其他的选手不能在在有选手抢答后再进行抢答。

锁存相应的编号时,由于编码器编的是从0到7,如果0号选手抢答,与清零的时候可能造成混淆,所以要加上加法器,对编码器的0到7都加上1。

加法器是使用用74LS83,加1后在就可以在数码显示管上显示1到8的号码。

2. 定时抢答功能,和报警部分:一次抢答的时间由主持人设定(如,30秒)。

当主持人启动"开始"键后,定时器进行减计时。

74LS192具有减法功能,通过使用74LS192可以对设定的时间进行自减。

74LS192进行工作的时候需要给定秒脉冲。

同时74LS192结合74LS47可以对所设定的抢答时间和选手抢答的时间显示出来。

参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。

选手进行抢答,通过编码器,锁存器,加法器,译码器,显示出来。

当某个选手抢答有效,通过74LS148编码器的GSN端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答,同时把该选手的号码显示在数码管上,同时通过74LS148编码器的GSN端口可以停止74LS192的脉冲,从而让脉冲停止,达到显示抢答时间的效果。

若定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定时显示器上显示00。

当时间到的时候,减法器74LS192的十位的LDN端口发出一个高电平,在这个端口上连接上一个显示灯,作为报警用。

同时减法器74LS192的十位的BON端口会发出一个低电平,可以连接到脉冲上,让脉冲停止输到加法器上,那么数码管显示的是00。

3 单元电路设计与实现整个电路分为编码单元,锁存单元,加法器单元,设定抢答时间单元,和译码单元五个部分。

3.1 编码单元在选手按动按钮后,发出相应的信号。

使用74LS148对信号进行编码,优先判决器是由74LS148集成优先编码器等组成。

该编码器有8个信号输入端,3个二进制码输出端,输入使能端EI,输出使能端EO和优先编码工作状态标志GS。

其功能表如表5.24.1所示。

从功能表中可以看出当EI=“0”时,编码器工作,而当EI=“1”时,则不论8个输入端为何种状态,输出端均为“1”,且GS端和EO端为“1”,编码器处于非工作状态,这种情况被称为输入低电平有效。

由74LS148集成优先编码器组成的优先判决器如图所示,当抢答开关S1—S7中的一个按下时,编码器输出相应按键对应的二进制代码,低电平有效。

编码器输出AO~A2、工作状态标志GS作为锁存器电路的输入信号,而输入使能端EI端应和锁存器电路的Q0端相联接,目的是为了在EI端为“1”时锁定编码器的输入电路,使其它输入开关不起作用。

具体实现电路为:图四编码单元3.2 锁存单元74LS373功能表:E G D QL H H HL H L LL L X Q上表是74LS373的真值表,表中:L——低电平;H——高电平;X——不定态;Q0——建立稳态前Q的电平;G——输入端,与8031ALE连高电平:畅通无阻低电平:关门锁存。

OE——使能端,接地。

当G=“1”时,74LS373输出端1Q—8Q与输入端1D—8D相同;当G为下降沿时,将输入数据锁存。

那么按照实验的要求,编码器的输入就只有三个,因此只用到Q1到Q3,而Q4接上74LS148的GSN,再和74LS373的输出D4通过与非门连接起来,输到74LS373的G端口。

从而达到锁存的目的。

相关文档
最新文档