3. 实验三 数据通路组成实验

实验三数据通路组成实验

一、实验目的

1.进一步熟悉计算机的数据通路。

2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路。

3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法。

4.锻炼分析问题和解决问题的能力，在出现故障的情况下，独立分析故障现象，并

排除故障。

二、实验电路

图3.3 数据通路实验电路图

数据通路实验电路图如图3.3所示。它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。存储器的指令端口(右端口)不参与本次实验。通用寄存器堆连接运算器模块，本次实验涉及其中的DR1。

由于双端口存储器是三态输出，因而可以直接连接到DBUS上。此外，DBUS还连接着通用寄存器堆。这样，写入存储器的数据由通用寄存器提供，从RAM中读出的数据也可以放到通用寄存器堆中保存。

本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。注意实验中的控制信号与模拟它们的二进制开关的连接。

三、实验设备

1.TEC-5计算机组成原理实验系统1台

2.逻辑测试笔一支（在TEC-5实验台上）

3.双踪示波器一台（公用）

4.万用表一只（公用）

四、故障的分析与排除

数字电路中难免要出现这样或那样的故障。有了故障迅速加以诊断并排除，使电路能正常运行，这是实际工作中经常遇到的事。因此，学会分析电路故障，提高排除故障的能力，是很有必要的。

就数字电路的故障性质而言，大体有两大类：一类是设计中的错误或不当造成的故障；另一类是元件损坏或性能不良造成的。

1.设计错误造成的故障

常见的设计错误有逻辑设计错误和布线错误。

对于布线错误，只要能仔细的进行检查就可以排除。要较快的判断出布线错误的位置，可以通过对某个预知特性点的观察检测出来。例如，该点的信号不是预期的特性，则可以往前一级查找。常见的布线错误是漏线和布错线。漏线的情况往往是输入端未连线或浮空。浮空输入可用三状态逻辑测试笔或电压表检测出来。

对于设计错误，需要在设计中加以留心和克服。首先要遵循的一个原则是：为使系统可靠的工作，从系统的初始状态开始，应该把线路置于信号的稳定电平上，而不是置于信号的前沿或后沿；其次没有出口的悬空状态是不允许存在的；另外设计中应当避免静态和动态的竞争冒险；最后，为便于维修，设计中应考虑把系统设计成具有单步工作的能力。

常见的设计错误包括对于中小规模集成电路中不用的输入端的接法。对一个不用的输入端常忘了接，因而输入端相当于接了有效的逻辑“1”电平。建议将所有不用的“与”门输入端统一接到一个逻辑“1”电平上，将所有不用的“或”门输入端统一接到一个逻辑“0”电平上。计数器不计数和寄存器不寄存信息的问题常常就是由不用的输入端进来的干扰信号引起的。

2.元件损坏造成的故障

一个数字系统，即使逻辑设计和布线都正确无误，但如果使用的元件损坏或性能不良，也会造成系统的故障。这种故障只要更换元件，就能恢复正常运行。除了元件损坏或性能不良之外，数字系统的故障还可能由于虚焊、噪声等原因造成。许多最初是间歇性故障，但最终还是会变成固定性故障。这种故障不是固定的逻辑高电平，就是固定的逻辑低电平，所以通常称之为“逻辑故障”。

实验逻辑测试笔和逻辑脉冲笔（逻辑脉冲产生器）可以方便地查找数字电路中的逻辑故障。一种方法是先使用逻辑测试笔检测关键信号（如时钟、启动、移位、复位等）丢失的地方，这样就把故障隔离到一个小范围内。有了故障的大概范围以后，去掉内部时钟脉冲，改用逻辑脉冲笔向特定的电路节点施加激励信号，观察输出端的状态。有了提供激励的逻辑脉冲笔和响应激励的逻辑测试笔，可以很容易地检查被怀疑的器件的真值表，从而探查出故障地点。

另一种寻找故障的方法，是预先隔离故障。进行的方法如下：从电路始端送入脉冲，在终端检测响应。如果信号未能正确送达，就对每一串电路用同样的方法检查。反复进行，就能将故障点隔离出来。

五、实验任务

1.将实验电路与控制台的有关信号进行连接。

2.用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据：R0＝0FH、

R1＝0F0H、R2＝55H、R3＝0AAH。

3.用8位数据开关向AR送入地址0FH，然后将R0中的数据0FH写入双端口存储器

中。用同样的方法，依次将R1、R2、R3中的数据分别置入RAM的0F0H、55H、

0AAH单元。

4.分别将RAM的0AAH单元数据写入R0，55H单元数据写入R1，0F0H单元数据写

入R2，0FH单元数据写入R3。然后将R0－R3中的数据读出，验证数据的正确性，

并记录数据。

六、实验要求

1.做好实验预习，掌握实验电路的数据通路特点和通用寄存器堆的功能特性。

2.写出实验报告，内容是：

(1)实验目的。

(2)写出详细的实验步骤，记录实验数据。

(3)其他值得讨论的问题。

七、实验步骤及结果

（1）接线

（2）用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据：R0＝0FH、R1＝0F0H、R2＝55H、R3＝0AAH。

1．令K4(WR0)=0，K5(WR1)=0，K6(LDRi)=1，K8(RS_BUS#)=1，K9(SW_BUS#)=0，K10(ALU_BUS#)=1，K11(RAM_BUS#)=1，K13(CEL#)=1。置SW7－SW0=0FH，按QD按钮，将0FH写入R0。

2．令K4(WR0)=1，K5(WR1)=0，K6(LDRi)=1，K8(RS_BUS#)=1，K9(SW_BUS#)=0，K10(ALU_BUS#)=1，K11(RAM_BUS#)=1，K13(CEL#)=1。置SW7－SW0=0F0H，按QD按钮，将0F0H写入R1。3．令K4(WR0)=0，K5(WR1)=1，K6(LDRi)=1，K8(RS_BUS#)=1，K9(SW_BUS#)=0，K10(ALU_BUS#)=1，K11(RAM_BUS#)=1，K13(CEL#)=1。置SW7－SW0=55H，按QD按钮，将55H写入R2。

4．令K4(WR0)=1，K5(WR1)=1，K6(LDRi)=1，K8(RS_BUS#)=1，K9(SW_BUS#)=0，K10(ALU_BUS#)=1，K11(RAM_BUS#)=1，K13(CEL#)=1。置SW7－SW0=0AAH，按QD按钮，将0AAH写入R3。

(3)用8位数据开关向AR送入地址0FH，然后将R0中的数据0FH写入双端口存储器中。用同样的方法，依次将R1、R2、R3中的数据分别置入RAM的0F0H、55H、0AAH单元。

1．令K6(LDRi)=0，K8(RS_BUS#)=1，K9(SW_BUS#)=0，K10(ALU_BUS#)=1，K11(RAM_BUS#)=1，K13(CEL#)=1，K14(LDAR#)=0。置SW7－SW0=0FH，按QD按钮，将0FH写入地址寄存器AR。

令K2(RD0)=0，K3(RD1)=0，K6(LDRi)=0，K7(LDDR1)=1，K8(RS_BUS#)=1，K9(SW_BUS#)=1，K10(ALU_BUS#)=0，K11(RAM_BUS#)=1，K14(LDAR#)=1，K13(CEL#)=1。按QD按钮，将

R0的数据送DR1，DR1中的数据通过运算器和ALU_BUS三态门送数据总线DBUS，DBUS 应显示0FH。

令K6(LDRi)=0，K7(LDDR1)=0，K8(RS_BUS#)=1，K9(SW_BUS#)=1，K10(ALU_BUS#)=0，