电子系统设计实验指导书(FPGA基础篇Vivado版)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
C1 A & B C2 A B C3 A C4 AB C5 A B C6 A B
表 1.1 真值表 A B C1 C2 C3 C4 C5 C6
00
0
0
1
1
1
0
01
0
1
1
1
0
1
10
0
1
0
1
0
1
11
1
1
0
0
0
0
下面分别给出这些门电路的行为描述方式（Behavioral）和逻辑寄存器传输描述方式（RTL）。不难看出， 行为描述方式和逻辑表达式十分接近，而寄存器传输描述方式则是以真值表为依据进行编写的。 具体操作步骤如下： (1) 利用向导，建立一个新项目，工程名为 expe1，顶层文件名也指定为 gate。 (2) 新建一个 Verilog HDL 文件。 (3) 在 Verilog HDL 文件中输入程序：
一、 二、 三、 四、
实验目的 ....................................................................................................................................................... 24 实验内容 ....................................................................................................................................................... 24 实验要求 ....................................................................................................................................................... 24 实验步骤 ....................................................................................................................................................... 24
1
东南大学 电子科学与工程学院
实验一：组合逻辑电路设计（一）
一、 实验目的
1． 熟悉 Vivado 2014.2 的编译环境； 2． 了解在 Vivado 2014.2 环境下运用 Verilog HDL 语言的编程开发流程，包括源程序的输入、编译、模
拟仿真及程序下载。
二、 实验内容
1. 简单门电路的实现； 2. 三态门电路。
实验目的 ......................................................................................................................................................... 2 实验内容 ......................................................................................................................................................... 2 实验要求 ......................................................................................................................................................... 2 实验步骤 ......................................................................................................................................................... 2 实验结果 ......................................................................................................................................................... 5
行为描述方式源程序： module gate(a,b,c1,c2,c3,c4,c5,c6); input a,b; output c1,c2,c3,c4,c5,c6; assign c1=a&b;
2
东南大学 电子科学与工程学院
assign c2=a|b; assign c3=~a; assign c4=~(a&b); assign c5=~(a|b); assign c6=a^b; endmodule
实验四：状态机 ..................................................................................................................................................... 17
ຫໍສະໝຸດ Baidu
实验二：组合逻辑电路设计（二）.......................................................................................................................... 7
一、 二、 三、 四、 五、
实验目的 ....................................................................................................................................................... 17 实验内容 ....................................................................................................................................................... 17 实验要求 ....................................................................................................................................................... 17 实验步骤 ....................................................................................................................................................... 17 实验结果 ....................................................................................................................................................... 22
电子系统设计
实验指导书（FPGA 基础篇 Vivado 版）
东南大学 电子科学与工程学院
东南大学 电子科学与工程学院
目录
安全使用规范 ........................................................................................................................................................... 1
安全使用规范
东南大学 电子科学与工程学院
无论何时，外部电源供电与 USB 两种供电方式只能用其中一种，避免因为电压有所差别而烧坏电路板。 采用电压高于5.5V的任何电源连接器可能造成永久性的损害。 插拔接插件前请关闭电路板总开关，否则易损坏器件。 电路板应在绝缘平台上使用，否则可能引起电路板损坏。 不同编码机制不要混接。 安装设备需防止静电。 液晶显示器件或模块结雾时，不要通电工作，防止电极化学反应，产生断线。 遇到正负极连接时需谨慎，避免接反引起开发板的损坏。 保持电路板的表面清洁。 小心轻放，避免不必要的硬件损伤。
实验三：时序逻辑电路设计（一）........................................................................................................................ 17
一、 二、 三、 四、 五、
三、 实验要求
1. 在 Vivado 2014.2 环境下完成对电路工作情况的仿真模拟； 2. 完成配置程序的下载，并在实验板上对程序进行最终验证。
四、 实验步骤
1. 其他简单门电路的实现 在数字电路中，二输入或门电路、非门电路、与非门电路、或非门电路和异或门电路的逻辑表达式真值 表如下所示：
电路逻辑表达式
实验一：组合逻辑电路设计（一）.......................................................................................................................... 2
一、 二、 三、 四、 五、
实验目的 ......................................................................................................................................................... 7 实验内容 ......................................................................................................................................................... 7 实验要求 ......................................................................................................................................................... 7 实验步骤 ......................................................................................................................................................... 7 实验结果 ....................................................................................................................................................... 14
表 1.1 真值表 A B C1 C2 C3 C4 C5 C6
00
0
0
1
1
1
0
01
0
1
1
1
0
1
10
0
1
0
1
0
1
11
1
1
0
0
0
0
下面分别给出这些门电路的行为描述方式（Behavioral）和逻辑寄存器传输描述方式（RTL）。不难看出， 行为描述方式和逻辑表达式十分接近，而寄存器传输描述方式则是以真值表为依据进行编写的。 具体操作步骤如下： (1) 利用向导，建立一个新项目，工程名为 expe1，顶层文件名也指定为 gate。 (2) 新建一个 Verilog HDL 文件。 (3) 在 Verilog HDL 文件中输入程序：
一、 二、 三、 四、
实验目的 ....................................................................................................................................................... 24 实验内容 ....................................................................................................................................................... 24 实验要求 ....................................................................................................................................................... 24 实验步骤 ....................................................................................................................................................... 24
1
东南大学 电子科学与工程学院
实验一：组合逻辑电路设计（一）
一、 实验目的
1． 熟悉 Vivado 2014.2 的编译环境； 2． 了解在 Vivado 2014.2 环境下运用 Verilog HDL 语言的编程开发流程，包括源程序的输入、编译、模
拟仿真及程序下载。
二、 实验内容
1. 简单门电路的实现； 2. 三态门电路。
实验目的 ......................................................................................................................................................... 2 实验内容 ......................................................................................................................................................... 2 实验要求 ......................................................................................................................................................... 2 实验步骤 ......................................................................................................................................................... 2 实验结果 ......................................................................................................................................................... 5
行为描述方式源程序： module gate(a,b,c1,c2,c3,c4,c5,c6); input a,b; output c1,c2,c3,c4,c5,c6; assign c1=a&b;
2
东南大学 电子科学与工程学院
assign c2=a|b; assign c3=~a; assign c4=~(a&b); assign c5=~(a|b); assign c6=a^b; endmodule
实验四：状态机 ..................................................................................................................................................... 17
ຫໍສະໝຸດ Baidu
实验二：组合逻辑电路设计（二）.......................................................................................................................... 7
一、 二、 三、 四、 五、
实验目的 ....................................................................................................................................................... 17 实验内容 ....................................................................................................................................................... 17 实验要求 ....................................................................................................................................................... 17 实验步骤 ....................................................................................................................................................... 17 实验结果 ....................................................................................................................................................... 22
电子系统设计
实验指导书（FPGA 基础篇 Vivado 版）
东南大学 电子科学与工程学院
东南大学 电子科学与工程学院
目录
安全使用规范 ........................................................................................................................................................... 1
安全使用规范
东南大学 电子科学与工程学院
无论何时，外部电源供电与 USB 两种供电方式只能用其中一种，避免因为电压有所差别而烧坏电路板。 采用电压高于5.5V的任何电源连接器可能造成永久性的损害。 插拔接插件前请关闭电路板总开关，否则易损坏器件。 电路板应在绝缘平台上使用，否则可能引起电路板损坏。 不同编码机制不要混接。 安装设备需防止静电。 液晶显示器件或模块结雾时，不要通电工作，防止电极化学反应，产生断线。 遇到正负极连接时需谨慎，避免接反引起开发板的损坏。 保持电路板的表面清洁。 小心轻放，避免不必要的硬件损伤。
实验三：时序逻辑电路设计（一）........................................................................................................................ 17
一、 二、 三、 四、 五、
三、 实验要求
1. 在 Vivado 2014.2 环境下完成对电路工作情况的仿真模拟； 2. 完成配置程序的下载，并在实验板上对程序进行最终验证。
四、 实验步骤
1. 其他简单门电路的实现 在数字电路中，二输入或门电路、非门电路、与非门电路、或非门电路和异或门电路的逻辑表达式真值 表如下所示：
电路逻辑表达式
实验一：组合逻辑电路设计（一）.......................................................................................................................... 2
一、 二、 三、 四、 五、
实验目的 ......................................................................................................................................................... 7 实验内容 ......................................................................................................................................................... 7 实验要求 ......................................................................................................................................................... 7 实验步骤 ......................................................................................................................................................... 7 实验结果 ....................................................................................................................................................... 14