基于555定时器的数字电子钟的设计毕业设计(论文)

一、绪论

1.1课题说明

1.2方案设计目的

1.3技术指标

1.4方案设计及论证

二、核心部件简介

2.1 555时基电路

2.2 74LS90异步加法计数器

三、各部分电路组成部分及其设计原理

3.1数字电子钟的构成框图

3.2数字电子钟的模块及其工作原理

3.2.1晶体振荡器电路

3.2.2计数器电路

3.3秒、分、时译码显示模块

3.4校时电路

四、说明各部分功能的实现

4.1开始状态

4.2时、分、秒分别校时

4.3满60秒向分钟进位状态

满60分向小时进位状态

4.4 23:59:59向00:00:00进位状态

五、整体电路图

六、实验室调试

6.1元件清单

6.2调试过程

6.3调试结果

6.4调试心得体会

一、绪论

1.1 课题说明

由于现代社会模拟电子技术基础和数字电子技术基础的高速发展，因而由这技术制造出来的越来越先进，数字钟体积小，安装使用方便，不仅可以作为家用电子钟，而且可以广泛用于车站、体育场馆等公共场所。虽然数字钟的外形和功能不尽相同，但是用于制造数字钟的原理基本上都是一样的。所谓数字钟，是指利用电子电路构成的计时器。

本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到整点报时、定时闹钟等。

1.2 方案设计目的

用中小规模集成电路设计一台能显示时、分、秒的数字电子钟，要求如下：1．由晶体振荡电路产生1HZ的标准脉冲信号。

2．秒、分为00——59 六十进制计数器。

3．时为00——23 二十四进制计数器

4．可手动校准。只要将开关置于校准位置，即可对分别对分、时进行手动脉冲输入校准或连续脉冲校准调整。

5．用Multisim画出整个系统电路图，进行仿真与调试；

6．实现整个数字电子钟电路各项任务的正常工作。

7. 撰写设计报告：写出设计过程，和调试结果，写上心得体会。

1.3 技术指标

1. 显示时、分、秒的是24小时制。

3. 具有校时功能：可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

6. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。1.4 方案设计及论证

1.4.1方案设计

一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和555定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。

首先构成一个555定时器产生一秒钟的震荡周期，由74LS90采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。使用555定时器的输出作为秒计数器的CP脉冲，把秒计数器地进位输出作为分计数器地CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。使用LED显示器进行显示。

1.4.2方案论证

1.4.

2.1数字钟基础电路

我们知道，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。

再选用合适的集成块，本实验中使用的芯片有555时基电路一块，74LS90六块，74LS00八块以及TTL逻辑门若干、电阻电容若干、电源导线若干。根据实验原理图进行联线就可以组成一个数字钟。

二 核心部件简介

2.1 555时基电路

如图4(a)所示，由555定时器和外接元件R 1、R 2、C 构成多谐振荡器，脚2

与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R 1、R 2向C 充电，以及C 通过R 2向放电端 C t 放电，使电路产生振荡。电容C 在CC V 31和CC V 3

2之间充电和放电，其波形如图4(b)所示。输出信号的时间参数是 T ＝t w1＋t w2， t w1＝0.7(R 1＋R 2)C ， t w2＝0.7R 2C

555电路要求R 1 与R 2 均应大于或等于1K Ω ，但R 1＋R 2应小于或等于3.3M Ω。

外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。

（a ） （b ）

图4 多谐振荡器

图2.2 555外部管脚图

2.2 74LS90异步加法计数器

74LS90由四个触发器及附加门组成，它有两个时钟脉冲输入端A CP 、B CP 。两个清零输入端Ro(1)、Ro(2)，两个置“9”输入端R9(1)、、、R9(2)，四个输出端QDQCQBQA ，两个NC 端(空脚)。从功能表我们便清楚地知道它的功能。

利用74LS90的Ro(1)、Ro(2)和R9(1)、、、R9(2)可以实现复位和置位功能。当R9(1)、、、R9(2)两个输入端全为“1”时，无论Ro(1)、Ro(2)为何状态，计数器置“9”；当Ro(1)、Ro(2)都为“1”时，R9(1)、、、R9(2)中有一个为“0”时，计数器清零。当Ro 、R9，输入端都为低电平时，74LS90方可计数。计数功能如下：

①时钟脉冲从A 端输入，从QA 端输出，则是二进制计数器。

②时钟脉冲从B 端输入，从QD 、QC 、QB 。端输出，则是异步五进制加法计数器。

③当QA 和CPB 端相连，时钟脉冲从A 端输入，从QD 、QC ，QB 、QA 端输出，则是8421码十进制计数器。

④当A 端和QD 端相连，时钟脉冲从B 端输入，从QD 、Qc 、QB 、QA 端输出，则是5421码十进制计数器。

图2.3为 74LS90的逻辑图及管脚图。