SN 芯片引脚功能

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

SN 芯片引脚功能

;**************************************************************************

S N8P1602B引脚;▲ 说明

引脚名 类型 说 明

VDD, VSS P ;▲ 电源输入引脚, 建议在VDD 与 VSS 之间接一个0.1μF 的旁路电容

RST/VPP I,P

R ST:;▲ 系统复位输入端,施密特结构,低电平触发,通常保持高电平.

V PP:;▲ OTP ROM 编程引脚

XIN I ;▲ 外部振荡器输入端,RC 模式的输入端

XOUT/P1.4 I/O ;▲ 外部振荡器输出端,在RC 模式中为基本输入输出功能引脚(P1.4),无上拉电阻。

P0.0/INT0 I ;▲ Port 0.0/INT0 触发引脚(施密特结构),内置上拉电阻。

P1.0~P1.4 I/O ;▲ 输入/输出端,内置上拉电阻。

P2.0~P2.7 I/O ;▲ 输入/输出端,内置上拉电阻。

;**********************************************************************

1702A--03A

1.5 引脚说明

P IN 类型 ;▲ 说 明

VDD, VSS P ;▲ 数字电路电源输入端

R ST/VPP I RST:;▲ 系统复位输入端,施密特结构,低电平触发,通常保持高电平.

V PP:;▲ OTP ROM 编程引脚

XIN, XOUT I, O ;▲ 外部振荡器引脚(RC 模式中为XIN.)

P0.0 / INT0 I ;▲ P 0.0 / INT0 触发引脚 (施密特结构) ,内置上拉电阻

P1.0 ~ P1.1 I/O ;▲ P1.0~P1.1 输入/输出引脚,内置上拉电阻

P4.0 ~ P4.3 I/O ;▲ P4.0~P4.3 输入/输出引脚,内置上拉电阻

P5.0~P5.2, P5.5 I/O ;▲ P5.0~P5.2, P5.5 输入/输出引脚,内置上拉电阻

P5.3 / BZ1 / PWM1 I/O ;▲ P5.3 输入/输出引脚,Buzzer 或PWM1 输出端,内置上拉电阻P5.4 / BZ0 / PWM0 I/O ;▲ P5.4 输入/输出引脚,Buzzer 或PWM0 输出端,内置上拉电阻AVREFH I ;▲ A/D 转换模拟参考电压高电平输入端

AIN0 ~ AIN3 I ;▲ A/D 转换输入通道

;**********************************************************************

1702----1708:

1.8 引脚说明

引脚名称 类型;▲ 说 明

VDD, VSS P ;▲ 数字电路电源输入端

AVDD, AVSS P ;▲ 模拟电路电源输入端

VPP/VDD P ;▲ OTP ROM 编程引脚,一般接到VDD

RST I ;▲ 系统复位输入端,施密特结构,低电平触发,通常保持高电平

XIN, XOUT I,O ;▲ 外部振荡器引脚(RC 模式中为XIN)

P0.0 / INT0 I ;▲ Port 0.0 / INT0 触发引脚 (施密特结构),内置上拉电阻

P0.1 / INT1 I ;▲ Port 0.1 / INT1 触发引脚 (施密特结构),内置上拉电阻

P0.2 / INT2 I ;▲ Port 0.2 / INT2 触发引脚 (施密特结构),内置上拉电阻

P1.0 ~ P1.5 I/O ;▲ Port 1.0~Port 1.5 输入/输出引脚,内置上拉电阻

P2.0 ~ P2.7 I/O ;▲ Port 2.0~Port 2.7 输入/输出引脚,内置上拉电阻

P4.0 ~ P4.7 I/O ;▲ Port 4.0~Port 4.7 输入/输出引脚,内置上拉电阻

P5.0 / SCK I/O ;▲ Port 5.0 输入/输出引脚/SIO 时钟输入输出端,内置上拉电阻

P5.1 / SI I/O ;▲ Port 5.1 输入/输出引脚/SIO 数据输入端,内置上拉电阻

P5.2 / SO I/O ;▲ Port 5.2 输入/输出引脚/SIO 的数据输出端,内置上拉电阻

P5.3 / BZ1 / PWM1 I/O ;▲ Port 5.3 输入/输出引脚/Buzzer 或PWM1 输出端,内置上拉电阻

P5.4 / BZ0 / PWM0 I/O ;▲ Port 5.4 输入/输出引脚/Buzzer 或PWM0 输出端,内置上拉电阻

P5.5 ~ P5.7 I/O ;▲ Port 5.5~Port 5.7 输入/输出引脚,内置上拉电阻

AVREFH I ;▲ A/D 转换模拟参考电压高电平输入端

AIN0 ~ AIN7 I ;▲ A/D 转换输入通道

DAO O DAC ;▲ 信号输出端

;**********************************************************************

2501B 引脚功能说明:

引脚 类型 ;▲ 说明

V DD, VSS P 数字电路电源输入端

P1.1/RST/VPP I, P;▲ P1.1:禁止外部复位的情况下仅作输入引脚 (施密特触发器)P1.1 无内置上拉电阻.具有唤醒功能.

R ST:;▲ 系统复位输入引脚,施密特触发器结构,低电平触发,一般处于高电平状态

V PP:;▲ OTP 烧录引脚

P1.3/XIN I/O;▲ P1.3 输入/输出引脚,输入时为施密特触发器结构.内置上拉电阻.具有唤醒功能.

X IN:;▲ 外部振荡器(晶振或RC)有效时作为振荡器输入引脚

P1.2/XOUT I/O;▲ P1.2 输入/输出引脚,输入引脚为施密特触发器结构,内置上拉电阻.唤醒功能.

X OUT:;▲ 外部晶振模式时作为振荡器输出引脚

P0.0/INT0 I/O;▲ P0.0 输入/输出引脚,输入引脚为施密特触发器结构.内置上拉电阻.具有唤醒功能.INT0 触发引脚(施密特触发器).TC0 事件计数器时钟输入引脚.

P1.0 I/O ;▲ P1.0 输入/输出引脚,漏极开路输入引脚为施密特触发器结构.内置上拉电阻. P2 [5:0] I/O ;▲ 输入/输出引脚,输入引脚为施密特触发器结构.内置上拉电阻.

P5.4/BZ0.PWM0 I/O;▲ P5.4 输入/输出引脚,输入引脚为施密特触发器结构.内置上拉电阻. T C0 2 分频输出引脚,PWM 和蜂鸣器引脚.

;***********************************************************************

2602B 1.4 引脚说明

引脚名 类型 描述

VDD, VSS P ;▲ 数字电路电源输入端

P1.5/RST/VPP I, P

P1.5:;▲ 外部复位无效时仅可作输入口使用 (施密特触发器结构),P1.5无内置上拉电阻,具有唤醒功能

R ST:;▲ 系统复位输入端,施密特触发器结构,低电平有效,通常保持高电平

V PP:;▲ OTP 烧录引脚

XIN I/O ;▲ 外部振荡信号输入端

P1.4/XOUT I/O;▲ 输入/输出端,作输入端使用时为施密特触发器结构,具有唤醒功能, XOUT: ;▲ 采用外部振荡器的时晶振输出端

P0.0/INT0 I/O;▲ 输入/输出端,作输入端使用时为施密特触发器结构,具有唤醒功能,内置上拉电阻,INT0 触发端 (施密特触发结构),TC0 事件计数信号输入端

P1.0 I/O ;▲ 输入/输出端,漏极开路,作输入端使用时为施密特触发结构,内置上拉电阻

P1 [3:1] I/O ;▲ 输入/输出端,作输入端使用时为施密特触发结构,内置上拉电阻

P5 [7:0] I/O ;▲ 输入/输出端,作输入端使用时为施密特触发结构,内置上拉电阻

P5.4/BZ0.PWM0 I/O;▲ 输入/输出端,作输入端使用时为施密特触发结构,内置上拉电阻,蜂鸣器及PWM 输出端

;*************************************************************************

2604B 引脚说明

引脚名称 类型 ;▲ 说明

相关文档
最新文档