哈工大2011年数电期末试题+答案
【免费下载】哈工大数电答案
解：先画出 Y1 和 Y2 的卡诺图，根据与、或和异或运算规则直接画出 Y1 Y2 ， Y1 Y2 ， Y1 Y2 的卡诺图，再化简得到它们的逻辑表达式：
或 AB AC BC
(3) ABC ( × )
(2) F2 = ABCD ABD ACD AD
(4) F4 A B C ( A B C) ( A B C) A BC
(2) F2 AB BC BC AB
(4) F4 ABC ABD ACD CD ABC ACD AD
第 3 章 逻辑代数及逻辑门
【3-1】 填空 1、与模拟信号相比，数字信号的特点是它的 离散 性。一个数字信号只有两种取值分
别表示为 0 和 1 。 2、布尔代数中有三种最基本运算： 与 、 或 和 非 ，在此基础上又派生出五种
基本运算，分别为与非、或非、异或、同或和与或非。 3、与运算的法则可概述为：有“0”出 0 ，全“1”出 1；类似地或运算的法则为
(3)P3(A,B,C,D)= m(0,1,, 4, 6,8,9,10,12,13,14,15) AB BC AD BD
(4) P4 (A,B,C,D)= M1 M 7 A BC BC D
【3-5】用卡诺图化简下列带有约束条件的逻辑函数
（1） P1 A, B,C, D m(3, 6,8,9,11,12) d (0,1, 2,13,14,15) AC BD BCD(或ACD)
6．CMOS 门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的 提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低， 等）于 TTL 门 【4-2】电路如图 4.4(a)～(f)所示，试写出其逻辑函数的表达式。
哈工大数电课本课后习题答案
[00100011-00010010]补=[00100011]补+[-00010010]补=00010001=[00010001]补
00100011-00010010=00010001
(b) [00001100]补=00001100
[-00100000]补=11100000
[00001100-00100000]补=[00001100]补+[-00100000]补=11101100=[10010100]补
= AC + BC + AB
【3-12】解：
CD AB 00
CD AB 00 01 11 10
00
11 1
01 1 1 1 1
11 1 1
1
11 1 1
1
10 1 1 1 1
10 1 1 1 1
四种： F1 = AB + CD + AC + BD F2 = AB + CD + AD + BC
先画出 Y1 和 Y2 的卡诺图，根据与、或和异或运算规则直接画出 Y1 ⋅ Y2 ，Y1 + Y2 ，Y1 ⊕ Y2
的卡诺图，再化简得到它们的逻辑表达式：
CD AB 00 01 11 10
00
111
01
11
11 1 1 1 1
10
11
CD AB 00 01 11 10
00
11
01
1
11
1
10
111
00001100-00100000=10010100
(c) [01111100]补=01111100
[-01000011]补=10111101
[01111100-01000011]补=[01111100]补+[-01000011]补=00111001=[00111001]补
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A BCD +A+B+C+ __________ 。
6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。
7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。
1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。
11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。
1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
、选择题1 一位十六进制数可以用 C 位一进制数来表示。
A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。
A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。
期末考试数字电子技术基础试题he参考答案
试卷一填空题（每空1分，共20分）一、与非门的逻辑功能为。
（全1出0，有0出1）二、数字信号的特点是在上和上都是断续转变的，其高电平和低电平经常使用和来表示。
3、三态门的“三态”指，和。
4、逻辑代数的三个重要规则是、、。
五、为了实现高的频率稳固度，常采纳振荡器；单稳态触发器受到外触发时进入态六、同步RS触发器中R、S为电平有效，大体R、S触发器中R、S为电平有效7、在进行A/D转换时，常按下面四个步骤进行，、、、。
二、选择题（每题1分，共10分）一、有八个触发器的二进制计数器，它们最多有（）种计数状态。
A、8；B、16；C、256；D、64二、下列触发器中上升沿触发的是（）。
A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器3、下式中与非门表达式为（），或门表达式为（）。
A+；D、Y=ABA、Y=A+B；B、Y=AB；C、Y=B4、十二进制加法计数器需要（）个触发器组成。
A、8；B、16；C、4；D、3五、逻辑电路如右图，函数式为（）。
A、F=AB+C；B、F=AB+C；AB+；D、F=A+BCC、F=C六、逻辑函数F=AB+BC的最小项表达式为（）A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m77、74LS138译码器有（），74LS148编码器有（）A、三个输入端，三个输出端；B、八个输入端，八个输出端；C、三个输入端，八个输出端；D、八个输入端，三个输出端。
八、单稳态触发器的输出状态有（）A、一个稳态、一个暂态B、两个稳态C、只有一个稳态D、没有稳态三、判定（每题1分，共10分）：一、逻辑变量的取值，１比0大。
（×）二、关于MOS门电路多余端能够悬空。
（×）3、计数器的模是指对输入的计数脉冲的个数。
（×）4、JK触发器的输入端J 悬空，则相当于J = 0。
（×）五、时序电路的输出状态仅与此刻输入变量有关。
数电期末试卷与答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（ 110 分钟） (第一套 )一、填空题：（每空 1 分，共 15 分）1．逻辑函数YABC 的两种标准形式分别为（）、（）。
2．将 2004 个“ 1”异或起来得到的结果是（）。
3 ．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8 位 D/A 转换器当输入数字量10000000 为 5v。
若只有最低位为高电平，则输出电压为（） v；当输入为 10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D 转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共 15 分）1．将逻辑函数P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A 、B、C 的 P、Q 波形。
三、分析图 3 所示电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、 A1、 A0 从 000~111连续变化时， Y 的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD 码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15 分）五、已知电路及、4(a) (b)所示，设触发器的初态均为“ 0”，试CP A 的波形如图画出输出端 B 和 C 的波形。
（8 分）BC六、用 T 触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图 5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明 T 的取值。
哈工大2010年数电期末试题+答案
一、(8分)填空和选择填空（每空1分）1．函数式(,,,)F A B C D A D B C =++⊕写成最大项之积的形式为 M 1·M 7 。
2．函数式(,,)(3,5,6,7)F A B C m =∑化成最简与或式为 BC +AC +CB 。
3．在下列门电路中，输出端不可以并联使用的是 D 。
A ．集电极开路门 B ．三态门C ．CMOS 传输门D ．具有推挽式输出结构的TTL 门电路4．某TTL 门电路的输入短路电流I S =1.4mA ，高电平输入漏电流I R =0.02mA ，最大灌电流I OLMax =15 mA ，最大拉电流I OHMax =0.4mA ，其扇出系数N o = 10 。
5．电路如图1所示，G 1为TTL 三态门，G 2为TTL 与非门，C =1。
若B 端悬空，则万用表的读数近似为 1.4 V ；若B 端改接至0.3V ，则万用表的读数近似为 0.3 V 。
VCBG 21G 1图16．逐次逼近型A/D 转换器属 直接型 （直接型，间接型）A/D 转换器。
7．需要 8 片1K ×4bit 的RAM 存储器才能扩展成4K ×8bit 的存储器。
二、（8分）图2所示电路由同步十六进制计数器74LS161、四位加法器74LS283和与非门组成，C 0为来自低位的进位信号，回答下面问题：2．按着Q D Q C Q B Q A 的顺序，74LS161输出是什么编码？3．若要求从S 4S 3S 2S 1输出为BCD8421码，则B 4B 3B 2B 1及C 0应如何连接？本题得分本题得分图2解：1．10进制 （0011→1100） 2．余三码3．B 4B 3B 2B 1及C 0 接1101和0或1100和1三、(6分)由一片8位二进制加法计数器和一片8位D/A 转换器构成的电路如图3所示。
设CP 的频率为1kHz ；计数器为异步清零方式；D/A 转换器的最大输出电压为5.1V 。
数电课后题答案（哈工大版）课后习题答案
第6章 逻辑代数基础6.2 授课的几点建议6.2.1 基本逻辑关系的描述基本逻辑关系有“与”、“或”、“非”三种，在本教材中采用文字叙述和常开触点、常闭触点的串、并联等形式来加以描述。
还有一种描述逻辑关系的图，称为文氏图（V enn diagram ）。
图6.1(a)圆圈内是A ，圆圈外是A ；图6.1(b)圆圈A 与圆圈B 相交的部分是A 、B 的与逻辑，即AB ；图6.1(c)圆圈A 与圆圈B 所有的部分是A 、B 的或逻辑，即A +B 。
与逻辑AB 也称为A 与B 的交集（intersection ）；或逻辑A +B 也称为A 和B 的并集（union ）。
(a) 单变量的文氏图 (b) 与逻辑的文氏图 (c) 图6.1 文氏图6.2.2 正逻辑和负逻辑的关系正逻辑是将双值逻辑的高电平H 定义为“1”，代表有信号；低电平L 定义为“0”，代表无信号。
负逻辑是将双值逻辑的高电平H 定义为“0”，代表无信号；低电平L 定义为“1”，代表有信号。
正逻辑和负逻辑对信号有无的定义正好相反，就好象“左”、“右”的规定一样，设正逻辑符合现在习惯的规定，而负逻辑正好反过来，把现在是“左”，定义为“右”，把现在是“右”，定义为“左”。
关于正、负逻辑的真值表，以两个变量为例，见表6.1。
表6.1由表6.1可以看出，对正逻辑的约定，表中相当是与逻辑；对负逻辑约定，则相当是或逻辑。
所以正逻辑的“与”相当负逻辑的“或”；正逻辑的“或”相当负逻辑的“与”。
正与和负或只是形式上的不同，不改变问题的实质。
6.2.3 形式定理本书介绍了17个形式定理，分成五类。
需要说明的是，许多书上对这些形式定理有各自的名称，可能是翻译上的缘故，有一些不太贴切，为此，将形式定理分成5种形式表述，更便于记忆。
所以称为形式定理，是因为这些定理在逻辑关系的形式上虽然不同，但实质上是相等的。
形式定理主要用于逻辑式的化简，或者在形式上对逻辑式进行变换，它有以下五种类型：1．变量与常量之间的关系；2．变量自身之间的关系；3．与或型的逻辑关系；4．或与型的逻辑关系；5．求反的逻辑关系——摩根（Morgan ）定理。
最新哈工大数电期末试题+答案
一、选择与填空（共8分）1．函数表达式Y =C D C B A +++，则其对偶式为（不必化简）： Y '= 。
2．图1-2为CMOS 工艺数字逻辑电路，写出F 的表达式：F = 。
Fo /mVu u图1-2 图1-33．图1-3为4位 （逐次逼近型、双积分型、流水线型）A/D 转换器的转换示意图，转换结果为 。
4．对于一个8位D/A 转换器，若最小输出电压增量为0.01V ，当输入代码为01001101时，输出电压u o = V ，分辨率= 。
5．已知时钟脉冲频率为f cp ，欲得到频率为0.25f cp 的矩形波，哪种电路一定无法实现该功能（ ）A ．四进制计数器；B ．四位二进制计数器；C ．单稳态触发器；D ．施密特触发器。
6．某EPROM 有8条数据线，10条地址线，其存储容量为 字节。
一、（8分）每空1分1. ()A B CDC +；2. X A XB +或X B A F X ；3. 逐次逼近型，0101；4. 0.77V ，8121-或0.0039； 5. D ； 6. 210二、回答下列问题（共10分）1．电路如图2-1所示。
V 5CC =V ，R 取值合适，写出F 的表达式（不必化简）。
3210图2-1解： 3210F ABS ABS ABS ABS =⋅⋅⋅————————————————3分2．卡诺图化简：(),,,(0,1,2,3,5,8)P A B C D m =∑，约束条件为：0ABD BCD ABC ++= 解：AB CD000111100001111011ΦΦΦ0111001ΦΦ——————————2分P AD BD =+——————————————1分3．在图2-3中，用一片74LS160和一片74LS161，配合必要的逻辑门电路，构成128进制计数器。
要求：使用置数方式，且74LS160为低位芯片，74LS161为高位芯片。
Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LD CPQ D RCO Q C Q B Q A ET EP D C B A CR LDCP74LS161图2-3解：Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LDCPQ D RCO Q C Q B Q A ET EP D CB A CR LDCP74LS161111CP——4分三、(10分)一个保险箱有3个按键，当3个键都不按下时，保险箱关闭，不报警；当只有一个按键按下时，保险箱仍关闭，但报警；当有2个按键按下时，保险箱打开，不报警；当三个按键同时按下时，保险箱打开，但要报警。
数电期末试卷及答案-V1
数电期末试卷及答案-V1为了让学生更好地备考数电期末考试，本文将对一份数电期末试卷及答案进行重新整理，帮助学生更好地理解相关知识点和考试要点。
1. 选择题(1) 在一个四位二进制加法器中，每个全加器的输入分别是什么？A. 两个二进制位及上一位的进位B. 两个二进制位及两个高位的进位C. 两个二进制位及下一位的进位D. 两个二进制位及上下两位的进位答案：A解析：全加器的输入是两个二进制位及上一位的进位。
因为每一个全加器需要加上上一个全加器的进位。
(2) 下列哪个是电子管的一种？A. 功放B. 逻辑与门C. JK触发器D. 快门答案：A解析：功放是一种使用电子管的电子设备，可以放大电信号。
(3) 下面哪个是偶校验的实现？A. OR门B. AND门C. NOT门D. XOR门答案：A解析：偶校验的实现需要使用奇偶校验电路，其中OR门是实现偶校验的一个重要组成部分。
2. 填空题(1) 使用10个JK触发器可以构造出______位二进制计数器。
答案：10解析：每个JK触发器可以存储一个二进制位，因此使用10个JK触发器可以构造出10位的二进制计数器。
(2) 一个逻辑门的输出可以连接到其他逻辑门的______。
答案：输入解析：一个逻辑门的输出可以连接到其他逻辑门的输入端口，实现不同逻辑门之间的联动。
3. 简答题(1) 请简述缓冲器和反相器的区别及应用场景。
答案：缓冲器和反相器都是常用的逻辑门。
缓冲器是一种输出端口和输入端口相连的逻辑门，可以提供电路放大或调整电路的输出功率；反相器是一种将输入信号反转输出的逻辑门，可以将输入信号变成与输入信号相反的信号，通常用于数字信号的处理。
应用场景方面，缓冲器可以用于电路的放大；反相器可以用于数据的二进制补码表示。
(2) 请简述二进制加法器的实现原理及应用场景。
答案：二进制加法器是一种将两个二进制数相加的电路。
实现原理是将两个二进制数的每一位分别相加，将相加结果存储到一个全加器中，再将每个全加器的输出相加得到最终的和。
哈工大2012年数电期末试题 答案概要
哈工大 2012 年 秋 季学期数字电子技术基础(A)试 题一、(12分)填空和选择（每空1分）（1）进制为一千的计数器至少应使用_________个触发器实现。
（2）集电极开路门使用时应注意在输出端接_______________。
（3）32选1数据选择器有____________个选择变量。
（4）函数式Y =+AB BCD ，写出其对偶式Y '=_______________________。
（5）相同供电电源的CMOS 门电路与TTL 门电路相比，_________________门的噪声容限更大；_________________门的静态功耗更低。
（6）模数转换时，要求能分辨ADC 输入满量程0.1%的变化，则至少需要使用____________位的ADC 。
若信号频率为20kHz ，则要求该ADC 采样频率至少为____________kHz 。
（7）由与非门构成的基本RS 触发器，其约束条件是__________________________。
（8）下列器件的信号一定不能和其他输出信号接在一起的是______________。
（a ）RAM 的数据信号；（b ）ROM 的数据信号； （c ）74LS138的输出信号。
（9）下列说法正确的是____________________。
（a ）输入悬空时，TTL 门电路的输入端相当于接低电平； （b ）输入悬空时，CMOS 门电路的输入端相当于接低电平； （c ）输入悬空时，CMOS 门电路的输入端相当于接高电平； （d ）实际应用中，门电路的输入端应尽量避免悬空。
（10）用万用表测量一个标准TTL 门电路的输出信号，发现其值为1.5V ，可能的情况有（多选）：______________________________________。
（a ）输出端处于高阻态； （b ）两输出信号短接； （c ）输出为脉冲信号； （d ）驱动门过载。
2010-2011哈工大数电
2010年秋季学期数电期末试卷一、(8分)填空和选择填空（每空1分）1．函数式(,,,)F A B C D A D B C =++⊕写成最大项之积的形式为 。
2．函数式(,,)(3,5,6,7)F A B C m =∑化成最简与或式为 。
3．在下列门电路中，输出端不可以并联使用的是 。
A ．集电极开路门 B ．三态门C ．CMOS 传输门D ．具有推挽式输出结构的TTL 门电路4．某TTL 门电路的输入短路电流I S =1.4mA ，高电平输入漏电流I R =0.02mA ，最大灌电流I OLMax =15 mA ，最大拉电流I OHMax =0.4mA ，其扇出系数N o = 。
5．电路如图1所示，G 1为TTL 三态门，G 2为TTL 与非门，C =1。
若B 端悬空，则万用表的读数近似为 V ；若B 端改接至0.3V ，则万用表的读数近似为 V 。
图16．逐次逼近型A/D 转换器属 （直接型，间接型）A/D 转换器。
7．需要 片1K×4bit 的RAM 存储器才能扩展成4K×8bit 的存储器。
二、（8分）图2所示电路由同步十六进制计数器74LS161、四位加法器74LS283和与非门组成，C 0为来自低位的进位信号，回答下面问题： 1．74LS161和与非门构成多少进制计数器？2．按着Q D Q C Q B Q A 的顺序，74LS161输出是什么编码？3．若要求从S 4S 3S 2S 1输出为BCD8421码，则B 4B 3B 2B 1及C 0应如何连接？图2三、(6分)由一片8位二进制加法计数器和一片8位D/A 转换器构成的电路如图3所示。
设CP 的频率为1kHz ；计数器为异步清零方式；D/A 转换器的最大输出电压为5.1V 。
回答下面问题：1．计数器是多少进制计数器？2．计算输出信号Y 的最大输出电压值和周期。
Y图3四、(6分)用ROM 实现2Z X Y =的计算，其中X 、Y 均为两位二进制数，Z 为多位二进制数，列出真值表，完成图4中阵列图的绘制。
最新哈工大数电期末试题+答案
一、(12分)填空和选择（每空1分）（1）进制为一千的计数器至少应使用_________个触发器实现。
（2）集电极开路门使用时应注意在输出端接_______________。
（3）32选1数据选择器有____________个选择变量。
（4）函数式Y =+AB BCD ，写出其对偶式Y '=_______________________。
（5）相同供电电源的CMOS 门电路与TTL 门电路相比，_________________门的噪声容限更大；_________________门的静态功耗更低。
（6）模数转换时，要求能分辨ADC 输入满量程0.1%的变化，则至少需要使用____________位的ADC 。
若信号频率为20kHz ，则要求该ADC 采样频率至少为____________kHz 。
（7）由与非门构成的基本RS 触发器，其约束条件是__________________________。
（8）下列器件的信号一定不能和其他输出信号接在一起的是______________。
（a ）RAM 的数据信号；（b ）ROM 的数据信号； （c ）74LS138的输出信号。
（9）下列说法正确的是____________________。
（a ）输入悬空时，TTL 门电路的输入端相当于接低电平； （b ）输入悬空时，CMOS 门电路的输入端相当于接低电平； （c ）输入悬空时，CMOS 门电路的输入端相当于接高电平； （d ）实际应用中，门电路的输入端应尽量避免悬空。
（10）用万用表测量一个标准TTL 门电路的输出信号，发现其值为1.5V ，可能的情况有（多选）：______________________________________。
（a ）输出端处于高阻态； （b ）两输出信号短接； （c ）输出为脉冲信号； （d ）驱动门过载。
一、（1）10；（2）上拉电阻；（3）5；A+)B+C+D B （；（5）CMOS ，CMOS ；（6）10位，40kHz ；（7）R+S=1；（8）c ；（9）d ；（10）bcd 。
哈工大计算机试题2011秋A答案
哈工大 2011 年 秋 季学期大学计算机基础 试题(A)题号 一 二 三 四 五 六 七 八 九 十 总分 分数学号 姓名注：本试卷满分100分，折合为60分记入期末成绩。
如本试卷为补考卷，则按实际分数记录。
一. 单项选择题（每小题2分，共40分）1. 属于电子计算机的是（ C ）A 、1822年巴贝奇的差分机B 、1944年IBM 的MarkⅠC 、1942年美国宾夕法尼亚大学的ENIACD 、1801年杰卡德的提花编织机2. 因提出通用计算模型而为通用计算机建立理论基础，又因其为机器智能的定义而被称为计算机之父，人工智能之父的是（ B ）A 、莫希利和埃克特B 、阿兰·图灵C 、冯·诺依曼D 、爱因斯坦3. 按使用的电子元器件将计算机发展分为几个阶段，其中第四代计算机以使用（ B ）为分界。
A 、集成电路B 、超大规模集成电路C 、晶体管D 、单片机4. 关于逻辑运算以下说法错误的是（ D ）A 、逻辑运算是一种代数运算。
B 、VB 程序设计语言中的逻辑常量只有两个。
C 、常用的逻辑运算有与、或、非D 、“或”运算的结果只有两种，而"与"运算的结果不只两种。
5. 音频信息在计算机内部表示为（ C ）A. 连续变化的模拟信号B. 连续变化的数字信号C. 离散变化的数字信号D. 离散变化的模拟信号6.（ A ）能用来表示文件在磁盘上的位置。
A．路径B．目录C．我的电脑D．扇区7.高级语言程序计算机不能直接理解和执行，需要（ C ）将其翻译成计算机能直接理解并执行的二进制代码的目标程序。
A、机器语言B、操作系统C、编译程序D、编辑程序8.被称为计算机中央处理机的CPU是由（ D ）组成的。
A、算术运算器和逻辑运算器B．存储器和运算器C．存储器和控制器D．运算器和控制器9.VB中能向用户单向显示信息，而不能编辑的控件是（ A ）。
A．标签B．文本框C．命令按钮D．计时器10.在Word编辑状态下，如要调整段落的左右边界，用（ C ）的方法最为直观、快捷。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
哈工大2011 年秋季学期
数字电子技术基础试题(A)
一、(10分)填空和选择填空（每空1分）
1．根据反演规则，若Y=AB C D C
+++，则Y=()
AB C D C
++⨯。
2. 图1所示门电路均为TTL门，则电路输出P1=()
AB BC AB BC
+
；P2=()
A C C A C
++。
P2
C
P1
图1
3．由TTL门组成的电路如图2所示，已知它们的输入短路电流为
I S＝
1.6mA，高电平输入漏电流I R＝40μA。
试问：当A=B=1时，G1的灌（拉，灌）电流为 3.2mA；A=0时，G1的拉（拉，灌）电流为160μA。
图2
4．3位扭环形计数器的计数长度为 6 。
5．某EPROM有8条数据线，13条地址线，则存储容量为64kbit。
6．某512位串行输入串行输出右移寄存器，已知时钟频率为4MH Z，数据从输入端到达输出端被延迟128 μs。
二、（6分）F (A ,B ,C ,D )=(0,2,3,4,5,6,7,11,12)(8,9,10,13,15)m d +∑∑，用两片74LS138和最少的二输入与门实现F 。
BIN /OCT
BIN /OCT
( I )
( II )
B 1E 3
E 2
E 1
B 2
B 0
Y 0
Y 1
Y 2
Y 3
Y 4Y 5
Y 6
Y 7
B 1E 3
E 2
E 1
B 2
B 0
Y 0
Y 1
Y 2
Y 3
Y 4Y 5
Y 6
Y 7
74LS138
74LS138
图3
解：
114114F m m m m =+=
BIN/OCT
BIN/OCT
( I )( I I )B 1E 3
E 2
E 1
B 2
B 0
Y 0
Y 1Y 2
Y 3
Y 4Y 5
Y 6
Y 7
B 1E 3
E 2E 1
B 2
B 0
Y 0
Y 1
Y 2
Y 3
Y 4Y 5
Y 6
Y 7
74LS138
74LS138
D A
B
C 1
F
三、(6分) 已知图4中AD7524为8位D/A 转换器，当D 6=1，其它各位均为“0”时，U O = -1V 。
74LS90为2/5分频异步加法计数器，时钟CP 的频率为10kHz 。
1. 74LS90构成几进制计数器；
2. 计算|U O |的最大值及其频率；
AD7524
R F V DD V REF
WR CS
I OUT 1I OUT 2
-+
U O
5V
D 1V REF
Q Q B Q A
Q
D C 74LS90
CP A CP B
P
C R 0
(1)
R 0(2)S 0(1)S 0(2)D 2D
3D 4
D 5D 6D 7D 8.
图4
解：１．５进制； ２．max
4O
U V =-；1
25
KHz O U CP f f =
= 四、（6分）根据下面二段Verilog HDL 语言的描述，说明所描述电路的逻辑功能。
解：test1：２选１数据选择器；
test2：扭环型计数器。
五、(14分)电路如图5所示，时钟脉冲CP的频率为12kHz。
(1) 画出74LS161构成电路的完整状态转换图；
(2) 分析由触发器FF1、FF2构成的计数器，画出完整的状态转换图、说明为几进制
计数器；
(3) 指出Q d、Q2的频率和占空比。
(4)CP频率不变，使Q d的频率降为现在的1
2
，应如何改变74LS161的接线？(不允
许增加器件。
)
图5
解：1. 74LS161构成６进制计数器，电路的状态转换表为：
完整的状态转换图如图为：
2.驱动方程：1n n
12J Q Q =+ 11K = 22n 1J K Q == 状态方程： n 1121Q Q Q +=n n
1
2n n n
12Q Q Q += 状态转换表： 状态转换图：
３．2KHz d Q f = 50%D =
22
3
KHz Q f =
66.7%D =
４．欲使d Q 的频率降为现在的1
2
，应使74LS161变为十二进制计数器。
改变74LS161的连线，如图
所示：
十二进制计数器的状态转换表如表所示：
六、（10分）由555定时器构成的电路如图6所示，设输出高电平为5V ，输出低电平为0V ；VD 为理想二极管。
试问：
1．当开关S 断开时，两个555定时器各构成什么电路?计算输出信号u o1、u o2的频 率f 1和f 2。
2．当开关S 闭合时，定性画出u o1、u o2的波形。
3．电容C 2和C 5的作用分别是什么？
V CC
u o2
33k Ω27k ΩμF
C 1
图6
解：１．多谐振荡器。
36111111
0.7(2)0.7(33227)1011060.91
16.42Hz A B T R R C ms f T -=+=+⨯⨯⨯⨯==
=
36222222
0.7(2)0.7(3.32 2.7)100.1100.6091
1.642KHz
A B T R R C ms f T -=+=+⨯⨯⨯⨯===
２．当开关S 闭合时，振荡器２的工作状态受控于振荡器１的输出。
u o1为高电平，ＶＤ截止，振荡器２工作，u o1为低电平，ＶＤ导通，振荡器２停振，u o2输出高电平。
...
...
u o2
u o1
３电容C 2的作用是定时，C 5的作用是滤波，滤除高频干扰。
七、（10分）图7（a ）中，1P AD CD =+，2 P AB BC =+， 1．写出P 的逻辑函数表达式。
2．在图7（b ）中可外接必要的非门实现图7（a ）所示电路（输入A 、B 、C 、D ， 输出P ）。
P 1P 2
P
1
2
A B 2D
EN 1MUX 1Y D 074LS153
2Y
EN 21D
A 1
A 0
D 1D 2D 3D 0D 1D 2D 3P
C D
图7（a ） 图7（b ）
解： 12P P P =⊕ 00
011110A B CD
00011110
00011110A B CD 00011110
1111
1
1111111
11
1P 2P 1P 2
P +00011110
A B CD
00011110
11
1
1
1
1
1P AD CD =+ 2 P AB BC =+
12P P P ABCD ABCD ABCD ABCD =⊕=+++
A B
八、(8分)用ROM 和两个D 触发器设计能够进行加法计数和减法计数的二进制同步可逆计数器。
当输入X=0时，进行加法计数；当X=1时，进行减法计数。
输出Y 为进位/借位信号。
当计数器加法计数加到11，进位信号输出正脉冲，当计数器 减法计数减到00，借位信号输出正脉冲。
工作时序图如图8(a)所示，假设Q 2Q 1初 始状态为00。
1）完整填写表1中的内容。
2）求状态方程和输出方程。
3）在图8(b)中完成电路设计，不允许使用D 触发器的Q 端。
（只需在图中连线，不允许增加其它的门电路）。
Q 2
Y
X Q 1
图8(a)
表1 可逆计数器的真值表
地址译码器
X
Q 1
Q 2
D 2
D 1CP
0m 1m 2m 3m 4m 5m 6m 7
m A 1
A 2A 0
图8(b)
解：1
2 1
1
1n n Q Q +=
1221212121n n n n n n n n n
Q XQ Q XQ Q XQ Q XQ Q +=+++
11n D Q =
221212121n n n n n n n n D XQ Q XQ Q XQ Q XQ Q =+++
2121n n n n
Y XQ Q XQ Q =+3
D 2
D 1CP
m 1m 2m 3m 4m 5m 6m 7
m。