第九讲只读存储器闪速存储器和存储器于CPU的连接
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CS
A10
…
A7
Y 译码 …
A6 X
… 译…
码 A0
数据缓冲区
…
Y 控制
…
128 × 128
存储矩阵
A7
…
A1 A0 DO0 DO1 DO2 VSS
1
24
……
2716
VCC A8 A9 VPP
CS A10
PD/Progr DO7
…
12
13 DO3
PD/Progr 功率下降 / 编程输入端 读出时 为 低电平
(4) 电擦可编程只读存储器 EEPROM
它的主要 特点是能在 应用系统中 在线改写， 断电后信息 保存，因此 目前得到广 泛应用。
第二级浮空栅 第一级浮空栅
? 若VG为正电压，第一浮空栅极与漏极之间产生隧道效应，使 电子注入第一浮空栅极，即编程写入。
? 若使VG为负电压，强使第一级浮空栅极的电子散失，即擦除。 ? EEPROM的编程与擦除电流很小,可用普通电源供电,而且擦除 可按字节进行。
2:4
16K? 8
16K? 8
16K? 8
16K? 8
(3) 字、位扩展
4.2
用？8片片1K ×4位 存储芯片组成 4K ×8位 的存储器
12根地址线
8根数据线
A11
片选
A10
译码
AA98
...
A0 …
…
1K×4 1K×4
CS0
…
1K×4
CS1
……
1K×4 1K×4
CS2
……
1K×4 1K×4
CS3
全部洩放出去。为此晶体管源极 S加上正电压，这编
程操作正好相反 。
源极S上的正电压吸 收浮空栅中的电子， 从而使全部存储元 变成1状态。
4.FLASH存储器的阵列结构
五、存储器与 CPU 的连接
4.2
1. 存储器容量的扩展
(1) 位扩展（增加存储字长）
10根地址线
用？2片片 1K× 4位 存储芯片组成 1K× 8位 的存储器
(2).读取操作 :控制栅加上正电压。浮空栅上的负电荷 量将决定是否可以开启 MOS晶体管。如果存储元原 存1，可认为浮空栅不带负电，控制栅上的正电压足 以开启晶体管。如果存储元原存 0，可认为浮空栅带 负电，控制栅上的正电压不足以克服浮动栅上的负电 量，晶体管不能开启导通。
(3).擦除操作 :所有的存储元中浮空栅上的负电荷要
A9
???
8根数据线
A0
2114
…D 7
D4
…
D0 CS WE
2114
位扩展法总结：
只加大字长，而存储器的字数与存储器芯片字数一 致, 对片子没有选片要求。
用8k*1的片子组成 8k*8的存储器需 8 个芯片
地址线——需 13 根
数据线—— 8 根
控制线—— WR接存储器的 WE
A0 A12
D0
D7
2. FLASH存储元
3、FLASH存储器基本操作
(1).编程操作 :实际上是写操作。所有存储元的原始 状态均处“ 1”状态，这是因为擦除操作时控制栅不 加正电压。编程操作的目的是为存储元的浮空栅补充 电子，从而使存储元改写成“ 0”状态。如果某存储 元仍保持“ 1”状态，则控制栅就不加正电压。
(2) 字扩展（增加存储字的数量）
4.2
11根地址线
用 ？2片片1K× 8位 存储芯片组成 2K× 8位 的存储器
8根数据线
A10
1
A9
???
A1
A0
???
???
CS0
CS1
1K× 8位
1K× 8位
???
???
D7
???
D0 WE
用16K? 8位的芯片组成 64K? 8位的存储器需 4个芯片 地址线—— 共需16根 片内：(214 = 16384) 14 根， 选片：2根 数据线—— 8根 控制线 —— WE
第九讲
主存储器（二） 只读存储器及存储器与CPU的连接
本讲主要内容
? 只读存储器 ? 闪速存储器 ? 存储器与CPU的连接
– 存储器容量的扩展 – CPU与存储器的连接 – 存储器举例
二.只读存储器
1.ROM的分类
只读存储器 掩模式 (ROM)
一次编程 (PROM)
定义
数据在芯片制造过程 中就确定
采用掩模工艺制成，其内容由厂方生产时写入， 用户只能读出使用而不能改写。
有MOS管的位表示存1， 没有MOS管的位表示存0。
线列
（2）. PROM (一次性编程)
行线 VCC
熔丝
写“0”时： 烧断Βιβλιοθήκη Baidu 丝
写“1”时： 保留熔 丝
（ 3）. EPROM (多次性编程 )
4.2
(1) N型沟道浮动栅 MOS 电路
SiO2 S
G D 浮动栅 D
___
G
+++++
N+
P基片
N+
S
G 栅极 S源 D漏
紫外线全部擦洗
D 端加正电压 D 端不加正电压
形成浮动栅 不形成浮动栅
S 与 D 不导通为 “0” S 与 D 导通为 “1”
(2) 2716 EPROM 的逻辑图和引脚
4.2
DO0 … DO7
PD/Progr 控制逻辑
解：(1) 需要4M/1M = 4片SRAM芯片； (2) 需要22条地址线 (3) 译码器的输出信号逻辑表达式为：
ramsel0 = A21 * A20 *MREQ ramsel1 = A21 *A20*MREQ ramsel2 = A21* A20 *MREQ ramsel3 = A21*A20*MREQ
…
1K×4
D7
…
D0 WE
用1k ? 4 的存储器芯片 2114 组成 2k ? 8 的存储器
CPU
2. 存储器与 CPU 的连接
4.2
(1) 地址线的连接
(2) 数据线的连接
(3) 读/写命令线的连接
(4) 片选线的连接
(5) 合理选择存储芯片
(6) 其他 时序、负载
例 有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB存储器，问 (1) 需要多少片RAM芯片？ (2) 该存储器需要多少地址位？ (3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数 据信号、控制信号MREQ和R/W#。 (4) 给出地址译码器的逻辑表达式。
电可擦写ROM
—— EEPROM 及Flash 存储器
源极 控制栅极 漏极 电极导体
----
----
二氧化硅
基片
三.闪速存储器
1.什么是闪速存储器 ? Flash Memory
闪速存储器是一种高密度、非易失性的读 /写半导 体存储器，它突破了传统的存储器体系，改善了现有 存储器的特性。
特点：
(1) 固有的非易失性 (2) 廉价的高密度 (3) 可直接执行 (4) 固态性能
用户可自行改变产品 中某些存储元
优点
缺点
可靠性和集成度 高，价格便宜
不能重写
可以根据用户需要 只能一次
编程
性改写
多次编程 (EPROM) (EEPRPM)
可以用紫外光照 射 或电擦除原来的数据， 然后再重新写入新的数 据
可以多次改写 ROM中的内容
闪速存储器
Flash memory
(1) 掩模式ROM
A10
…
A7
Y 译码 …
A6 X
… 译…
码 A0
数据缓冲区
…
Y 控制
…
128 × 128
存储矩阵
A7
…
A1 A0 DO0 DO1 DO2 VSS
1
24
……
2716
VCC A8 A9 VPP
CS A10
PD/Progr DO7
…
12
13 DO3
PD/Progr 功率下降 / 编程输入端 读出时 为 低电平
(4) 电擦可编程只读存储器 EEPROM
它的主要 特点是能在 应用系统中 在线改写， 断电后信息 保存，因此 目前得到广 泛应用。
第二级浮空栅 第一级浮空栅
? 若VG为正电压，第一浮空栅极与漏极之间产生隧道效应，使 电子注入第一浮空栅极，即编程写入。
? 若使VG为负电压，强使第一级浮空栅极的电子散失，即擦除。 ? EEPROM的编程与擦除电流很小,可用普通电源供电,而且擦除 可按字节进行。
2:4
16K? 8
16K? 8
16K? 8
16K? 8
(3) 字、位扩展
4.2
用？8片片1K ×4位 存储芯片组成 4K ×8位 的存储器
12根地址线
8根数据线
A11
片选
A10
译码
AA98
...
A0 …
…
1K×4 1K×4
CS0
…
1K×4
CS1
……
1K×4 1K×4
CS2
……
1K×4 1K×4
CS3
全部洩放出去。为此晶体管源极 S加上正电压，这编
程操作正好相反 。
源极S上的正电压吸 收浮空栅中的电子， 从而使全部存储元 变成1状态。
4.FLASH存储器的阵列结构
五、存储器与 CPU 的连接
4.2
1. 存储器容量的扩展
(1) 位扩展（增加存储字长）
10根地址线
用？2片片 1K× 4位 存储芯片组成 1K× 8位 的存储器
(2).读取操作 :控制栅加上正电压。浮空栅上的负电荷 量将决定是否可以开启 MOS晶体管。如果存储元原 存1，可认为浮空栅不带负电，控制栅上的正电压足 以开启晶体管。如果存储元原存 0，可认为浮空栅带 负电，控制栅上的正电压不足以克服浮动栅上的负电 量，晶体管不能开启导通。
(3).擦除操作 :所有的存储元中浮空栅上的负电荷要
A9
???
8根数据线
A0
2114
…D 7
D4
…
D0 CS WE
2114
位扩展法总结：
只加大字长，而存储器的字数与存储器芯片字数一 致, 对片子没有选片要求。
用8k*1的片子组成 8k*8的存储器需 8 个芯片
地址线——需 13 根
数据线—— 8 根
控制线—— WR接存储器的 WE
A0 A12
D0
D7
2. FLASH存储元
3、FLASH存储器基本操作
(1).编程操作 :实际上是写操作。所有存储元的原始 状态均处“ 1”状态，这是因为擦除操作时控制栅不 加正电压。编程操作的目的是为存储元的浮空栅补充 电子，从而使存储元改写成“ 0”状态。如果某存储 元仍保持“ 1”状态，则控制栅就不加正电压。
(2) 字扩展（增加存储字的数量）
4.2
11根地址线
用 ？2片片1K× 8位 存储芯片组成 2K× 8位 的存储器
8根数据线
A10
1
A9
???
A1
A0
???
???
CS0
CS1
1K× 8位
1K× 8位
???
???
D7
???
D0 WE
用16K? 8位的芯片组成 64K? 8位的存储器需 4个芯片 地址线—— 共需16根 片内：(214 = 16384) 14 根， 选片：2根 数据线—— 8根 控制线 —— WE
第九讲
主存储器（二） 只读存储器及存储器与CPU的连接
本讲主要内容
? 只读存储器 ? 闪速存储器 ? 存储器与CPU的连接
– 存储器容量的扩展 – CPU与存储器的连接 – 存储器举例
二.只读存储器
1.ROM的分类
只读存储器 掩模式 (ROM)
一次编程 (PROM)
定义
数据在芯片制造过程 中就确定
采用掩模工艺制成，其内容由厂方生产时写入， 用户只能读出使用而不能改写。
有MOS管的位表示存1， 没有MOS管的位表示存0。
线列
（2）. PROM (一次性编程)
行线 VCC
熔丝
写“0”时： 烧断Βιβλιοθήκη Baidu 丝
写“1”时： 保留熔 丝
（ 3）. EPROM (多次性编程 )
4.2
(1) N型沟道浮动栅 MOS 电路
SiO2 S
G D 浮动栅 D
___
G
+++++
N+
P基片
N+
S
G 栅极 S源 D漏
紫外线全部擦洗
D 端加正电压 D 端不加正电压
形成浮动栅 不形成浮动栅
S 与 D 不导通为 “0” S 与 D 导通为 “1”
(2) 2716 EPROM 的逻辑图和引脚
4.2
DO0 … DO7
PD/Progr 控制逻辑
解：(1) 需要4M/1M = 4片SRAM芯片； (2) 需要22条地址线 (3) 译码器的输出信号逻辑表达式为：
ramsel0 = A21 * A20 *MREQ ramsel1 = A21 *A20*MREQ ramsel2 = A21* A20 *MREQ ramsel3 = A21*A20*MREQ
…
1K×4
D7
…
D0 WE
用1k ? 4 的存储器芯片 2114 组成 2k ? 8 的存储器
CPU
2. 存储器与 CPU 的连接
4.2
(1) 地址线的连接
(2) 数据线的连接
(3) 读/写命令线的连接
(4) 片选线的连接
(5) 合理选择存储芯片
(6) 其他 时序、负载
例 有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB存储器，问 (1) 需要多少片RAM芯片？ (2) 该存储器需要多少地址位？ (3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数 据信号、控制信号MREQ和R/W#。 (4) 给出地址译码器的逻辑表达式。
电可擦写ROM
—— EEPROM 及Flash 存储器
源极 控制栅极 漏极 电极导体
----
----
二氧化硅
基片
三.闪速存储器
1.什么是闪速存储器 ? Flash Memory
闪速存储器是一种高密度、非易失性的读 /写半导 体存储器，它突破了传统的存储器体系，改善了现有 存储器的特性。
特点：
(1) 固有的非易失性 (2) 廉价的高密度 (3) 可直接执行 (4) 固态性能
用户可自行改变产品 中某些存储元
优点
缺点
可靠性和集成度 高，价格便宜
不能重写
可以根据用户需要 只能一次
编程
性改写
多次编程 (EPROM) (EEPRPM)
可以用紫外光照 射 或电擦除原来的数据， 然后再重新写入新的数 据
可以多次改写 ROM中的内容
闪速存储器
Flash memory
(1) 掩模式ROM