60秒计时器课程设计 周海祥

目录

摘要 (2)

引言 (2)

一．设计目的 (2)

二．设计任务 (2)

三．电路原理设计 (2)

3-1计时器的设计原理 (2)

3-2计时器的基本逻辑功能 (3)

3-3主干电路设计 (3)

3-3-1震荡电路设计 (3)

3-3-2计数器的设计 (3)

3-3-3译码器的设计 (3)

四．电路仿真 (4)

五．系统分析 (5)

5-1基础元件介绍 (5)

5-1-1计数器 (5)

5-1-2译码器与显示管 (6)

5-1-3振荡器 (8)

5-1-4与非门 (8)

六．电路的焊接 (9)

七．调试 (9)

八．总结 (10)

参考文献 (10)

致谢 (10)

附录 (11)

74LS160构成的60秒计时器

摘要

60秒计时器是采用数字电路实现的数字显示计时装置。本系统由振荡器，计数器，译码器，LED显示器组成。采用74LS系列中小规模集成芯片。

引言

计时器是用数字集成电路做成的现代计时器，与传统的机械钟相比，它具有走时准确、显示直观(有荧光七段数码显示器)、无机械传动装置等优点。而且钟表的数字化给人们生产生活带来了极大的方便。

一.设计目的

在学完了《数字电子技术》课程的基本理论后，能够综合运用所学知识设计和制作实际需要的简单电子电路，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题解决问题的能力。

二.设计任务

完成由74LS160构成的60秒计时器

计时器的组成:60秒计时器一般由振荡器，计时器，译码器，LED显示器组成，这些都是数字电路中应用最广泛的基本电路。

三.电路原理设计

3-1 计时器的设计原理：

先构成一个555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号，由74LS160采用清零法分别组成六十进制的“秒”计数器。清零法适用于有异步置零输入端的集成计数器。原理是不管输出处于哪种状态，只要在清零输入端加一个有效电平电压，输出会立即从那个状态回到“0000”状态。。使用74LS48为驱动器，共阴极七段数码管作为显示器。设计图见附录一

3-2 计时器的基本逻辑功能：

显示器

译码器

计数器

振荡器

3-3主干电路设计

3-3-1震荡电路设计：

主要用来产生时间的标准信号，精确程度就取决于时间的标准信号的频率及稳定性。秒”信号产生器是整个系统的时基信号，在此用555定时器来实现。将555定时器与电阻、电容按照555定时器构成振荡器，组成一个输出1Hz的脉冲信号，将该标准“秒”信号送入“秒”计数器。“秒”计数器采用60进制计数法，其是由2片74LS160采用反馈置数法串联而成连接如下图：

3-3-2计数器的设计：

由秒个位和秒十位计数器构成，秒”计数器为60进制计数器。60进制可通过十进制和六进制串联而成，从而完成数码显示。因为同步加法计数器74LS160可构成10进制以下的计数器，所以此电路中秒的计时采用74LS160来进行设计。3-3-3译码器的设计:

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为七段数码管的正常工作提供足够的工作电流。译码电路的功能是将“秒”计数器的输出代码进行编译，变成相应的数字。用于驱动LED七段数码显示常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。由74LS48和LED七段共阴极数码管组成一位数码显示电路。若将“秒”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当数字钟的计数器在CP脉冲的作用下，就应将其状态显示成清晰的数字符号，需要将计数器的状态进行译码并将其显示出来。选用的计数器全部是二—十进制集成片，“秒”的个位和十位的状态分别由集成片中的四个触发器的输出状态反映。每组输出的计数状态都按BCD代码以高低电平来表现。因此，需要经过译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。将计数器和译码显示器连在一起。

四．电路仿真

在调试过程初期，电路的功能没有实现。着手检查电路的连接，通过示波器进行检测，可以确认电路的连接没有问题。通过老师的指导，知道了仿真软件中在译码器和数码管的连接之间需要加上排阻保护数码管。

下图是电路的部分连接图:（修改前在左，修改后在右）

下图3.5是秒脉冲的波形图：

五．系统分析

5-1基础元件的介绍

5-1-1计数器（74LS160的介绍）

电路的设计中我采用的器件是74L S160的反馈置数法来实现十进制功能和六进制功能。下图是4LS160构成六进制计数器的结构图，根据74LS160的结构把输出端的0101（十进制为5）用一个与非门74LS20引到Load端便可置0，这样就实现了六进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在下降沿来时计数器开始计数。

5-1-2译码器与显示管（74LS48和LED 显示管的介绍）

译码显示器电路由共阴极译码器74LS48和七段数码管LED 组成。其真值表如下图：

74LS48BCD 七段译码驱动器真值表

译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字

U1

74LS160D

QA 14QB 13QC 12QD

11

RCO 15

A 3

B 4

C 5D

6

ENP 7ENT 10~LOAD 9~CLR 1CLK

2