集成运放参数测试仪[2005年电子大赛一等奖

集成运放参数测试仪[2005年电子大赛一等奖]

摘要：本系统参照片上系统的设计架构、采用FPGA与SPCE061A相结合的方法，以SPCE061A单片机为进程控制和任务调度核心；FPGA做为外围扩展，内部自建系统总线，地址译码采用全译码方式。FPGA内部建有DDS控制器，单片机通过系统总线向规定的存储单元中送入正弦表；然后DDS控制器以设定的频率，自动循环扫描，生成高精度，高稳定的5Hz基准测量信号。扫频信号通过对30MHz的FPGA系统时钟进行分频和外部锁相环（FPGA采用FLEX10K10无内部锁相环）倍频，产生高频率稳定度、幅值稳定度的扫频信号。放大器参数测量参照GB3442-82标准，低频信号幅度的测量采取AD高速采样，然后进行数字处理的方法；高频信号的幅度直接采用集成有效值转换芯片测得。A/D 转换采用SPCE061A内部自带的10位AD。SPCE061A主要实现用户接口界面（键盘扫描、液晶显示、数据打印以及其他服务进程的调度）、AD转换以及测量参数（Vio Iio Kcmr Avd BWG Tr）计算、与上位机通信等方面的功能。上位机主要实现向下位机发送测量指令、与下位机交换测量数据、以及数据的存储、回放、统计。

关键词：参数测量运算放大器 DDS FPGA SPCE061A 数字信号处理

一、方案比较设计与论证

（一）测量电路模块

1、测试信号源部分

方案一：利用传统的模拟分立元件或单片压控函数发生器MAX038，可产生三角波、方波、正弦波，通过调整外围元件可以改变输出频率、幅度，但采用模拟器件由于元件分散性太大，即使用单片函数发生器，参数也与外部元件有关，外接电阻电容对参数影响很大，因而产生的频率稳定度较差、精度低、抗干扰能力差、成本也较高。

方案二：采用锁相式频率合成方案。锁相式频率合成是将一个高稳定度和高精度的标准频率经过运算，产生同样稳定度和精确度的大量离散频率的技术，他在一定程度上满足了既要频率稳定精确，又要在大范围内变化的矛盾。但其波形幅度稳定度较差，在低频内波形不理想。

方案三：采用DDS技术。DDS以Nyquist时域采样定理为基础，在时域内进行频率合成，其相位、幅度都可以实现程控，而且用FPGA来实现非常简单。

在这里我们只需要一个5Hz的单一稳定频率，要求其频率，幅度稳定。综合考虑，我们采用方案三，实现了高精度，高稳定度的5Hz测试信号源。

2、主测试电路

方案一：将测试放大器参数的实现分成4个电路检测。该方案实现各个参数的测量比较好，且有利于各个参数调试。但是对于要实现智能测试该方案较复杂，在电路中所用的继电器太多，很容易引起电磁干扰，不利于系统的整体性能提高，且不能实现电路的智能测试。

方案二：采用一级运放。该电路经过仔细的分析会发现它设计的非常的巧妙调试也很方便，不会产生自激、饱和等情况。缺点就是对与精度较高的运算放大器该方案实现不了。

方案三：采用试题中所给的电路。这是一个二级的电路，测试精度非常的高。但在调试中我们发现它很容易出现自激，为了使整个电路保持稳定，我们采取了一系列的稳定措施，如采用雕刻机雕刻线路，并实现大面积的接地，辅助运放加入补偿矫正网络等。

综合上述，为了实现自动测量，保证测试有更高的精度，采用方案三。

3、信号放大电路

方案一：采用普通的运算放大器放大电路。运算放大器放大电路成熟可靠，选用不同的运算放大器，能够对各种信号进行很好放大。但其放大值固定，不能动态调整，不便于处理大范围变化信号。

方案二：采用程控可增益放大器。程控可增益放大器可用单片机方便的进行增益设定，十分有利于处理大动态范围信号。

由于测量信号动态范围大，要有效的采样处理，就要求放大器增益可动态调整，由此我们选用方案二，采用可编程增益放大器AD625和数字电位器AD737组成程控增益放大器，实现对测量信号的有效放大。

4、滤波电路

方案一：采用二阶切比雪夫低通滤波器或二阶巴特沃斯低通滤波器。切比雪夫滤波器的幅度响应在通带内是在两值之间波动，在通带内波动的次数取决于滤波器的阶数。理想的在靠近截止频率的范围内比巴特沃斯有更接近矩形的频率响应。但这一点是一在频带内允许波动为代价的。巴特沃斯低通滤波器幅频响应是单调下降的，其N阶低通滤波器的前（2N-1）阶导数在频率为零处始终为零，故又称为最大平坦幅度滤波器。

方案二：采用数字滤波。数字滤波有极大的灵活性，可以在不增加任何硬件成本的基础上对信号进行有效的滤波，而且可以实现模拟器件难以实现的高阶滤波。但要进行高效率的滤波，对AD采样要求有较高的采样速率和时实性，对单片机要求有较高的数据运算速度。

方案三：采用模拟滤波器加数字滤波。先用模拟滤波器对信号进行简单的滤波处理，然后AD采样，进行数字滤波。这样既可以更加有效的对信号进行滤波，使有效信号更为纯净，便于后级数据处理，又降低了对ADC及单片机的要求，使得利用SPCE061A可以较轻松的实现

在本题中，测量输出有效信号同样为5Hz，但伴有大量的高频及较严重的50Hz工频干扰，为了保持通带内有效信号的平坦性及纯净，我们选用方案三，模拟用二阶巴特沃斯低通滤波器，数字滤波采用有限冲击响应法设置了低通滤波器及50Hz陷波器。

（二）信号采集模块

方案一：用AD736 RMS真有效值转换芯片，AD736的响应频率在0~10KHZ，采用该器件只需将被测的信号加到它的输入端上，就可以得到它的有效值，无需软件处理，测试非常的方便。但是我们在调试中现在AD736 在响应低频的时候不是很稳定，这样对整个系统会带来不稳定。因此我们没有选用这个方案。

方案二：采用A/D转换，将模拟信号数字化，然后进行数据处理。凌阳16位单片机内置有8路10位的A/D，运用起来非常的方便。无需外围的电路，转换精度也比较高，因此我们采用了方案二。

（三）用户接口模块

1、显示方案:

方案一：采用LED或字符型LCD显示。LED可以用移位寄存器74164或者专用芯片MAX7219驱动，字符型LCD也可以才用74LS164通过同步串口驱动。优点是控制比较简单，而且串行显示只占用很少的I/O口。但也有一个很大的缺点，只能显示一些简单的ASCII码字符，显示的信息量十分的有限，对于本系统较复杂的功能不太适合。

方案二：采用点阵型LCD显示。点阵型LCD虽然占用的I/O口资源较多，控制也较复杂，但其功能却是强大的，显示信息量大，可以保证良好的用户模式。且我们在系统中用FPGA设计的总线方式，扩展了I/O资源，就无须考虑I/O资源的限制了。

经过综合考虑我们选择方案二，不需要很复杂的电路就可以实现并扩展非常强大的显示功能。

2、键盘输入方案:

方案一：采用7289芯片与键盘相结合，键盘的整个控制只需4条控制线。程序的编写也比较简单且容易同LED显示接口。

方案二：不使用任何专用芯片，用一块74LS138译码输出8路扫描信号，3路扫描返回信号线接I/O口输入（我们设计的是3*8的键盘）。这种设计方案电路设计非常的简单，但是软件的编写要考虑软件去抖等，会比较复杂而且占用大量的CPU资源。

方案三：在FPGA内部构造一键盘扫描控制器，专门用以处理按键信息，并进行初步的处理（如键盘去抖），通过中断把键值发送给单片机。由于我们在FPGA内部已经建立了系统总线，扩展键盘非常简单。而且采用此方法外部硬件电路的设计也非常简单。

比较三者的优缺点我们选择了方案三，这样充分利用CPLD的功能硬件与软件设计都比较简单。

二、整机工作原理与功能实现

图2-1-1 系统整体结构示意图

系统电路原理图如图5-3-1所示。通过继电器的切换实现四个基本参数和大量程的转换。测量开环放大倍数和共模抑制比的基准信号采用DDS合成技术产生（DDS合成控制器通过硬件编程在FPGA内部生成）。信号的幅值通过精密整流后的响应信号高速采样，再经过数字信号处理的方法获得。采样信号的幅值测量采用等精度测量方法，通过程控放大器将采样信号的幅度控制在1-3.3V之间，这样可以使小信号测量时有效位数增多，又克服了测量大信号量程不足的限制。

-3dB带宽的测量，通过FPGA与外部锁相环对30MHz信号进行分频与倍频，产生高精确度的扫频信号，然后通过隔直电容加到被测放大器的同相输入端（放大器通过继电器切换接成单位增益组态），放大器的输出信号通过隔直电容加到有效值转换芯片的输入端。扫频信号从40kHz开始逐渐增大，同时通过AD检测有效值转换芯片的输出电压，当输出电压下降到原来的0.707倍时记下此时的频率值既是-3dB带宽截止频率。

上升时间的测量，单片机向某一特定地址中写入任意值,启动上升时间测量功能。接着FPGA输出一阶跃信号给被测放大器(被测放大器也接成单位增益组态),同时启动高速计数，放大器的输出信号送给一比较电平设为0.9Vdd的高速比较器,当放大器输出端的信号增大到0.9Vdd时比较器输出高电平,FPGA内部计数器停止计数。如图2-1-2根据此计数值和计数时钟的频率便可以得到上升时间。