计算机组成原理CPU与控制单元设计(Part5)

合集下载

2021年计算机组成原理第5章.pptx

2021年计算机组成原理第5章.pptx

REG间接寻址
12
10
(3)加法指令(ADD)执行过程
─需求细化
*取指令阶段:取指令+分析指令,(PC)=12H 上条指令结果
取指令操作步骤— 同取数指令(①~④,仅PC值不同)
分析指令的结果— ADD指令,R0←(R0)+(R3)
主存
②+“1”
10H 00100100
R0 17H ⑥
R1 73H
15H 10000000
16H 00010000
17H 01110011
*执行指令阶段:实现当前指令功能 ,设(R0)=17H
操作步骤— R0-⑥→MAR-⑦→MEM读-⑧→MDR-⑨→R1
REG间接寻址
11
(2)存数指令(ST)执行过程
─需求细化
*取指令阶段:取指令+分析指令,(PC)=11H 上条指令结果
*CPU功能与组成部件: 指令控制— PC、IR、ID 操作控制 时间控制 —时序系统、控制信号形成电路 数据加工— ALU及状态REG、REG组 中断处理— 中断机构
*CPU基本结构:运算器,CU、BIU、中断机构,数据通路
CPU …

REG0
REG(n-1)
内 部

ALU


状态REG

MAR MDR
需求细化—有序的操作串-→CPU基本操作序列-→原子操作序列
需求实现—CU实现原子操作及序列
*CPU基本操作:
部件复用→降低成本
定义—CPU内部的实现基本功能的操作 分步骤保存
要求—提供及接收操作数据的须为时序部件或MEM
*CPU基本操作的类型: REG间传送— R源→R目标 存 储 器 读 — MAR→MEM(读)→MDR 存 储 器 写 — MAR及MDR→MEM(写) 算 逻 运 算 — R源1及R源2→ALU(运算)→R结果

cpu设计控制单元

cpu设计控制单元

cpu设计控制单元CPU是计算机系统的核心部件,其主要任务是执行指令并处理数据。

而控制单元是CPU 中的一部分,用于控制指令执行过程和数据流动。

本文将探讨CPU设计中的控制单元。

控制单元的功能包括指令解码、分析、控制和执行,其中指令解码是控制单元的主要任务。

指令解码是将指令编码转换为内部操作信号的过程,然后通过这些信号控制存储器和算术逻辑单元(ALU)执行指令。

控制单元还需要解析指令,检查指令格式并确定指令的长度和类型。

控制单元还需要将指令序列转换为机器代码,以便CPU能够理解并执行指令。

控制单元的设计需要考虑效率和性能。

为了使CPU高效地运行,控制单元需要快速地解码指令并控制操作流程。

控制单元需要在不影响性能的情况下尽可能简单。

为了提高CPU的性能,控制单元需要支持指令流水线的实现,使CPU可以同时执行多条指令。

控制单元的设计还需要考虑可扩展性和灵活性。

随着计算机技术的不断发展,新的指令和操作指令不断被引入,通用CPU需要能够适应这些变化。

控制单元需要具有一定的可扩展性和灵活性,以便在不改变底层硬件的情况下支持新的指令集。

控制单元的设计需要考虑易用性和可靠性。

由于控制单元对CPU的功能和性能有着直接的影响,设计师需要确保控制单元能够正确地执行指令,以避免CPU出现错误或故障。

控制单元需要易于使用和管理,以便开发人员和维护人员能够方便地理解和调试CPU的运行状态。

控制单元是CPU中非常重要的部分,对CPU的性能和功能有着直接的影响。

控制单元的设计需要考虑效率、性能、可扩展性、灵活性、易用性和可靠性等多个因素,并综合考虑以实现高质量的CPU设计。

控制单元的设计一般分为两个部分:状态机和指令解码。

状态机是控制单元的核心部分,其主要任务是根据每个指令的操作码、操作数和执行条件等信息,控制CPU在每个时钟周期内执行相应的操作。

状态机一般采用硬实现方式来实现,其结构通常参照指令集架构构建。

指令解码是控制单元的另一重要任务,其主要作用是将指令转换为内部操作信号,以便CPU能够理解和执行指令。

北航 计算机组成原理 第五部分:CPU控制单元设计

北航 计算机组成原理 第五部分:CPU控制单元设计

IBMDR、MDRDB
DBMER、MERIB
31
2.3 数据通路设计 (11.内部数据缓存)
控制总线(CB) 数据总线(DB) 地址总线(AB)
MAR 内部总线(IB)
MER
MDR
R0 R1 R2 R3
CPU内部
D ALU A
C
存储器
❖ ALU结果保存:增加寄 存器A
PC
❖ ALU数据输入缓存:增 加寄存器D
❖MIPS:百万指令每秒
➢MIPS:Million Instruction Per Second ➢不同指令集的MIPS比较没有实际意义 ➢即使同一台机器,用不同的测试程序测出来的MIPS值也可能不一样。
❖MFLOPS:百万浮点数操作每秒
➢MFLOPS: Million Floating point Operations Per Second ➢可以比较不同机器的浮点运算能力, 但有局限性 ➢MFLOPS不仅和机器有关, 也和所用测试程序有关 ➢MFLOPS与整数. 浮点操作的比例有关
移量(16位)
19
2.2 模型机的指令系统
❖指令类型
➢ 传送类指令:MOV指令,16位或32位指令 ▪ 4种传送类型:立即数寄存器,寄存器寄存器,寄存器 存储器,存储器寄存器
➢ 运算类指令:算术和逻辑运算, 16位或32位指令,RR型指令或 RS型指令,4种类型(以加法运算为例) ▪ 立即数 + 寄存器 寄存器 ▪ 寄存器 + 寄存器 寄存器 ▪ 寄存器 + 存储器 寄存器 ▪ 寄存器 + 寄存器 存储器
➢ 转移类指令 ▪ 条件/非条件转移、转子程序:32位指令,采用相对寻址 ▪ 子程序返回:16位指令
➢ 其它指令:16位指令

计算机组成原理5

计算机组成原理5

中央处理器
5.1.4 操作控制器与时序产生器
数据通路: 是指寄存器之间传送信息的通路。 信息从什么地方开始,中间经过哪个寄存器或多 路开关,最后传送到哪个寄存器,都要加以控制。在 各寄存器之间建立数据通路的任务,是由称为操作控 制器的部件来完成的。 ADD R1, R0 时序产生器:产生并发出计算机所需要的时序控 制信号。 操作控制器的功能: 就是根据指令操作码和时序 信号,产生各种操作控制信号,以便正确地建立数据 通路,从而完成取指令和执行指令的控制。
2.指令寄存器(IR)
中央处理器
指令寄存器IR用来保存当前正在执行的一条指令。 当执行一条指令时,先把它从内存取到缓冲寄存器中, 然后再传送至指令寄存器。 指令分为操作码和地址码字段,由二进制数字组成。 为了执行任何给定的指令,必须对操作码进行测试, 以便识别所要求的操作,指令译码器就是完成这项工 作的。 指令寄存器中的操作码字段被送入指令译码器中, 操作码一经译码后,即可向操作控制器发出具体操作 的特定信号。
5.2.3
取数指令的指令周期
中央处理器
显然,本程序中的ADD指令是一条访内型指令,
本指令的指令周期由三个CPU周期组成,1个CPU周期
用于取出指令,2个CPU周期用于指令的执行。
请参看CAI演示。
中央处理器
1.送操作数地址 第二个CPU周期主要完成送操作数地址。 在此阶段,CPU的动作只有一个,那就是把指
计算机所以能自动地工作,是因为CPU能从 存放程序的内存里取出一条指令并执行这条指 令;紧接着又是取指令,执行指令……,如此 周而复始,构成了一个封闭的循环。除非遇到
停机指令,否则这个循环将一直继续下去。
CAI演示
[名词概念]:
中央处理器

计算机组成原理chp5

计算机组成原理chp5
计算机科学与技术学院系统教研室

指令寄存器IR(Instruction Register)

2、CPU的基本组成

指令译码器ID(Instruction Decoder)

暂存在指令寄存器中的指令只有在其操作码部分经译码后才 能识别出是一条什么样的指令。 译码器经过对指令进行分析和解释,产生相应的控制信号提 供给时序控制信号形成部件。 由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲 时序控制信号形成部件又称微操作信号发生器,真正控制各 部件工作的微操作信号是由指令部件提供的操作信号、时序 部件提供的时序信号、被控制功能部件所反馈的状态及条件 综合形成的。

计算机科学与技术学院系统教研室
5.2.3LAD指令的指令周期

取指周期 执行周期
计算机科学与技术学院系统教研室
5.2.3LAD指令的指令周期
计算机科学与技术学院系统教研室
5.2.5 ADD指令的指令周期
计算机科学与技术学院系统教研室
5.2.5ADD指令的指令周期
计算机科学与技术学院系统教研室
第五章 中央处理器
第五章 中央处理器
5.1CPU功能和组成 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬布线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU
计算机科学与技术学院系统教研室
5.1 CPU的功能和组成
1、CPU的功能
计算机科学与技术学院系统教研室
5.2 指令周期
计算机科学与技术学院系统教研室
5.2.1 指令周期的基本概念

概念


指令周期:指取指令、分析指令到执行完该指令所需的全部 时间。 各种指令的指令周期相同吗?为什么? 机器周期通常又称CPU周期, 通常把一条指令周期划分为若干个机器周期,每个机器周期 完成一个基本操作。 主存的工作周期(存取周期)为基础来规定CPU周期,比如, 可以用CPU读取一个指令字的最短时间来规定CPU周期 不同的指令,可能包含不同数目的机器周期。 一个机器周期包含若干个时钟周期(节拍脉冲或T脉冲)。 CPU周期规定,不同的计算机中规定不同

计算机组成原理CPU的控制器部

计算机组成原理CPU的控制器部

微指令格式与编码
微指令的基本格式
微指令通常由操作码和地址码两部分组成。操作码用于指定该微指令所要执行的操作类型,地址码用于指定操作数的 地址或寄存器的编号。
微指令的编码方式
微指令的编码方式有多种,如直接编码、字段直接编码、字段间接编码等。不同的编码方式具有不同的特点和适用范 围,需要根据具体的应用场景进行选择。
高控制器的性能表现。
采用高速缓存技术
在控制器中引入高速缓存技术可以减 少访问主存的延迟,提高控制器的处
理速度。
提高时钟频率
增加控制器的时钟频率可以加快指令 的执行速度,从而提高控制器的性能。
优化编译器设计
改进编译器的设计可以生成更高效的 机器代码,从而减少控制器执行指令 的时间。
06
计算机组成原理与CPU控制器 关系探讨
计算机组成原理与CPU控制器相互促进
随着计算机技术的不断发展,计算机组成原理和CPU控制器的设计也在不断进步,二者相 互促进,共同推动计算机技术的发展。
THANKS
感谢观看
01
通过运行一系列标准化的基准测试程序,评估控制器的性能表
现。
微体系结构仿真
02
使用仿真工具模拟控制器的微体系结构,对其性能进行预测和
评估。
实时性能监控
03
在实际运行环境中对控制器的性能进行实时监控和数据采集,
以便对其性能进行准确评估。
提高控制器性能的途径
改进微体系结构
通过优化控制器的微体系结构,如增加 并行处理能力、改进指令流水线等,提
功能
控制器的主要功能是控制计算机各部件协调工作,确保指令 的按序执行。它负责从内存中取出指令、分析指令、确定指 令类型和操作数,然后向有关部件发出控制信号,执行该指 令。

计算机组成原理课程设计(中央处理器--微程序控制器设计)

计算机组成原理课程设计(中央处理器--微程序控制器设计)

计算机组成原理课程设计:中央处理器-微程序控制器设计摘要本文档介绍了一个针对计算机组成原理课程的设计项目,即中央处理器的微程序控制器设计。

在设计中央处理器的微程序控制器时,我们将考虑指令的执行、数据的处理以及控制信号等关键方面。

通过这个设计项目,学生将深入了解计算机系统的核心组件并掌握微程序控制器的设计方法。

引言计算机组成原理课程旨在帮助学生理解计算机硬件系统的基本原理和组成部分。

其中,中央处理器是计算机系统中最核心的部分之一。

微程序控制器是中央处理器的关键组件,它通过微指令序列控制着处理器的各个部件。

本设计项目旨在实践计算机组成原理的理论知识和设计方法,使学生能够了解中央处理器的内部结构和工作原理,并掌握微程序控制器的设计技术。

设计目标本次设计的目标是: 1. 使用合适的指令集设计一个完整的微程序控制器。

2. 实现基本的指令执行功能,包括算术逻辑单元(ALU)操作、内存读写、条件分支和跳转等。

3. 考虑控制信号与数据通路之间的兼容性和时序关系。

4. 考虑指令的效率和性能,实现合理的指令编码和微指令生成策略。

设计内容1. 指令集设计在设计微程序控制器时,首先需要确定适合该设计的指令集。

指令集应该包括基本的算术、逻辑、移位和控制指令,以及内存读写指令。

根据实际需求,可以添加其他合适的指令。

2. 微指令设计为了实现指令集中的每个指令,需要设计相应的微指令。

微指令是一系列控制信号的序列,用于控制中央处理器中各个部件的操作。

每个微指令应该包含控制信号、操作码、寄存器的选择和数据通路的选择等信息。

3. 数据通路设计数据通路连接了CPU中各个部件,包括寄存器、ALU、控制器等。

在设计数据通路时,需要考虑指令的执行顺序、数据的传递和处理,以及控制信号的生成等。

数据通路应该支持指令的执行和数据操作。

4. 控制信号设计控制信号是微程序控制器中最关键的部分,它确定了中央处理器中各个部件的操作方式和时序。

在设计控制信号时,需要考虑不同指令的差异性和并行性,确保指令的正确执行。

21central 计算机组成原理 第五章 中央处理器(5)

21central 计算机组成原理 第五章  中央处理器(5)
的一种方法。
2、PLA的实质 ❖ VLSI技术的产物;功能上相当于许多“与”门的集合,在
任何一个输出端“或”起来。见下图(写出表达式);
X1 X2 X3 X4 输入变量
y1 y2 y3 y4 y5 y6 y7 y8 乘积项

●●





●●





●●

●●
例:y1=x2∙x4 y6=x2∙x4
ADD功能为(AC)+(Y)→AC)。 ❖ (5)简述完成指令STA Z的数据通路(Z为内存地址,
STA功能为(AC)→Z)。
A:MDR AC
ALU 状态寄存器
主存储器M C:MAR
B:IR 操作控制器
D:PC +1
解:(1)A——MDR,B——IR,C——MAR,D——PC (2)PC→MAR→M→MDR→IR (3)X→MAR→M→MDR→ALU→AC (4)Y→MAR→M→MDR→ALU→ADD→AC (5)Z→MAR,AC→MDR→M

● 例:f1=y2+y3+y6
=x1x2x3+x2x4+x2x4
●●



●●

●●
或门矩阵
输 f1 出 f2 函 f3 数
二、PLA的主要用途 ❖ 逻辑压缩 ❖ 设计操作控制器 ❖ 实现存储器重叠操作 ❖ 组成故障检测网络 ❖ 设计优先中断系统 三、PLA控制器 1、定义:用PLA器件实现组合逻辑设计的操作控制器,叫做
补充题:CPU结构如图示,其中包括一个累加寄存器AC、一 个状态寄存器和其他四个寄存器,各部分之间的连线表示数据

西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT

西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT

控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有: F = A + B (ADD), F = A - B (SUB), F = A + 1 (INC), F = A - 1 (DEC),
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1~I5所发出的控制信号a~j。 设计微指令的控制字段,要求保持微指令本身的并 行性,需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
(一)CPU的功能和基本结构 (二)指令执行过程 (三)数据通路的功能和基本结构 (四)控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式,微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点: 硬布线:速度快,不规整,修改及扩充困难 微程序:速度慢,规整,容易修改及扩充

计算机组成原理CPU设计

计算机组成原理CPU设计

计算机组成原理CPU设计计算机组成原理是研究计算机内部结构和工作原理的一门学科。

而CPU(中央处理器)作为计算机的核心部件,负责执行计算机中所有的指令和运算操作。

CPU的设计有很多不同的方法和架构,本文将介绍一种常见的CPU设计,冯·诺依曼结构和指令周期。

冯·诺依曼结构是由冯·诺依曼在20世纪40年代提出的,并成为了现代计算机的基本结构。

它包含了五个主要的组成部分:控制器、算术逻辑单元(ALU)、寄存器、存储器和输入/输出(I/O)接口。

首先是控制器,它负责控制整个计算过程。

它将输入的指令解码并发送给相应的部件执行。

控制器通常是通过微指令来实现的,每个微指令对应着一条机器指令的执行过程。

其次是算术逻辑单元(ALU),它是负责实现加法、减法、乘法和逻辑运算等基本操作的核心部件。

它可以对数据进行运算,并将计算结果存储到寄存器中。

然后是寄存器,它是一种用于暂时存储数据的硬件设备。

计算机中有多种寄存器,如程序计数器(PC)、指令寄存器(IR)和通用寄存器等。

它们可以暂时存储计算过程中使用的数据和指令。

存储器是用来存储数据和指令的地方。

计算机中有多种存储器,如主存储器(RAM)、高速缓存(Cache)和硬盘等。

存储器按照地址访问,可以读取和写入数据。

最后是输入/输出(I/O)接口,它负责计算机与外部设备的数据交换。

输入接口接收来自外部设备的数据,输出接口将计算机处理的结果发送给外部设备。

这样计算机就可以实现与外界的通信。

指令周期是CPU执行一条机器指令的时间周期。

它通常包括取指令、译码、执行、访存和写回这五个阶段。

在取指令阶段,控制器从存储器中读取指令并保存到指令寄存器中;在译码阶段,控制器对指令进行解码,并根据指令的类型决定下一步的操作;在执行阶段,ALU根据控制器的指令进行运算操作;在访存阶段,控制器根据指令的要求将数据从存储器中读取或写入;最后在写回阶段,将计算结果写回到寄存器中或存储器中。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2.2 模型机的指令系统
双操作数指令格式
寄存器编码表
REG 000 001 010 011 100 101 110 111
W=1 AX CX DX BX SP BP SI DI
W=0 AL CL DL BL AH CH DH BH
2.2 模型机的指令系统
双操作数指令格式
2.2 模型机的指令系统
2.3 数据通路设计 (1.指令相关 组成) 1.指令相关 组成) 指令相关—组成
控制总线(CB) 数据总线(DB) 地址总线(AB)
存储器
PC
存储器: 存储器:存储指令和 数据
IR
PC:当前指令地址 : IR:存储当前指令 :
CPU内部
2.3 数据通路设计 (2.指令相关 取指数据通路) 2.指令相关 取指数据通路) 指令相关—取指数据通路
1.1 CPU的功能与组成 CPU的功能与组成
CPU的组成 的组成
运算单元:算术逻辑运算单元( 运算单元:算术逻辑运算单元(ALU) ) 寄存器:通用寄存器组( ),标志寄存器 寄存器:通用寄存器组(GPRs),标志寄存器(FR, ),标志寄存器( , 又称程序状态字PSW),临时寄存器(TR) ),临时寄存器 又称程序状态字 ),临时寄存器( ) 控制单元( ): 控制单元(CU): 指令地址部件:程序计数器(PC) 指令地址部件:程序计数器( ) 指令寄存部件:指令寄存器( ) 指令寄存部件:指令寄存器(IR) 译码部件:指令译码器( ) 译码部件:指令译码器(ID) 控制部件: 控制部件:微操作控制信号产生部件 时序部件: 时序部件:产生时序信号 内部总线: 内部数据通路( 内部总线:CPU内部数据通路(Internal Bus) 内部数据通路 )
控制单元( - 控制单元(CU-Control Unit) )
指令寄存器IR 指令寄存器 指令译码器ID( 指令译码器 (Instruction Decoder) ) 时序部件: 时序部件:提供各种时序信号 控制信号生成部件: 控制信号生成部件:产生计算机其他部件所需要的所有微操作控 制信号,分组合逻辑和微程序两种实现方式。 制信号,分组合逻辑和微程序两种实现方式。
简化的8086/8088结构,16位系统,内部总线连接 / 结构, 位系统 位系统, 简化的 结构 通用寄存器部件( 、 、 、 、 、 、 、 ) 通用寄存器部件(AX、BX、CX、DX、SP、BP、SI、DI) 主存地址寄存器MAR 主存地址寄存器 主存数据寄存器MDR 主存数据寄存器 暂存器C,D,Z 暂存器 程序计数器PC 程序计数器 指令寄存器IR 指令寄存器 运算单元ALU 运算单元 控制单元
2.2 模型机的指令系统
双操作数指令格式
RR型或 型,必有一个操作数在寄存器中(寄存器直接寻址) 型或RS型 必有一个操作数在寄存器中(寄存器直接寻址) 型或 长度2~ 个字节 个字节( 个字节必须) 长度 ~4个字节(前2个字节必须) 个字节必须 Opcode:操作码(6位) :操作码( 位 d: 方向字段(1位)。在第二个字节中,REG确定一个操作数(寄存器直 方向字段( 位)。在第二个字节中 在第二个字节中, 确定一个操作数( 确定一个操作数 接寻址), ),MOD和R/M确定零一个操作数的寻址方式。方向字段 表明 确定零一个操作数的寻址方式。 接寻址), 和 确定零一个操作数的寻址方式 方向字段d表明 REG确定的是源操作数还是目的操作数。 确定的是源操作数还是目的操作数。 确定的是源操作数还是目的操作数 d=1, REG确定目的操作数,MOD+R/M确定源操作数 确定目的操作数, 确定目的操作数 确定源操作数 d=0, REG确定源操作数,MOD+R/M确定目的操作数 确定源操作数, 确定源操作数 确定目的操作数 W:字/字节字段(1位):操作数是字节(8位)还是字(16位) : 操作数是字节( 位 还是字( 位 字节字段( 位):操作数是字节 W=1,字(16位) , 位 W=0,字节(8位) ,字节( 位
CPU内部
2.3 数据通路设计 (6.寄存器/ALU数据通路-ALU输入) 6.寄存器/ALU数据通路 ALU输入 寄存器/ALU数据通路- 输入)
1.1 CPU的功能与组成 CPU的功能与组成
CPU内部结构 内部结构
微操作控制信号
CPU
ALU
执行单元( ) 执行单元(EU) 控制单元( ) 控制单元(CU)
A
GR
微操作信号 发生器 B MAR MBR ID
寄存器单元
EU
PC IR
CU
中断系统 内部总线
Internal BUS
Data Bus Ctrl Bus Add Bus
2.3 数据通路设计 (4.寄存器/ALU数据通路-寄存器输入) 4.寄存器/ALU数据通路 寄存器输入) 寄存器/ALU数据通路-
控制总线(CB) 数据总线(DB) 地址总线(AB)
存储器
AH BH CH DH SP BP SI DI
AL BL CL DL
PC ALU IR
存储器到寄存器: 存储器到寄存器: Mem DB GPRs 保存ALU结果: 结果: 保存 结果 ALU GPRs 寄存器间传送: 寄存器间传送: GPRs GPRs
GR
运算器执行指 IR 令功能
在控制信号的作用下 取操作数送运算器
1. 2. 3. 4. 5. 6.
根据PC内容从存储器取指令送 ; 根据 内容从存储器取指令送IR; 内容从存储器取指令送 指令译码器译码(解释指令),形成微操作控制信号; 指令译码器译码(解释指令),形成微操作控制信号; ),形成微操作控制信号 在控制信号的作用下取操作数送运算器; 在控制信号的作用下取操作数送运算器; 运算器运行; 运算器运行; 保存结果; 保存结果; 形成下一条指令地址送PC。 形成下一条指令地址送 。
单操作数指令格式
7
Opcode
1 2
W M O D
3
OP
3
R/M
8
Disp_Low
8
Disp_High
指令分类
传送指令: 传送指令:MOV Dest,Src , 算术指令:ADD Dest, Src 算术指令: , SUB Dest,Src , AND Dest, Src OR Dest, Src XOR Dest, Src 单操作数指令: INC Dest, DEC Dest, NEG Dest, NOT Dest 单操作数指令: 移位指令: 移位指令:SAL Dest,1 ; SAR Dest, 1 程序控制指令:转移指令, 程序控制指令:转移指令,转子指令等
1.1 CPU的功能与组成 CPU的功能与组成
ห้องสมุดไป่ตู้
CPU的功能:控制指令执行 的功能: 的功能
取指令: 取指令:从存储器中读出指令 指令地址部件: 指令地址部件:指明当前要读取的指令在存储器中的地址 指令寄存部件: 指令寄存部件:保存从存储器中取来的指令 分析指令:分析指令的操作性质以及操作对象的位置(地址) 分析指令:分析指令的操作性质以及操作对象的位置(地址) 译码部件:对指令进行译码 译码部件: 执行指令: 执行指令:实现指令应该具有的操作功能 控制信号逻辑部件:根据指令的操作性质和操作对象的地址( 控制信号逻辑部件:根据指令的操作性质和操作对象的地址( 译码结果),在时序信号配合下, ),在时序信号配合下 译码结果),在时序信号配合下,产生一系列的微操作控制信 号,从而控制计算机的运算器、存储器或输入输出接口等部件 从而控制计算机的运算器、 工作,实现指令所表示的功能。 工作,实现指令所表示的功能。 时序部件:提供计算机基准时序信号 时序部件:
控制总线(CB) 数据总线(DB) 地址总线(AB)
存储器
AH BH CH DH SP BP SI DI
AL BL CL DL
PC ALU IR
通用寄存器组: 通用寄存器组: AX、BX、CX、DX、 、 、 、 、 SP、BP、SI、DI 、 、 、 算术逻辑运算单元ALU 算术逻辑运算单元
CPU内部
一、CPU的功能与组成 的功能与组成 二、数据通路设计 三、指令执行流程分析 四、组合逻辑控制器设计 五、微程序原理 六、微程序控制器设计
指令的执行过程回顾(第一讲) 指令的执行过程回顾(第一讲)
总线
Instruction Fetch Instruction Decode 保存指令 结果 Operand Fetch Execute Result Store Next Instruction
计算机组成原理与汇编语言
(2006级 (2006级)
北航计算机学院 Tel :82316285 Mail:liuxd@ liuxd@ 刘旭东©
第五部分
CPU与控制单元设计 CPU与控制单元设计
一、CPU的功能与组成 的功能与组成 二、数据通路设计 三、指令执行流程分析 四、组合逻辑控制器设计 五、微程序原理 六、微程序控制器设计
CPU内部
2.3 数据通路设计 (5.寄存器/ALU数据通路-寄存器输出) 5.寄存器/ALU数据通路 寄存器输出) 寄存器/ALU数据通路-
控制总线(CB) 数据总线(DB) 地址总线(AB)
存储器
AH BH CH DH SP BP SI DI
AL BL CL DL
PC ALU IR
保存寄存器内容: 保存寄存器内容: GPRs DB Mem 寄存器间接寻址: 寄存器间接寻址: GPRs AB 寄存器运算: 寄存器运算: GPRs ALU
控制总线(CB) 数据总线(DB) 地址总线(AB)
存储器
PC
送地址: 送地址: PC AB Mem 保存指令: 保存指令: 读存储器, 读存储器, Mem DB IR 修改PC 修改
IR
CPU内部
2.3 数据通路设计 (3.寄存器/ALU相关 组成) 3.寄存器/ALU相关 组成) 寄存器/ALU相关—组成
相关文档
最新文档