计算机组成原理CPU与控制单元设计(Part5)

1.1 CPU的功能与组成 CPU的功能与组成
CPU的组成 的组成
运算单元：算术逻辑运算单元（ 运算单元：算术逻辑运算单元（ALU） ） 寄存器：通用寄存器组（ ），标志寄存器 寄存器：通用寄存器组（GPRs），标志寄存器（FR， ），标志寄存器（ ， 又称程序状态字PSW），临时寄存器（TR） ），临时寄存器 又称程序状态字 ），临时寄存器（ ） 控制单元（ ）： 控制单元（CU）： 指令地址部件：程序计数器（PC） 指令地址部件：程序计数器（ ） 指令寄存部件：指令寄存器（ ） 指令寄存部件：指令寄存器（IR） 译码部件：指令译码器（ ） 译码部件：指令译码器（ID） 控制部件： 控制部件：微操作控制信号产生部件 时序部件： 时序部件：产生时序信号 内部总线： 内部数据通路（ 内部总线：CPU内部数据通路（Internal Bus） 内部数据通路 ）
CPU内部
2.3 数据通路设计 （5.寄存器/ALU数据通路－寄存器输出） 5.寄存器/ALU数据通路 寄存器输出） 寄存器/ALU数据通路－
控制总线（CB） 数据总线（DB） 地址总线（AB）
存储器
AH BH CH DH SP BP SI DI
AL BL CL DL
PC ALU IR
保存寄存器内容： 保存寄存器内容： GPRs DB Mem 寄存器间接寻址： 寄存器间接寻址： GPRs AB 寄存器运算： 寄存器运算： GPRs ALU
控制总线（CB） 数据总线（DB） 地址总线（AB）
存储器
PC
送地址： 送地址： PC AB Mem 保存指令： 保存指令： 读存储器， 读存储器， Mem DB IR 修改PC 修改
IR
CPU内部
2.3 数据通路设计 （3.寄存器/ALU相关 组成） 3.寄存器/ALU相关 组成） 寄存器/ALU相关—组成
计算机组成原理与汇编语言
(2006级 (2006级)
北航计算机学院 Tel ：82316285 Mail：liuxd@buaa.edu.cn liuxd@act.buaa.edu.cn 刘旭东©
第五部分
CPU与控制单元设计 CPU与控制单元设计
一、CPU的功能与组成 的功能与组成 二、数据通路设计 三、指令执行流程分析 四、组合逻辑控制器设计 五、微程序原理 六、微程序控制器设计
2.2 模型机的指令系统
双操作数指令格式
RR型或 型，必有一个操作数在寄存器中（寄存器直接寻址） 型或RS型 必有一个操作数在寄存器中（寄存器直接寻址） 型或 长度2～ 个字节 个字节（ 个字节必须） 长度 ～4个字节（前2个字节必须） 个字节必须 Opcode：操作码（6位） ：操作码（ 位 d: 方向字段（1位）。在第二个字节中，REG确定一个操作数（寄存器直 方向字段（ 位）。在第二个字节中 在第二个字节中， 确定一个操作数（ 确定一个操作数 接寻址）， ），MOD和R/M确定零一个操作数的寻址方式。方向字段 表明 确定零一个操作数的寻址方式。 接寻址）， 和 确定零一个操作数的寻址方式 方向字段d表明 REG确定的是源操作数还是目的操作数。 确定的是源操作数还是目的操作数。 确定的是源操作数还是目的操作数 d=1, REG确定目的操作数，MOD+R/M确定源操作数 确定目的操作数， 确定目的操作数 确定源操作数 d=0, REG确定源操作数，MOD+R/M确定目的操作数 确定源操作数， 确定源操作数 确定目的操作数 W：字／字节字段（1位）：操作数是字节（8位）还是字（16位） ： 操作数是字节（ 位 还是字（ 位 字节字段（ 位）：操作数是字节 W=1，字（16位） ， 位 W=0，字节（8位） ，字节（ 位
单操作数指令格式
7
Opcode
1 2
W M O D
3
OP
3
R/M
8
Disp_Low
8
Disp_High
指令分类
传送指令： 传送指令：MOV Dest，Src ， 算术指令：ADD Dest， Src 算术指令： ， SUB Dest，Src ， AND Dest, Src OR Dest, Src XOR Dest, Src 单操作数指令： INC Dest, DEC Dest, NEG Dest, NOT Dest 单操作数指令： 移位指令： 移位指令：SAL Dest,1 ; SAR Dest, 1 程序控制指令：转移指令， 程序控制指令：转移指令，转子指令等
1.1 CPU的功能与组成 CPU的功能与组成
CPU内部的寄存器 内部的寄存器
通用寄存器（ ）：用户可见 通用寄存器（General Register）：用户可见（汇编语言可使用） ）：用户可见（汇编语言可使用） 数据寄存器、基址寄存器、变址寄存器、堆栈指针、 数据寄存器、基址寄存器、变址寄存器、堆栈指针、标志寄存 器等 控制与状态寄存器：用户不可见，为系统控制专用。 控制与状态寄存器：用户不可见，为系统控制专用。 MAR（Memory Address Register）：存储器地址寄存器 （ ）：存储器地址寄存器 ）： MBR/MDR（Memory Buffer Register，Memory Data （ ， Register）：存储器数据缓冲器 ）：存储器数据缓冲器 ）： PC（Program Counter）：程序计数器 （ ）：程序计数器 ）： IR（Instruction Register）：指令寄存器 （ ）：指令寄存器 ）： 临时寄存器（ ）：用户不可见 临时寄存器（Temporary Register）：用户不可见 ）：
1.1 CPU的功能与组成 CPU的功能与组成
执行单元（ － 执行单元（EU－Execution Unit） ）
执行单元的核心：算术逻辑运算单元（ ），完成算术运算 执行单元的核心：算术逻辑运算单元（ALU），完成算术运算、 ），完成算术运算、 逻辑运算、移位运算等操作； 逻辑运算、移位运算等操作； 寄存器：提供数据缓冲； 寄存器：提供数据缓冲；
A B ID AC 微操作控制信号 ALU 微操作信号 发生器 PC
来自百度文库
指令译码器译码（解 释指令），形成微操 作控制信号
MBR AC： 累加器
形成下条指令 ALU：算术逻辑运算单元 的地址并送PC A,B：缓冲器
GR： 通用寄存器 IR： 指令寄存器 根据PC内容从存储 ID： 指令译码器 PC： 器取指令送IR 程序计数器 MAR：地址寄存器 MBR：数据寄存器 MAR 存储器
1.1 CPU的功能与组成 CPU的功能与组成
CPU内部结构 内部结构
微操作控制信号
CPU
ALU
执行单元（ ） 执行单元（EU） 控制单元（ ） 控制单元（CU）
A
GR
微操作信号 发生器 B MAR MBR ID
寄存器单元
EU
PC IR
CU
中断系统 内部总线
Internal BUS
Data Bus Ctrl Bus Add Bus
GR
运算器执行指 IR 令功能
在控制信号的作用下 取操作数送运算器
1. 2. 3. 4. 5. 6.
根据PC内容从存储器取指令送 ； 根据 内容从存储器取指令送IR； 内容从存储器取指令送 指令译码器译码（解释指令），形成微操作控制信号； 指令译码器译码（解释指令），形成微操作控制信号； ），形成微操作控制信号 在控制信号的作用下取操作数送运算器； 在控制信号的作用下取操作数送运算器； 运算器运行； 运算器运行； 保存结果； 保存结果； 形成下一条指令地址送PC。 形成下一条指令地址送 。
2.3 数据通路设计 （4.寄存器/ALU数据通路－寄存器输入） 4.寄存器/ALU数据通路 寄存器输入） 寄存器/ALU数据通路－
控制总线（CB） 数据总线（DB） 地址总线（AB）
存储器
AH BH CH DH SP BP SI DI
AL BL CL DL
PC ALU IR
存储器到寄存器： 存储器到寄存器： Mem DB GPRs 保存ALU结果： 结果： 保存 结果 ALU GPRs 寄存器间传送： 寄存器间传送： GPRs GPRs
简化的8086／8088结构，16位系统，内部总线连接 ／ 结构， 位系统 位系统， 简化的 结构 通用寄存器部件（ 、 、 、 、 、 、 、 ） 通用寄存器部件（AX、BX、CX、DX、SP、BP、SI、DI） 主存地址寄存器MAR 主存地址寄存器 主存数据寄存器MDR 主存数据寄存器 暂存器C,D,Z 暂存器 程序计数器PC 程序计数器 指令寄存器IR 指令寄存器 运算单元ALU 运算单元 控制单元
2.2 模型机的指令系统
双操作数指令格式
寄存器编码表
REG 000 001 010 011 100 101 110 111
W=1 AX CX DX BX SP BP SI DI
W=0 AL CL DL BL AH CH DH BH
2.2 模型机的指令系统
双操作数指令格式
2.2 模型机的指令系统
2.3 数据通路设计 （1.指令相关 组成） 1.指令相关 组成） 指令相关—组成
控制总线（CB） 数据总线（DB） 地址总线（AB）
存储器
PC
存储器： 存储器：存储指令和 数据
IR
PC：当前指令地址 ： IR：存储当前指令 ：
CPU内部
2.3 数据通路设计 （2.指令相关 取指数据通路） 2.指令相关 取指数据通路） 指令相关—取指数据通路
控制总线（CB） 数据总线（DB） 地址总线（AB）
存储器
AH BH CH DH SP BP SI DI
AL BL CL DL
PC ALU IR
通用寄存器组： 通用寄存器组： AX、BX、CX、DX、 、 、 、 、 SP、BP、SI、DI 、 、 、 算术逻辑运算单元ALU 算术逻辑运算单元
CPU内部
1.1 CPU的功能与组成 CPU的功能与组成
CPU的功能：控制指令执行 的功能： 的功能
取指令： 取指令：从存储器中读出指令 指令地址部件： 指令地址部件：指明当前要读取的指令在存储器中的地址 指令寄存部件： 指令寄存部件：保存从存储器中取来的指令 分析指令：分析指令的操作性质以及操作对象的位置（地址） 分析指令：分析指令的操作性质以及操作对象的位置（地址） 译码部件：对指令进行译码 译码部件： 执行指令： 执行指令：实现指令应该具有的操作功能 控制信号逻辑部件：根据指令的操作性质和操作对象的地址（ 控制信号逻辑部件：根据指令的操作性质和操作对象的地址（ 译码结果），在时序信号配合下， ），在时序信号配合下 译码结果），在时序信号配合下，产生一系列的微操作控制信 号，从而控制计算机的运算器、存储器或输入输出接口等部件 从而控制计算机的运算器、 工作，实现指令所表示的功能。 工作，实现指令所表示的功能。 时序部件：提供计算机基准时序信号 时序部件：
中断系统
检查中断信号，中断 的正常程序执行， 检查中断信号，中断CPU的正常程序执行，处理异常事务。 的正常程序执行 处理异常事务。
一、CPU的功能与组成 的功能与组成 二、数据通路设计 三、指令执行流程分析 四、组合逻辑控制器设计 五、微程序原理 六、微程序控制器设计
2.1 模型机结构简述
单总线结构（ 单总线结构（CPU、存储器） 、存储器） 模型机CPU结构描述 结构描述 模型机
CPU内部
2.3 数据通路设计 （6.寄存器/ALU数据通路－ALU输入） 6.寄存器/ALU数据通路 ALU输入 寄存器/ALU数据通路－ 输入）
一、CPU的功能与组成 的功能与组成 二、数据通路设计 三、指令执行流程分析 四、组合逻辑控制器设计 五、微程序原理 六、微程序控制器设计
指令的执行过程回顾（第一讲） 指令的执行过程回顾（第一讲）
总线
Instruction Fetch Instruction Decode 保存指令 结果 Operand Fetch Execute Result Store Next Instruction
控制单元（ － 控制单元（CU－Control Unit） ）
指令寄存器IR 指令寄存器 指令译码器ID（ 指令译码器 （Instruction Decoder） ） 时序部件： 时序部件：提供各种时序信号 控制信号生成部件： 控制信号生成部件：产生计算机其他部件所需要的所有微操作控 制信号，分组合逻辑和微程序两种实现方式。 制信号，分组合逻辑和微程序两种实现方式。