同或门版图课程设计报告
基本逻辑门_实验报告
一、实验目的1. 理解并掌握基本逻辑门的工作原理和逻辑关系；2. 掌握组合逻辑电路的设计方法；3. 熟悉常用逻辑门电路的符号和特性；4. 培养实验操作能力和数据处理能力。
二、实验环境1. 实验设备：数字电路实验箱、万用表、逻辑分析仪、计算机等；2. 实验软件：Multisim、Proteus等电路仿真软件。
三、实验内容1. 与门、或门、非门实验（1）实验目的：验证与门、或门、非门的逻辑功能，熟悉其输入输出关系。
（2）实验步骤：① 按照电路图连接与门、或门、非门电路；② 使用开关控制输入端，观察输出端电平变化，记录实验数据；③ 分析实验结果，验证逻辑关系。
2. 与非门、或非门、异或门实验（1）实验目的：验证与非门、或非门、异或门的逻辑功能，熟悉其输入输出关系。
（2）实验步骤：① 按照电路图连接与非门、或非门、异或门电路；② 使用开关控制输入端，观察输出端电平变化，记录实验数据；③ 分析实验结果，验证逻辑关系。
3. 组合逻辑电路设计实验（1）实验目的：设计一个组合逻辑电路，实现特定功能。
（2）实验步骤：① 分析电路功能需求，确定逻辑表达式；② 根据逻辑表达式，设计电路原理图；③ 使用Multisim等仿真软件进行电路仿真，验证电路功能；④ 分析仿真结果，对电路进行优化。
四、实验结果与分析1. 与门、或门、非门实验结果：（1）与门：当输入端均为高电平时，输出端为高电平；当至少有一个输入端为低电平时，输出端为低电平。
（2）或门：当输入端均为低电平时，输出端为低电平；当至少有一个输入端为高电平时，输出端为高电平。
（3）非门：当输入端为高电平时，输出端为低电平；当输入端为低电平时，输出端为高电平。
2. 与非门、或非门、异或门实验结果：（1）与非门：当输入端均为高电平时，输出端为低电平；当至少有一个输入端为低电平时，输出端为高电平。
（2）或非门：当输入端均为低电平时，输出端为高电平；当至少有一个输入端为高电平时，输出端为低电平。
异或门版图设计报告
西安科技大学高新学院微电子专业实验报告专业: 微电子班级: 1001姓名: 黄升学号:1001050120指导老师:王进军设计软件:tanner软件实验目得与要求:1、掌握L-edit软件得基本设定与集成电路工艺与版图得图层关系。
2、根据性能与指标要求,明确设计要求与规则。
3、电路版图实现过程中电源线得走法。
4、掌握L-edit与S-edit仿真环境,完成异或门得仿真。
5、掌握LVS环境变量。
异或门版图得设计方法:1、确定工艺规则。
2、绘制异或门版图。
3、加入工作电源进行分析。
4、与LVS比较仿真结果。
实验内容:完成S异或门版图设计,S异或门原理如下,要求在S-edit中画出每一电路元件,并给出输入输出端口及电源线与地线。
(一)异或逻辑关系式及真值表:F=A⊕B=A′B+ AB′(二)原理图:(三)版图:(四)仿真分析:Main circuit:Module0、include“E:\ProgramFiles\tannerEDA\T-Spice10、1\models\m12_125、md M1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uv7 Vdd Gnd 5、0v8 B Gnd pulse(0、05、00 In In 100n 200n)v9 A Gnd pulse(0、05、00 In In 100n 400n)、tran In 800n、print tran v(A) v(B) v(F)End of main circuit:Module0上升沿下降沿均10nv8 B Gnd pulse(0、05、00 10In 10In 100n 200n) v9 A Gnd pulse(0、05、00 10In 10In 100n 400n)*NODE NAMEALASES* 1=Gnd(10、5,-12)* 2=Vdd(12,37)* 4=B(15,12)* 5=A(5,13)* 6=F(72,13)、include“E:\ProgramFiles\tannerEDA\T-Spice10、1\models\m12_125、md M1 F B A Vdd PMOS L=2u W=22u $(68、5 25 70、5 30)M2 3 A Vdd Vdd PMOS L=2u W=22u $(44、5 25 46、5 30)M3 F A M4 F B Gnd NMOS L=2u W=22u $(20、5 25 22、5 30)M4 F B Gnd NMOS L=2u W=22u $(68、5 -3、5 70、5 1、5)M5 3 A Gnd Gnd NMOS L=2u W=22u $(44、5 -3、5 46、5 1、5)M6 F 3 B Gnd NMOS L=2u W=22u $(21 -3、5 23 1、5)v5 Vdd Gnd 5、0v6 B Gnd pulse(0、05、00 In In 100n 400n)v7 A Gnd pulse(0、05、00 In In 100n 200n)、tran In 800n、print tran v(A) v(B) v(F)用LVS对比异或门得原理图与版图就是否一致原理图、spMain circuit:Module0M1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u *End of main circuit:Module0版图、spc*NODE NAMEALASES* 1=Gnd(10、5,-12)* 2=Vdd(12,37)* 4=B(15,12)* 5=A(5,13)* 6=F(72,13)M1 F B A Vdd PMOS L=2u W=22u $(68、5 25 70、5 30)M2 3 A Vdd Vdd PMOS L=2u W=22u $(44、5 25 46、5 30)M3 F A M4 F B Gnd NMOS L=2u W=22u $(20、5 25 22、5 30)M4 F B Gnd NMOS L=2u W=22u $(68、5 -3、5 70、5 1、5)M5 3 A Gnd Gnd NMOS L=2u W=22u $(44、5 -3、5 46、5 1、5)M6 F 3 B Gnd NMOS L=2u W=22u $(21 -3、5 23 1、5)设置好setup1。
2输入数据选择器(mux2)集成电路课设报告
课程设计任务书学生姓名：助人为乐专业班级：不计得失指导教师：一定过工作单位：信息工程学院题目: 二输入数据选择器版图设计初始条件：计算机、ORCAD软件、L-EDIT软件要求完成的主要任务:1、课程设计工作量：2周2、技术要求：（1）学习ORCAD软件、L-EDIT软件软件。
（2）设计一个二输入数据选择器电路。
（3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。
3、查阅至少5篇参考文献。
按《武汉理工大学课程设计工作规范》要求撰写设计报告书。
全文用A4纸打印，图纸应符合绘图规范。
时间安排：2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。
2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。
2013.11.28-12.5对二输入数据选择器电路进行设计仿真工作，完成课设报告的撰写。
2013.12.6提交课程设计报告，进行答辩。
指导教师签名：年月日系主任（或责任教师）签名：年月日目录1.绪论 (2)2.软件简介 (3)2.1Cadence简介 (3)2.2L-edit简介 (3)3.二输入多路选择器电路设计及仿真 (4)3.1数据选择器原理 (4)3.2电路原理图的绘制 (5)3.3电路图仿真 (6)4.集成电路版图设计 (7)4.1CMOS数字电路基本单元版图设计 (7)4.1.1反相器版图设计 (7)4.1.2与非门版图设计 (8)4.2整体版图设计 (9)4.3设计规则的验证及结果 (9)5.总结 (10)参考文献 (11)摘要I C（“集成电路”）产业是全球高新技术产业的前沿与核心，是最具活力和挑战性的战略产业。
自2000年来，在国家政策的大力支持下，我国集成电路产业得到了长足的发展，而作为集成电路产业最前沿的设计业更是呈现出“百花齐放”的繁荣景象。
或非门版课程设计报告
或非门版课程设计报告一、课程目标知识目标：1. 学生理解“或非门”的逻辑功能，掌握其真值表和逻辑符号。
2. 学生能运用或非门进行基本的逻辑组合，解决实际问题。
3. 学生了解或非门在数字电路中的应用，理解其在现代科技中的重要性。
技能目标：1. 学生能够设计简单的或非门电路，进行电路搭建和测试。
2. 学生通过实际操作，提高动手能力和问题解决能力。
3. 学生通过小组讨论和展示，提升沟通和团队合作能力。
情感态度价值观目标：1. 学生培养对逻辑电路的兴趣，激发探索数字电路世界的热情。
2. 学生通过学习，认识到逻辑思维在科技发展中的价值，增强创新意识。
3. 学生在小组合作中，学会尊重他人意见，培养良好的团队合作精神。
课程性质分析：本课程为信息技术课程，通过理论与实践相结合的方式，帮助学生掌握或非门的相关知识。
学生特点分析：六年级学生具有一定的逻辑思维能力，好奇心强，喜欢动手操作，但需引导培养团队合作意识。
教学要求：结合学生特点，注重实践操作，鼓励学生思考和创新，强调团队合作，提高学生综合素质。
通过本课程的学习，使学生在知识、技能和情感态度价值观方面得到全面提升。
二、教学内容1. 逻辑门基础概念回顾：逻辑门的定义，逻辑“或”和“非”的基本功能。
2. 或非门（NOR Gate）理论知识：- 或非门的定义及逻辑符号。
- 或非门的真值表。
- 或非门的逻辑表达式。
3. 或非门的电路设计与搭建：- 使用集成电路进行或非门电路设计。
- 搭建简单的或非门电路，并进行功能测试。
4. 或非门的实际应用：- 分析或非门在数字电路中的使用场景。
- 结合实际案例，探讨或非门在现代科技中的重要作用。
5. 逻辑电路设计项目：- 以小组为单位，设计一个包含或非门的简单逻辑电路。
- 完成电路设计图，并进行电路搭建和测试。
6. 小组讨论与展示：- 学生分组讨论设计过程中遇到的问题及解决方法。
- 各小组展示作品，分享设计思路和心得。
教材关联章节：本教学内容与教材中“逻辑门及其应用”章节相关，着重于或非门的原理和实际应用。
或门电路实验报告
或门电路实验报告或门电路实验报告引言：或门电路是数字电路中常见的一种逻辑门电路，它具有两个输入和一个输出。
当任意一个输入为高电平时，输出为高电平；只有当两个输入都为低电平时，输出才为低电平。
在本次实验中，我们将通过搭建或门电路来验证其逻辑功能，并进一步了解数字电路的基本原理。
实验目的：1. 掌握或门电路的原理和基本结构。
2. 熟悉数字电路实验中常用的元器件和工具。
3. 验证或门电路的逻辑功能。
实验器材：1. 电源供应器2. 与门芯片（例如：74LS32）3. 逻辑开关4. 电阻5. 连接线6. 示波器（可选）实验步骤：1. 准备工作：a. 将电源供应器接入电路实验板，并设置适当的电压和电流。
b. 将与门芯片插入实验板的适当位置。
c. 将逻辑开关和电阻按照电路图连接至与门芯片的输入端。
d. 使用连接线将与门芯片的输出端与示波器（或其他输出设备）连接。
2. 搭建或门电路：a. 根据所提供的电路图，将逻辑开关和电阻正确连接至与门芯片的输入端。
b. 确保连接线正确连接至与门芯片的输出端。
3. 实验操作：a. 打开电源供应器，确保电路正常供电。
b. 分别将逻辑开关设置为高电平和低电平，观察与门芯片的输出变化。
c. 重复步骤b，但改变逻辑开关的状态。
4. 结果记录：a. 记录逻辑开关和与门芯片输出的不同组合情况。
b. 观察与门电路的逻辑功能是否符合预期。
实验结果：根据实验操作和结果记录，我们可以得出以下结论：1. 当任意一个逻辑开关设置为高电平时，与门芯片的输出为高电平。
2. 只有当两个逻辑开关都设置为低电平时，与门芯片的输出为低电平。
实验分析：通过实验结果的观察和记录，我们可以得出对或门电路的一些分析和思考：1. 或门电路是一种基本的逻辑门电路，常用于数字电路中的信号处理和控制。
2. 或门电路的逻辑功能符合预期，当任意一个输入为高电平时，输出为高电平，只有当两个输入都为低电平时，输出才为低电平。
3. 实验中使用的与门芯片（例如：74LS32）具有较高的稳定性和可靠性，能够满足一般的数字电路设计需求。
2输入数据选择器mux2集成电路课设报告
姓名
助人为乐
性别
男
专业、班级
课程设计题目:二输入数据选择器版图设计
课程设计答辩或质疑记录：
成绩评定依据：
最终评定成绩(以优、良、中、及格、不及格评定）
指导教师签字:
年月日
3
3
3.1
在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。数据选择器(MＵX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号,其工作原理如下图所示:
图3－1数据选择器原理图
2输入多路选择器(Mｕx2）的电路中A、B分别为两路输入端口，Ｓel为数据选择端,Out为数据输出端。它的逻辑功能是当Seｌ=0时，选择输入Ａ通过,Y=Ａ；当Sｅl=1时,选择输入B通过，Y=B。2输入多路选择器有三个与非门(nand2）和一个反相器构成。
5
这次课程设计的主要内容是集成电路版图设计，第一次尝试在电脑上进行版图的设计,有很多地方都不了解，都要通过自己对软件的学习才能顺利的进行实验。在选取了２输入同或门电路的同时，我开始了版图设计,刚开始时我完全不知怎么着手画版图，于是我通过查找图书馆的资料,学习Tanｎｅr集成电路设计方法，并从网上找了一些版图设计的实用教程，渐渐地我开始掌握了画版图的技巧，经过半天的努力,我把各个模块的版图画好了，经过几天的努力终于把整个芯片的版图画完，并最终通过了ＤRC检查。
4.2ﻩ整体版图设计9
4.3设计规则的验证及结果9
5．总结1０
参考文献1１
摘要
I C（“集成电路”)产业是全球高新技术产业的前沿与核心,是最具活力和挑战性的战略产业。自２000年来,在国家政策的大力支持下,我国集成电路产业得到了长足的发展,而作为集成电路产业最前沿的设计业更是呈现出“百花齐放”的繁荣景象。本文主要介绍了数据选择器的版图设计基本方法,实现了版图设计的基本要求。
异或门变同或门集成电路设计
课程设计同或门集成电路设计学生姓名：学院：专业班级：专业课程：指导教师：201 年月日1 绪论1.1 设计背景随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。
随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。
Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。
版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。
集成电路制造厂家根据版图来制造掩膜。
版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。
很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。
1.2 Tanner 软件介绍Tanner Pro 的设计流程很简单。
将要设计的电路先以S-Edit编辑出电路图，再将该电路图输出成SPICE文件。
接着利用T-Spice将电路图模拟并输出成SPICE文件，如果模拟结果有错误，则回到S-Edit检查电路图，如果T-Spice 模拟结果无误，则以L-Edit进行布局图设计。
用L-Edit进行布局图设计后要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。
将验证过的布局图转化成SPICE文件，再利用T-Spice模拟，若有错误，再回到L-Edit修改布局图。
最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit 或S-Edit的图。
或门逻辑电路教学设计
或门逻辑电路教学设计一、引言逻辑门是数字电路的基本构建块，用于处理和操控二进制数据。
其中，或门（OR gate）是最基本的逻辑门之一，其能够接受两个输入信号，并通过逻辑运算输出一个结果。
本文将基于或门逻辑电路，设计一种教学实验，旨在帮助学生了解或门的工作原理，提升其对数字电路的理解能力。
二、实验目的1.理解或门的基本原理及工作方式；2.掌握或门逻辑电路的真值表；3.学会使用逻辑门进行电路搭建和信号运算；4.培养学生的实验操作能力和团队合作意识。
三、实验器材与材料1.实验板；2.或门芯片；3.导线、电阻和电源。
四、实验步骤1.实验准备在实验板上搭建所需的或门电路。
将或门芯片连接到电源，然后连接两个输入信号和一个输出信号。
确保电路连接正确，并确认实验板上的电源电压值。
2.电路连接将或门芯片引脚与电源、输入信号以及输出信号相连。
确保连接的可靠性，避免短路或断路现象。
3.电路测试提供各种输入信号组合，观察输出信号的变化情况。
记录真值表并分析其逻辑运算结果。
根据实验结果，验证或门的工作原理。
4.实验总结总结实验过程和结果，让学生对或门逻辑电路有更深入的理解。
引导学生思考或门的应用领域，并激发他们对数字电路设计的兴趣。
五、实验注意事项1.实验连接要牢固可靠，避免短路或断路现象；2.实验过程中要注意电路连接的正确性，避免接错引脚；3.实验结束后，请关闭电源并清理实验现场。
六、实验拓展根据学生的实际情况和兴趣，可以拓展以下内容：1.设计并搭建多个或门的电路，实现更复杂的逻辑运算；2.通过编程语言模拟或门逻辑电路的工作过程；3.研究其他类型的逻辑门及其工作原理；4.应用或门逻辑电路解决生活中的问题，如自动门、闹钟等。
七、实验结论通过本次实验，学生将掌握或门逻辑电路的基本原理和工作方式。
通过对输入信号和输出信号的观察和实验结果的分析，学生能够理解或门的逻辑运算规律，并在实际应用中灵活运用。
此外，通过实验过程中的团队合作，培养学生的实验操作能力和合作意识。
二输入或门版图报告
1绪论1.1 设计背景随着集成电路技术的日益进步，CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。
CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。
在众多的CAD工具软件中，tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，操作简单的EDA软件。
Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。
该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。
其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。
L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。
L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。
L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。
1.2 设计目标1.用MOS场效应管实现二输入或门电路。
2.用tanner软件中的原理图编辑器S-Edit编辑反相器电路原理图。
3.用tanner软件中的W-Edit对反相器电路进行仿真，并观察波形。
基本逻辑门电路实验报告
基本逻辑门电路实验报告一、实验目的。
本实验旨在通过实际操作，加深对基本逻辑门电路的理解，掌握基本逻辑门电路的工作原理和实验方法，提高实验操作能力和动手能力。
二、实验原理。
1. 与门（AND Gate），当且仅当所有输入端都为高电平时，输出端才为高电平；否则输出端为低电平。
2. 或门（OR Gate），当任一输入端为高电平时，输出端即为高电平；只有当所有输入端都为低电平时，输出端才为低电平。
3. 非门（NOT Gate），输入端为高电平时，输出端为低电平；输入端为低电平时，输出端为高电平。
三、实验器材。
1. 电源。
2. 万用表。
3. 电阻。
4. 开关。
5. 与门、或门、非门芯片。
6. 连线。
四、实验步骤。
1. 将与门、或门、非门芯片分别连接到电源和地线。
2. 将输入端连接到开关和电源，输出端连接到万用表。
3. 分别观察与门、或门、非门的输入输出关系，并记录实验数据。
五、实验结果与分析。
通过实验操作，我们发现与门、或门、非门的工作原理与实验原理一致。
当输入端的电平符合逻辑门的工作原理时，输出端的电平也相应发生变化。
通过实验数据的记录和分析，我们验证了基本逻辑门电路的工作原理，加深了对逻辑门电路的理解。
六、实验总结。
本实验通过实际操作，使我们更加直观地了解了与门、或门、非门的工作原理，掌握了基本逻辑门电路的实验方法和技巧。
同时，也提高了我们的实验操作能力和动手能力，为以后的实验打下了良好的基础。
七、实验改进。
在今后的实验中，可以增加更多类型的逻辑门电路的实验，以进一步加深对逻辑门电路的理解。
同时，可以尝试使用不同类型的电阻和开关，观察对实验结果的影响，提高实验的灵活性和综合能力。
八、参考文献。
1. 《电子技术基础》，XXX，XXX出版社，XXXX年。
2. 《数字电路与逻辑设计》，XXX，XXX出版社，XXXX年。
以上就是本次基本逻辑门电路实验的实验报告，希望通过本次实验能够加深大家对基本逻辑门电路的理解，提高实验操作能力和动手能力。
同或门版图课程设计报告
《集成电路设计》课程设计实验报告（版图设计部分）课程设计题目：CMOS结构同或门所在专业班级：电子科作者姓名：作者学号：指导老师：目录（一）概述 2 （二）设计要求2（三）设计准备3（四）操作步骤4（五）有关说明7（六）心得体会8（一）概述集成电路是一种微型电子器件或部件。
它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构；这样，整个电路的体积大大缩小，且引出线和接点的数目也可控制、大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进一大步。
目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。
单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。
在整个集成电路设计过程中，版图设计是其中重要的一环。
它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。
对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。
版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。
（二）设计要求设计一个CMOS结构同或门的版图，并作DRC验证。
1．用两输入的异或门和一个非门构建。
2．异或门和非门都用CMOS结构实现。
3．利用九天EDA工具PDT画出其相应版图。
4．利用几何设计规则文件进行在线DRC验证并修改版图。
（三）操作准备版图设计实际操作之前，首先是从之前学过的版图课件了解版图的相关内容，熟练掌握了反相器的版图画法，之后按照电路图、棒状图、版图的顺序在纸上画好同或门的这些内容，检查无误后，从第十四周周一开始，在实验室画同或门版图和电路图。
基本逻辑门电路实验报告
一、实验目的1. 了解并掌握基本逻辑门电路的工作原理和逻辑功能。
2. 掌握逻辑门电路的识别和测试方法。
3. 通过实验，加深对数字电路理论知识的理解。
二、实验环境1. 实验设备：数字电子技术实验箱、万用表、示波器、逻辑笔、74LS00、74LS04、74LS08、74LS32等。
2. 实验软件：Multisim 10。
三、实验内容1. 与门、或门、非门、与非门、或非门、异或门、同或门的识别与测试。
2. 逻辑门电路组合电路的设计与实现。
3. 逻辑门电路仿真实验。
四、实验步骤1. 识别与测试基本逻辑门电路（1）按照实验指导书的要求，将实验箱中的逻辑门电路连接到对应的测试点。
（2）使用逻辑笔和万用表测试各个逻辑门电路的输入和输出关系。
（3）记录测试结果，填写实验表格。
2. 逻辑门电路组合电路的设计与实现（1）根据实验要求，设计一个组合逻辑电路，例如：半加器、全加器、编码器、译码器等。
（2）根据设计电路的功能，选择合适的逻辑门电路进行搭建。
（3）将搭建好的电路连接到实验箱中，进行测试。
3. 逻辑门电路仿真实验（1）在Multisim 10软件中，搭建一个与实验箱中相同的逻辑门电路。
（2）根据实验要求，对电路进行仿真测试。
（3）观察仿真结果，分析电路性能。
五、实验结果与分析1. 基本逻辑门电路的识别与测试结果通过实验，我们成功地识别和测试了与门、或门、非门、与非门、或非门、异或门、同或门等基本逻辑门电路。
实验结果表明，各个逻辑门电路的输入和输出关系符合逻辑功能。
2. 逻辑门电路组合电路的设计与实现结果根据实验要求，我们设计并实现了半加器、全加器、编码器、译码器等组合逻辑电路。
实验结果表明，所设计的电路能够正常工作，满足设计要求。
3. 逻辑门电路仿真实验结果在Multisim 10软件中，我们对搭建的电路进行了仿真测试。
仿真结果表明，电路性能良好，能够实现预期的功能。
六、实验总结1. 通过本次实验，我们掌握了基本逻辑门电路的工作原理和逻辑功能。
门电路实验报告
门电路实验报告引言门电路是数字电路的核心组成部分之一，是数字电路中的最基本电路之一。
门电路可分为与门、或门、非门、异或门、与非门、或非门等多种形式。
本次实验我们将学习并实践常用的门电路，掌握门电路的基本原理和设计方法。
实验一：与门实验与门又称“与逻辑门”，它是一种最基本的逻辑运算电路。
与门的功能是将两个输入信号进行“与”运算，当且仅当两个输入信号同时为“1”时，输出信号才为“1”。
本次实验我们将学习如何设计与门电路，并测试其功能。
设计方案：我们使用片联式与门，先将两个输入电位源进行电平缩短，再接到与门输入端口，接着将门的输出端接到LED灯上。
当两个输入电位源均为1时，与门输出为1，LED灯亮起，反之则熄灭。
实验流程：1.按照设计方案连接电路，调节电位源的电位值，使输入信号分别为1和0。
2.通过示波器测试门的输出电压值和电流值。
3.将两个输入的电位值改为都为1，测试门的输出电压值和电流值，并观察LED灯的亮灭状态。
实验结果：实验结果显示，当两个输入信号均为1时，门的输出电压为高电平（约为4.95V），电流为7.78mA，LED灯亮起，符合预期结果。
实验二：或门实验或门又称“或逻辑门”，它是一种最基本的逻辑运算电路。
或门的功能是将两个输入信号进行“或”运算，当两个输入信号中任意一个为“1”时，输出信号就是“1”。
本次实验我们将学习如何设计或门电路，并测试其功能。
设计方案：我们使用数字电路板上的或门芯片，将两个输入信号接到其中的两个输入端口，将输出端口接到LED灯上。
当两个输入信号中任意一个为“1”时，或门输出为1，LED灯亮起。
实验流程：1.按照设计方案连接电路，调节电位源的电位值，使输入信号分别为1和0。
2.通过示波器测试门的输出电压值和电流值。
3.将两个输入的电位值改为都为0，测试门的输出电压值和电流值，并观察LED灯的亮灭状态。
实验结果：实验结果显示，当两个输入信号中任意一个为1时，门的输出电压为高电平（约为4.80V），电流为9.34mA，LED灯亮起，符合预期结果。
逻辑数字电路实验报告
一、实验目的1. 理解并掌握基本逻辑门电路（与门、或门、非门、异或门）的功能和特性。
2. 学会使用基本逻辑门电路搭建组合逻辑电路。
3. 熟悉逻辑分析仪的使用方法，观察和分析逻辑电路的输出波形。
4. 培养动手实践能力和逻辑思维能力。
二、实验原理逻辑数字电路是数字电路的基础，它由基本逻辑门电路组成，可以完成各种逻辑运算。
本实验主要涉及以下基本逻辑门电路：1. 与门（AND gate）：当所有输入端都为高电平时，输出才为高电平，否则输出为低电平。
2. 或门（OR gate）：当至少一个输入端为高电平时，输出就为高电平，否则输出为低电平。
3. 非门（NOT gate）：将输入信号取反，即输入高电平时输出低电平，输入低电平时输出高电平。
4. 异或门（XOR gate）：当输入信号不同时，输出为高电平，否则输出为低电平。
三、实验器材1. 逻辑分析仪2. 74LS00（四路2-3-3-2输入与或非门）3. 74LS20（四路2-输入与非门）4. 74LS86（四路2-输入异或门）5. 连接线6. 电源四、实验步骤1. 搭建与门电路：- 使用74LS00搭建一个2输入与门电路。
- 通过逻辑分析仪观察输入和输出波形，验证与门电路的功能。
2. 搭建或门电路：- 使用74LS00搭建一个2输入或门电路。
- 通过逻辑分析仪观察输入和输出波形，验证或门电路的功能。
3. 搭建非门电路：- 使用74LS20搭建一个非门电路。
- 通过逻辑分析仪观察输入和输出波形，验证非门电路的功能。
4. 搭建异或门电路：- 使用74LS86搭建一个2输入异或门电路。
- 通过逻辑分析仪观察输入和输出波形，验证异或门电路的功能。
5. 搭建组合逻辑电路：- 使用上述基本逻辑门电路搭建一个组合逻辑电路，例如二进制加法器。
- 通过逻辑分析仪观察输入和输出波形，验证组合逻辑电路的功能。
五、实验结果与分析1. 与门电路：- 输入端都为高电平时，输出为高电平；输入端有一个或多个为低电平时，输出为低电平。
同或门版图课程设计报告
合肥工业大学课程设计设计题目：CMOS结构同或门版图学生姓名：陈鑫欣学号：20074791专业班级：微电子学07-02班指导老师：汪涛易茂祥杨依忠2010 年 12 月 15 日目录一、电路逻辑功能 (3)1.1、电路逻辑图 ............................................. 错误！未定义书签。
1.2、真值表与表达式...................................... 错误！未定义书签。
1.3、线路图 ..................................................... 错误！未定义书签。
1.4、ERC验证 (4)二、版图设计 (5)2.1、总体版图以及DRC验证 (5)2.2、Cmos反相器 (6)2.3、版图制作说明.......................................... 错误！未定义书签。
三、同或门版图设计的LVS验证 (7)四、同或门版图设计问题讨论 (8)五、结论 (10)一、电路逻辑功能1.1、电路逻辑图1.2、真值表与表达式(1)表达式（2）真值表1.3、线路图1.4、ERC验证ERC：Electrical Rules Check 电气规则检查，主要是对电路原理图的电学法则进行测试，通常是按照用户指定的物理、逻辑特性经行。
通常在电路原理设计完成之后，网表文件生成之前，设计者需要进行电气法测试。
其任务是利用软件测试用户设计的电路，以便找出人为的疏忽，测试完成之后，系统还将自动生成图的相应位置上记号，以便进行修正。
通过电路逻辑图设计与之功能一样的电路图如图2.2所示，然后将此电路图通过九天软件绘制出来，电路图连接好后，再对其进行标注，如输入、输出端口，然后进行ERC验证直到没有错误为止，如图2.3所示，然后对其进行网表生成。
二、版图设计2.1、总体版图以及DRC验证当给定电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。
组合逻辑电路的分析与设计实验报告
组合逻辑电路的分析与设计实验报告实验名称：组合逻辑电路的分析与设计实验目的：通过实验了解组合逻辑电路的基本原理，掌握组合逻辑电路的分析与设计方法。
实验原理：1.组合逻辑电路：由与门、或门、非门等逻辑门电路按一定连接方式组成的电路。
2.逻辑门：与门、或门、非门是组合逻辑电路的基本构建模块，能实现逻辑运算。
-与门：只有所有输入信号都为1时，输出为1；否则输出为0。
-或门：只要任一输入信号为1时，输出为1；否则输出为0。
-非门：输入信号为1时，输出为0；输入信号为0时，输出为1实验步骤：1.分析给定的组合逻辑电路图，理清输入和输出的关系。
2.根据电路图，根据所学的逻辑门原理，推导出真值表。
3.根据真值表，使用卡诺图简化逻辑表达式，并进行逻辑代数运算，得出最简化的逻辑表达式。
4.使用逻辑表达式进行电路设计，画出电路图。
5. 使用工具软件（如LogicWorks等）进行电路模拟分析，验证电路的正确性。
6.根据实际需求，对电路进行优化设计。
实验结果与分析：1.根据给定的组合逻辑电路图，进行逻辑分析和设计，得出最简化的逻辑表达式和电路设计图。
2. 使用LogicWorks等工具软件进行模拟分析，验证电路的正确性。
3.根据分析结果，可进行电路优化设计，提高电路的性能和可靠性。
实验结论：通过本次实验，我们深入了解了组合逻辑电路的基本原理和设计方法。
通过逻辑分析和设计，我们能够得到最简化的逻辑表达式和电路设计图，并能使用工具软件进行模拟分析验证。
实验结果表明，组合逻辑电路能够实现所需的逻辑功能，并能根据实际需求进行优化设计。
组合逻辑电路的分析与设计是数字电路领域的重要工作，对于实际应用中的系统设计和实现具有重要意义。
逻辑门电路实验报告
逻辑门电路实验报告逻辑门电路实验报告引言逻辑门电路是数字电路中的基础组成部分，它们通过接收输入信号并产生输出信号来实现逻辑运算。
在本次实验中，我们将探索不同类型的逻辑门电路，并通过实验验证其功能和性能。
实验一：与门电路与门电路是最简单的逻辑门之一，其输出信号仅在所有输入信号均为1时为1，否则为0。
我们首先搭建了一个与门电路，并通过给定的输入信号进行测试。
实验结果表明，当输入信号为1和1时，输出信号为1；而当输入信号为1和0、0和1、0和0时，输出信号均为0。
这验证了与门电路的逻辑运算规则。
实验二：或门电路或门电路是另一种常见的逻辑门，其输出信号仅在至少有一个输入信号为1时为1，否则为0。
我们接着搭建了一个或门电路，并进行了相应的测试。
实验结果表明，当输入信号为1和1时，输出信号为1；而当输入信号为1和0、0和1、0和0时，输出信号均为0。
这再次验证了或门电路的逻辑运算规则。
实验三：非门电路非门电路是最简单的逻辑门之一，其输出信号与输入信号相反。
我们接下来搭建了一个非门电路，并进行了测试。
实验结果表明，当输入信号为1时，输出信号为0；而当输入信号为0时，输出信号为1。
这进一步验证了非门电路的逻辑运算规则。
实验四：异或门电路异或门电路是一种特殊的逻辑门，其输出信号仅在输入信号不同时为1，否则为0。
我们继续搭建了一个异或门电路，并进行了测试。
实验结果表明，当输入信号为1和0、0和1时，输出信号为1；而当输入信号为1和1、0和0时，输出信号均为0。
这验证了异或门电路的逻辑运算规则。
实验五：与非门电路与非门电路是结合了与门和非门的功能的电路，其输出信号与与门电路的输出信号相反。
我们最后搭建了一个与非门电路，并进行了测试。
实验结果表明，当输入信号为1和1时，输出信号为0；而当输入信号为1和0、0和1、0和0时，输出信号均为1。
这验证了与非门电路的逻辑运算规则。
结论通过本次实验，我们成功搭建并测试了不同类型的逻辑门电路，包括与门、或门、非门、异或门和与非门。
逻辑门实验报告
一、实验目的1. 理解并掌握基本逻辑门（与门、或门、非门、异或门）的工作原理和逻辑功能。
2. 熟悉TTL逻辑门电路的组成和特性。
3. 学会使用逻辑门搭建简单的组合逻辑电路。
4. 通过实验加深对数字电路理论知识的理解。
二、实验原理逻辑门是数字电路中最基本的组成单元，它们通过输入信号产生输出信号，实现逻辑运算。
本实验主要涉及以下逻辑门：1. 与门（AND Gate）：当所有输入信号都为高电平时，输出信号才为高电平，否则输出为低电平。
2. 或门（OR Gate）：当至少一个输入信号为高电平时，输出信号为高电平，否则输出为低电平。
3. 非门（NOT Gate）：将输入信号取反，即输入为高电平时输出为低电平，输入为低电平时输出为高电平。
4. 异或门（XOR Gate）：当两个输入信号不同时，输出为高电平，否则输出为低电平。
三、实验仪器与设备1. 数字电路实验箱2. TTL逻辑门芯片（如74LS00、74LS02、74LS04、74LS08等）3. 信号发生器4. 示波器5. 电压表6. 万用表7. 连接线四、实验内容1. 验证与门、或门、非门、异或门的逻辑功能。
2. 使用逻辑门搭建半加器电路。
3. 使用逻辑门搭建全加器电路。
4. 使用逻辑门搭建编码器电路。
5. 使用逻辑门搭建译码器电路。
五、实验步骤1. 验证与门、或门、非门、异或门的逻辑功能：（1）将输入信号接入与门、或门、非门、异或门的输入端；（2）使用示波器或电压表观察输出端信号；（3）根据输入信号组合和输出信号，验证逻辑门的功能。
2. 使用逻辑门搭建半加器电路：（1）将两个输入信号接入与门和或门的输入端；（2）将与门和或门的输出端接入异或门的输入端；（3）使用示波器或电压表观察输出端信号，验证半加器电路的功能。
3. 使用逻辑门搭建全加器电路：（1）将三个输入信号接入与门、或门、非门、异或门的输入端；（2）将两个与门和两个或门的输出端接入全加器的两个输入端；（3）使用示波器或电压表观察输出端信号，验证全加器电路的功能。
基本逻辑门仿真实验报告
一、实验目的1. 理解并掌握基本逻辑门（与门、或门、非门、异或门）的工作原理。
2. 学习使用仿真软件（如Multisim）进行电路设计和仿真。
3. 通过实验验证基本逻辑门电路的功能和逻辑关系。
4. 增强对数字电路原理的理解和应用能力。
二、实验环境1. 仿真软件：Multisim2. 实验设备：计算机、鼠标、键盘三、实验原理基本逻辑门是数字电路中最基础的元件，它们通过逻辑运算实现输入与输出之间的对应关系。
常见的逻辑门包括与门、或门、非门和异或门。
1. 与门（AND Gate）：当所有输入端都为高电平时，输出端才为高电平；否则，输出端为低电平。
2. 或门（OR Gate）：当任意一个输入端为高电平时，输出端就为高电平；只有当所有输入端都为低电平时，输出端才为低电平。
3. 非门（NOT Gate）：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门（XOR Gate）：当两个输入端电平相同时，输出端为低电平；当两个输入端电平不同时，输出端为高电平。
四、实验内容1. 与门仿真- 使用Multisim搭建一个与门电路，输入端为A和B，输出端为F。
- 通过改变输入端A和B的电平，观察输出端F的变化，验证与门的逻辑关系。
2. 或门仿真- 使用Multisim搭建一个或门电路，输入端为A和B，输出端为F。
- 通过改变输入端A和B的电平，观察输出端F的变化，验证或门的逻辑关系。
3. 非门仿真- 使用Multisim搭建一个非门电路，输入端为A，输出端为F。
- 通过改变输入端A的电平，观察输出端F的变化，验证非门的逻辑关系。
4. 异或门仿真- 使用Multisim搭建一个异或门电路，输入端为A和B，输出端为F。
- 通过改变输入端A和B的电平，观察输出端F的变化，验证异或门的逻辑关系。
五、实验结果与分析1. 与门仿真结果：当输入端A和B都为高电平时，输出端F为高电平；否则，输出端F为低电平。
符合与门的逻辑关系。
基本门路实验报告
一、实验目的1. 掌握基本逻辑门（与门、或门、非门、异或门）的电路原理和逻辑功能。
2. 熟悉逻辑门电路的组成和连接方式。
3. 培养实验操作技能，提高动手能力。
二、实验原理逻辑门是数字电路中最基本的组成单元，它们按照一定的逻辑关系对输入信号进行处理，输出相应的结果。
本实验主要涉及以下四种基本逻辑门：1. 与门（AND）：当所有输入信号同时为高电平时，输出信号才为高电平；否则，输出信号为低电平。
2. 或门（OR）：当至少有一个输入信号为高电平时，输出信号就为高电平；否则，输出信号为低电平。
3. 非门（NOT）：对输入信号进行取反操作，即输入信号为高电平时，输出信号为低电平；输入信号为低电平时，输出信号为高电平。
4. 异或门（XOR）：当输入信号中有一个为高电平时，输出信号为高电平；否则，输出信号为低电平。
三、实验器材1. 实验箱2. 逻辑门芯片3. 逻辑电平测试仪4. 连接线5. 电源四、实验步骤1. 连接与门电路（1）将输入端A、B分别连接到逻辑电平测试仪的输出端，输出端连接到与门电路的输入端。
（2）调整逻辑电平测试仪，使其输出端输出高电平，观察与门电路输出端是否输出高电平。
（3）调整逻辑电平测试仪，使其输出端输出低电平，观察与门电路输出端是否输出低电平。
2. 连接或门电路（1）将输入端A、B分别连接到逻辑电平测试仪的输出端，输出端连接到或门电路的输入端。
（2）调整逻辑电平测试仪，使其输出端输出高电平，观察或门电路输出端是否输出高电平。
（3）调整逻辑电平测试仪，使其输出端输出低电平，观察或门电路输出端是否输出低电平。
3. 连接非门电路（1）将输入端A连接到逻辑电平测试仪的输出端，输出端连接到非门电路的输入端。
（2）调整逻辑电平测试仪，使其输出端输出高电平，观察非门电路输出端是否输出低电平。
（3）调整逻辑电平测试仪，使其输出端输出低电平，观察非门电路输出端是否输出高电平。
4. 连接异或门电路（1）将输入端A、B分别连接到逻辑电平测试仪的输出端，输出端连接到异或门电路的输入端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《集成电路设计》课程设计实验报告
（版图设计部分）
课程设计题目： CMOS结构同或门
所在专业班级：电子科
作者姓名：
作者学号：
指导老师：
目录
（一）概述 2 （二）设计要求 2（三）设计准备 3（四）操作步骤 4（五）有关说明 7（六）心得体会 8
（一）概述
集成电路是一种微型电子器件或部件。
它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构；这样，整个电路的体积大大缩小，且引出线和接点的数目也可控制、大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进一大步。
目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。
单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。
在整个集成电路设计过程中，版图设计是其中重要的一环。
它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。
对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。
版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。
（二）设计要求
设计一个CMOS结构同或门的版图，并作DRC验证。
1．用两输入的异或门和一个非门构建。
2．异或门和非门都用CMOS结构实现。
3．利用九天EDA工具PDT画出其相应版图。
4．利用几何设计规则文件进行在线DRC验证并修改版图。
（三）操作准备
版图设计实际操作之前，首先是从之前学过的版图课件了解版图的相关内容，熟练掌握了反相器的版图画法，之后按照电路图、棒状图、版图的顺序在纸上画好同或门的这些内容，检查无误后，从第十四周周一开始，在实验室画同或门版图和电路图。
以下是同或门的真值表、电路图和棒状图：
（四）操作步骤
1、右击鼠标点击“新建终端”；（以下每输入一次操作指令，点上次回车）；
2、输入“mkdir linguojin”，新建一个名为lingoujin的文件夹；
3、在桌面上打开eda , 在eda中将压缩文件 file.tar复制到文件夹linguojin下；
4、输入“tar xvf file.tar”解压文件夹file.tar；
5、输入“cd linguojin”进入工作目录；
输入“pdt”打开新建版图路径界面，新建的版图libriry name 是20074445b1，cell name 是20074445bantu；
6、画两输入同或门版图，此处同或门是由一个两输入异或门和一个非门构成；
7、画好之后，进行DRC验证；版图设计规则检查，是对IC版图做几何尺寸检查，以确保电路能够被特定加工工艺实现。
检查无误之后，关闭版图路径窗口；
输入“zse”，打开新建电路图路径界面，电路图 libriry name 是
20074445dl1, cell name 是dianlu；
8、画两输入同或门电路图；
9、画好之后，进行ERC验证；电气规则检查，检查电源、地的短路，悬空器件和节点特性。
检查无误之后，生成lvs文件；
10、在linguojin文件下找到后缀是.lvs的文件，右击鼠标，用ghest 打开，修改其中五个地方，①在PRIMARY之后，将原来的内容改为版图的cell name，②在LIBRARY之后，将原来的内容改为版图的library name，③在第一个SCH—NETLIST之后，将原来的内容改为电路图的library name，④在第二个SCH—NETLIST之后，将原来的内容改为电路图的cell name，⑤将最后三行字符删除。
保存更改结果，关闭窗口。
11、输入“ldc -i inv.lvs”，进行lvs验证，如果被锁住，可输入“rm .ldc.lock”解锁。
版图与电路图一致性检查，将版图与电路图对比，经检查电路的加连接，与MOS的宽长比是否匹配。
12、验证完之后，可查看验证结果，如果有错误，可根据错误原因和错误出处进行修改，直至验证结果正确。
以下是操作过程中的有关界面：
上图是版图验证结果
上图是电路验证结果
上图是lvs网表一致性检查结果
13、上传并下载结果：将操作过程的有关界面采用截图方式保存在文件夹linguojin下，将linguojin文件夹压缩成20074445.tar。
按顺序依次输入“ftp 192.168.0.254”，“eda”，“eda123”，“put 20074445.tar”，将20074445.tar上传，打开xp系统，下载20074445.tar。
（五）有关说明
设计结果符合要求。
可能还存在一些不足，如版图比例不够规范，间隔大小并不全相同，布局不够合理，整个版图画面不够美观等；电路图连线不够合理，使电路图不完美等。
由于时间和精力限制，只能暂且讨论以上所述各点，无法一一解决不足之处。
刚开始由于对系统环境和指令不够熟悉，操作比较慢，经过一上
午的练习，相对来说有了很大进步，操作也比较熟练，画好了版图的所有内容，还没有检查错误；周一下午去听讲座没有继续画；周二上午检查错误时发现错误太多，大多是间隔太小造成的，试着改了一些，但还是很多，如果要改可能需要比较长的时间，于是决定再画一个同或门版图。
由于是第二遍画同或门，也知道了如何避免一些错误，很快便画好了，检查无误后继续画电路图，一上午就都画好了，进行lvs网表一致性检查时遇到一些错误，改正了几个，还有两、三个错误一直不知道如何更改，自己用一下午的时间也没能改好，期间采用了多种方法也无法得到正确的结果；原想依靠一己之力完成，最后却无法如愿。
周三在同学和老师的帮助下顺利解决所有问题，之后便开始详细向同组的两位同学讲解此次设计的所有操作内容，共同完成我们的课程设计，这两位同学也在周四上午完成自己的设计并最终通过验证。
（六）心得体会
画版图，选择比例比较重要。
刚开始画的时候，比例尽量画大一些，各个模块之间的间隔略大一些，这样，在一般情况下就会通过DRC的验证。
之后，可对版图加以修整，使之更为美观合理。
根据版图再画电路图，版图和电路图之间要相对应，如哪个PMOS或哪个NMOS 有接电源或接地，输入、输出及电源之符号等等，相对于版图，画电路图比较简单。
版图课程设计，提前画棒状图是其中的关键一环，版图大多是根据棒状图画的；另外，合理的布局布线也比较重要，可以使版图和电
路图更加美观，并且不容易出错。
此次课程设计过程中也遇到过一些问题，得到了同学和老师的帮助，一并表示感谢！。