可校准数字钟电路设计

合集下载

具有时间校正功能的电子钟设计

沈阳航空航天大学课程设计（说明书）具有时间校正功能的电子钟设计班级/ 学号学生姓名指导教师沈阳航空航天大学课程设计任务书课程名称数字逻辑课程设计课程设计题目具有时间校正功能的电子钟设计课程设计的内容及要求：一、设计说明与技术指标设计一个能校准时、分的电子时钟，要求显示时、分、秒。

时钟频率为1Hz的方波信号。

该电路主要由时钟信号产生电路、时、分、秒计数电路、清零信号产生电路、校准电路和显示电路五部分组成。

时钟信号产生电路将产生的时钟信号送入计数电路进行计数，由显示电路显示，当计数值达23时59分59秒产生清零信号，将产生的所有数字清零。

二、设计要求1．用7段显示器显示。

要求设计层次化。

三、实验要求1．根据技术指标制定实验方案；验证所设计的电路，用软件仿真。

2．进行实验数据处理和分析。

四、推荐参考资料1. 阎石主编．数字电子技术基础．五、按照要求撰写课程设计报告成绩评定表：序号评定项目评分成绩1 设计方案正确，具有可行性，创新性（15分）2 设计结果可信（例如：系统分析、仿真结果）（15分）3 态度认真，遵守纪律（15分）4 设计报告的规范化、参考文献充分（不少于5篇）（25分）5 答辩（30分）总分最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字：年月日一、概述具有校正功能的时钟，要实现两个功能： 1.显示时间（24小时）； 2.可以调整分钟和小时：完成以上基本功能后追加两个附加功能： 1.周期为1s 的闪烁点；2．整点前闪烁10次即当时钟到达59分50秒时有发光仪器开始周期为1s 的闪烁直到00分00秒二、方案论证总设计思路：1．生成周期为1s 的方波信号源——通过555多谐振荡调节RC ； 2．进制为24和60的分频器——通过74LS60采用异步置数； 3．显示时间——通过7段显示器显示；4．校正时间——在分频器表示分钟与小时的信号输入端口使用双置开关，一端直接连555多谐振荡器的输出，通过555多谐振荡器来分别调节分钟和小时； 5．周期为1s 的闪烁——将555多谐振荡器输出直接与PROBE （发光元器件）相连； 6．整点前闪烁10次——当电路到达59分50秒的状态逻辑状态为1与555多谐振荡器相与后连接PROBE （发光元器件）；总方案原理图如下图2.1总方案原理：图2.1总方案原理显示时间小时分频器分钟分频器秒分频器校正555多谐振荡器信号源周期为1s 的闪烁整点前闪烁10次三、电路设计（宋体四号，加粗）1.生成周期为1s的方波信号源见图3.1 555多谐振荡器根据公式T=（R1+R2）Cln2；令R1=R2,C=1uf,T=1s,ln2=0.693得 R=480.9k；因为在仿真电路里1ms时间长度与1s相同所以R=4.809k图3.1 555多谐振荡器2.进制为24和60的分频器见图3.2 进制为了接成60进制计数器，首先将两片74LS160接成百进制计数器，然后将电路的59状态译码产生LD’=0的信号，同时加到两片74LS160上，在下一个计数脉冲（第60个输入脉冲）到达时，将0000同时置入两片74LS160中，从而得到六十进制计数器。

数字钟电路设计报告

电子技术课程设计指导书课程设计设计题目：数字钟电路设计数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。

小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。

在控制系统中也常用来做定时控制的时钟源。

要实现的功能：（1）具用时、分、秒十进制数字显示的计时器功能；（2）具有手动校时、校分的功能；（3）通过开关能实现小时的十二进制和二十四进制转换；（4）具有整点报时功能。

主要集成芯片：总体方案设计数字钟由振荡器、分频器、计数器、译码显示、报时等电路组成。

其中振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。

由不同进制的计数器、译码器和显示器组成计时系统。

将标准秒信号送入采用60进制的“秒计数器”，每累计60sec就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60min，发出一个“时脉冲”，该信号将被送到“时计数器”。

“时计数器”采用12或24进制计数器，可实现对一天12h 或24h的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6位7段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。

数字钟的原理框图如图2.1所示。

图2.1 数字钟原理框图各个部分的电路设计（1）秒脉冲产生电路秒脉冲产生电路在此例中的主要功能有两个：一是产生标准脉冲信号，二是可提供整点报时所需要的频率信号。

可用1Hz的秒脉冲时钟信号源替代。

V11 Hz5 V图2.2 1Hz的秒脉冲时钟信号源（2）秒、分、时计时器电路秒计时器本质上为对1Hz的秒脉冲时钟信号源进行60进制计数的计数器，其由一个10进制计数器（个位）和一个6进制计数器（十位）串接组成。

个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。

A功能数字钟的电路设计

功能数字钟的电路设计数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。

钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

1、设计目的1）掌握数字钟的设计、组装与调试方法。

2）熟悉集成电路的使用方法。

2、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

2）具有校准时、分的功能。

3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。

选做：1）闹钟功能，可按设定的时间闹时。

2）日历显示功能。

将时间的显示增加“年”、“月”、“日”。

3、数字钟的基本原理及电路设计一个具有计Array时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。

石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。

数字钟的整机逻辑框图如下：图 1数字钟整机逻辑图振荡器方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。

图 2 555与RC 组成的多谐振荡器图分析：图中的C2为保护电容，其取值并没有什么要求。

在本设计中，我假设输出的脉冲的占空比为2/3，并且把555与RC 组成的多谐振荡，参考书本上的方案得出占空比3222121=++=R R R R q 故得到R1=R2。

又有电路的振荡周期T=T1+T2=(R1+2R2)Cln2得T=(R1+2R2)Cln2=103-S 。

我在实验中取电容为10nf 。

带入式中，可以得出R1=R2=48K Ω。

在这里取两个47K Ω电阻和滑动电阻2K Ω。

仿真结果如图所示，误差还是比较低的。

方案二：石英晶体振荡器。

石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。

数字电路课程设计数字电子钟

数字电路逻辑设计课程设计学校：学院：专业班级：姓名：学号：同组人：课程设计题目数字电子钟设计要求1. 设计一个具有时、分、秒显示的电子钟（23小时59分59秒）。

2. 该电子钟应具有手动校时、校分得功能。

3. 整点报时。

从59分50秒起，每隔2s发出一次“嘟”的信号。

连续5次，最后1次信号结束即达到正点。

设计方案1. 数字电子钟基本工作原理和整体设计方案数字钟实际上是一个对标准频率进行计数的计数电路。

它的计时周期是24小时，由于计数器的起始时间不可能与标准时间（如北京时间）一致所以采用校准功能和报时功能。

数字电子钟是由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过时、分、秒译码器显示时间。

秒脉冲是整个系统的时基信号，它直接决定计时系统的精度，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。

时计数器采用24进制计时器，可实现对一天24小时的计时。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。

整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发一音频发生器实现报时。

校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。

数字电子钟逻辑框图如下：2. 数字电子钟单元电路设计、参数计算和元件芯片选择（1）石英晶体振荡器和分频器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。

它还具有压电效应，在晶体的某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。

数字钟电路的设计与制作

数字钟电路的设计与制作数字钟电路是一种常见的电子设计，它可以非常简单地显示出当前的时间，这种钟可以用在家庭和商业中，也可以放在公共场所和办公室中。

数字钟电路的设计和制作需要一定的电子知识和技术，下面将详细介绍数字钟电路的设计和制作过程。

数字钟电路的设计需要考虑多个方面，包括时钟芯片、显示屏、电源和按键等。

首先是时钟芯片的选择，这个芯片的作用是提供精确的时间数据，数字钟电路使用的最常见的时钟芯片是DS1307。

DS1307是一个非常好用的实时时钟芯片，它通过I2C接口和单片机通信，可以提供年、月、日、时、分、秒和星期等信息。

在使用DS1307芯片时需要注意时钟芯片的连接，要保证它的供电和通信正确连接，这可以通过查看数据手册来设置。

其次是显示屏的选择，数字钟电路通常使用7段数码管来显示时间信息，这种显示屏可以显示数字、字母和符号。

选择显示屏时需要考虑它的亮度、大小和功耗等因素，在选择的时候应该评估这些因素以确保选择了合适的显示屏。

电源是数字钟电路不可缺少的组成部分，数字钟电路通常使用直流电源供电，供电电压通常在3V到5V之间。

数字钟电路的功耗很低，只需要很少的电能，所以可以选择很小的电源，例如小型锂电池、太阳能电池等。

最后是按键，数字钟电路通常需要设置按键来调整时间和日期等参数，因此需要选择合适的按键来保证操作的方便和舒适。

数字钟电路的制作需要打印电路板、焊接元件和编程单片机等步骤。

首先是打印电路板，电路板是数字钟电路的核心部分，需要按照设计图纸打印出所需的电路板。

打印电路板的过程需要注意先清洗电路板，然后使用特殊的UV光照射设备将设计图纸转移到电路板上面。

其次是焊接元件，数字钟电路需要焊接多个元件，包括时钟芯片、显示屏、按键和电容等。

焊接之前需要将元件按照设计图纸的要求放置电路板上面，并使用焊锡将元件固定在电路板上面。

最后是单片机编程，数字钟电路使用单片机来控制时钟芯片、处理输入信息和显示时间等功能。

数字钟电路设计与制作实验报告

数字钟电路设计与制作实验报告一、实验目的：1、综合应用数字电路知识；2、学习使用protel进行电子电路的原理图设计、印制电路板设计3、学习电路板制作、安装、调试技能。

二、实验任务及要求：任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。

可以根据兴趣增加其它与数字钟有关的功能。

要求：画出电路原理图，元器件及参数选择，PCB文件生成、制板及实物制作三、实验原理及电路设计：1、设计方案与模块框图利用74LS161和74LS00 ，555，数码管，开关来设计24小时数字时钟，构造它们主要实现时钟的显示，以及对时、分、秒进行调整，即实现调时的功能。

其数字钟系统整体结构①74LS161和74LS00计数器：用来设计24小时②开关与74LS00结合：用来校时，校分，校秒。

③利用555振荡器：产生脉冲信号④数码管：用来显示时分秒。

2、各子模块电路设计及原理说明74LS161 ：十六进制的计数器，当秒到60时要进位当分上利用74LS161与74LS00的结合，当秒、分到60时对其进行清零，进位。

当时24时，对其进行清零。

当时分秒个位到9时，对其本位（时分秒）清零和进位。

74LS00 与开关:74LS00与开关的结合，以此来控制校对。

555振荡器：利用555设计一个振荡器产生一个脉冲信号，以此来控制信号的进行与停止、时间的校对。

数码管：显示时分秒。

3、仿真图及仿真方法说明连好图，按一下仿真键，①若能仿真且准确无误，会出现24小时的显示则成功了。

②若不能仿真，数码管不会显示出来示数，或者显示紊乱，则失败，检查电路是否正确，有没有连错，少连错连，不断地改正，不断改进，直到可以仿真，可以显示无错。

③对校时、校分、校秒：按一下开关，脉冲过来就可以，增加一个数，依次按键对其进行时分秒校对。

四、主要实验元件及器材清单：五、系统设计与实现1、总电路图2、工程变化订单3、PCB图（单独A4纸打印，如有飞线请彩色打印，以区别红蓝二色）4、3D图（彩色打印）六、总结1、电路图、PCB图设计及实物制作过程中遇到的主要问题及解决方法电路图：①：清零端与置数端混淆：使用不同的端口，有不同的连接方式。

多功能数字钟电路的设计与制作定稿版

多功能数字钟电路的设计与制作HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】多功能数字钟电路的设计与制作一、设计任务与要求设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。

二、方案设计与论证1．数字钟设计原理数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。

振荡器产生的1Hz的方波，作为秒信号。

秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。

“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。

所有计时结果由七段数码管显示器显示。

用4个与非门构成调时电路，通过改变方波的频率，进行调时。

最后用与非门和发光二极管构成整点显示部分。

2．总体结构框图如下：图14 总体框图三、单元电路设计与参数计算 1．脉冲产生电路图15 晶振振荡器原理图图16 555定时器脉冲产生电路原理图振荡器可由晶振组成(如图15)，也可以由555定时器组成。

图16是由555定时器构成的1HZ 的自激振荡器，其原理是：第一暂态2、6端电位为Vcc 31，则输出为高电平，三极管不导通，电容C 充电，此时2、6端电位上升。

当上升至大于Vcc 32时，输出为低电平，三极管导通，电容C 放电，此时2、6端电位下降，下降至Vcc 31时，输出高电平，以此循环。

根据公式CR R f )2(43.121+≈得，此时频率为0.991。

图17 555定时器波形关系图18 555定时器产生1Hz 方波原理图2．时间计数电路图19 74LS161引脚图1 1 C 1 R C2 RO74LS161功能表来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。

数字电路设计数字钟实验设计报告

数字钟实验设计报告数字钟设计一设计任务1. 基本功能：以数字形式显示时、分、秒的时间，小时的计时要求为“24翻1”，分和秒的计时要求为60进位；2.扩展功能：校时、正点报时及闹时功能；二电路工作原理及分析数字电子钟主要由以下几个部分组成：秒信号发生器，时、分、秒计数器，显示器，校时校分电路，报时电路。

数字钟的基本逻辑功能框图图1 数字钟的基本逻辑功能框图振荡器的设计振荡器是数字钟的核心。

振荡器的稳定度及频率的精确度决定了数字钟的准确程度。

通常选用石英晶体构成振荡器电路。

一般来说，振荡的频率越高，计时精度越高。

如果精度要求不高则可以采用由集成逻辑门与R、C组成的时钟源振荡器或集成电路计时器555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后，电容C1被充电，当Vc上升到2Vcc/3时，使vo为低电平，同时放电三极管T导通，此时电容C1通过R2和T放电，Vc下降。

当Vc下降到Vcc/3时，vo翻转为高电平。

电容C1放电所需时间为tpL=R2ln2≈当放电结束时，T截止，Vcc将通过R1、R2向电容器 C1充电，一；Vc由Vcc/3上升到2Vcc/3所需的时间为tpH=(R1+R2)C1ln2≈(R1+R2)C当Vc 上升到2Vcc/3 时，电路又翻转为低电平。

如此周而复始，于是，是在电路的输出端就得到一个周期性的矩形波。

其振荡频率为f=1/(tpL+tpH) ≈[(R1+2R2)C]振荡周期：T=T1+T2=(R1+2R2)C1In2 得R1+2R2=T/C1In2=故选定R1=,R2=图2 555振荡器（图中R1，R2值不为实际值）图3 555振荡器产生的波形时、分、秒计数器电路时、分、秒计数器电路由秒个位和秒十位，分个位和分十位及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器，而时个位和时十位为24进制计数器。

校时电路通过开关，触发器，逻辑门组成的校时电路来校时。

多功能数字钟电路设计指导书及仿真图

课题一数字电子钟逻辑电路设计一、简述数字电了钟是•种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示宜观、无机械传动装置等优点，因而得到了广泛的应用。

小到人们日常生活中的电f•手农，大到车站、码头、机场等公共场所的大型数显电了钟。

数字电了钟的电路组成方框图如图所示。

显示器显示器显示器显示器译码器译码器译码器译码器7进制周24进制时60进制分60进制秒计数器计数器计数器计数日时分秒1H分频晶体振荡单次或连续脉冲图敌字电子钟框图由图可见，数字电了钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器：校时电路: 六十进制秒、分计数器，二十四进制(或十二进制)计时计数器：秒、分、时的译码显示部分等。

二、设计任务和要求用中、小规模集成电路设计•台能显示日、时、分、秒的数字电了•钟，要求如下：1.由晶振电路产生1Hz标准秒信号。

2.秒、分为00、59六十进制计数器。

3.时为00〜23二十四进制计数器。

4.周显示从1〜日为七进制计数器。

可手动校时：能分别进行秒、分、时、日的校时。

只要将开关置于手动位置，可分别对5・秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。

6.整点报时。

整点报时电路要求在每个整点前呜叫五次低音(500Hz),整点时再呜叫•次高音(1000Hz)o三.可选用器材1.通用实验底板2.直流稳压电源3.集成电路:CD4060、74LS74. 74LS161. 74LS248 及门电路4.晶振：32768 Hz5•电容：100 U F/16V> 22pF、3〜22pF 之间6•电阻:200 Q x 10KQ、22MQ7.电位器:Q或Q8.数显：共阴显示器LC5011-119.开关：单次按键10.三极管：8050喇叭：1W/4, 8Q四、设计方案提示根据设计任务和耍求，对照数字电/钟的框图，可以分以下几部分进行模块化设计。

1.秒脉冲发生器脉冲发生器是数字钟的核心部分，它的持度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1HZ的秒脉冲。

数字钟电路设计

103Hz
2) 分频器的设计
分频器的功能主要有两个: ( 1 ) 一是产生标准秒脉冲信号； ( 2 )是提供功能扩展电路所需要的信号，如整点报时用的1kHz的高音频信号选用3片中规模集成电路计数器74LS160可以完成上述功能。因每片为1／10分频，3片级联则可获得所需要的频率信号，即第1片的Q3端输出频率为100HZ，第2片的Q3端输出为10Hz，第3片的 Q3端输出为1Hz。
74LS47构成的60进制计数、译码显示电路
5．校时电路的设计
当数字钟接通电源或者计时出现误差时，需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。
校时电路功能：
(1) 在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。 (2) 校时方式有“快校时”和“ 慢校时 ”两种，“ 快校时 ” 是，通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图为校 “ 时 ” 、校“分”电路。其中S1为校“分”用的控制开关，S2 为校“时”用的控制开关。校时脉冲采用分频器输出的 1Hz 脉冲，当S1或S2分别为“0”时可进行“快校时”。
校时
Hale Waihona Puke 校分校“时”、校“分”电路
当S1或S2分别打开时可进行“快校时”。
主体电路
略
四、扩展电路的设计
略
五、系统整体电路
略
系统的工作原理：
时基电路产生标准秒脉冲信号。
秒计数器计满 60 后向分计数器进位，分计数器计满 60 后
向小时计数器进位，小时计数器按照“ 24 翻 1 ”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能

数字钟校准电路原理

数字钟校准电路原理数字钟校准电路是指一种用于校准数字钟准确显示时间的电路。

对于数字钟来说，准确的时间显示是至关重要的，而校准电路则可以确保数字钟的时间显示与标准时间保持同步。

本文将介绍数字钟校准电路的原理和工作方式。

数字钟校准电路的原理基于时钟信号的生成和校准。

其工作流程包括以下几个步骤：1. 时钟信号生成：数字钟校准电路首先需要生成一个准确的时钟信号。

一种常用的方法是使用晶体振荡器作为时钟信号源。

晶体振荡器具有高度稳定的频率特性，能够提供准确的时钟信号。

2. 校准信号接收：数字钟校准电路需要接收一个校准信号，该信号是由标准时间源（例如无线电信号）发出的准确时间信息。

这个校准信号可以是一个脉冲信号，每次脉冲都代表一个时间单位，例如一秒。

3. 比较和校准：接收到校准信号后，数字钟校准电路会将校准信号与本地生成的时钟信号进行比较。

如果两个信号有差异，校准电路将调整本地时钟信号的频率或相位，以使其与校准信号保持同步。

在数字钟校准电路中，常用的技术包括频率锁定环（PLL）和计数器。

频率锁定环是一种通过调整反馈回路中的元件来锁定输出频率与输入参考频率相同的电路。

在数字钟校准电路中，频率锁定环可以将本地时钟信号的频率与校准信号的频率保持一致。

当本地时钟信号的频率偏离正常范围时，频率锁定环会自动调整反馈回路中的元件，以使时钟信号的频率回归正常。

计数器是另一个常见的数字钟校准电路组件。

它可根据校准信号的脉冲数目来精确计量时间。

计数器与本地时钟信号同步工作，每当接收到校准信号的一个脉冲时，计数器就会加1。

通过比较计数器的值和本地时钟信号应该显示的时间，校准电路可以计算出时钟信号的偏差，并相应地调整频率或相位。

需要注意的是，数字钟校准电路不仅可以校准时钟信号的频率，还可以校准时钟信号的相位。

相位校准是指调整时钟信号的触发时刻，使其与校准信号的触发时刻保持一致。

通过精确的相位校准，数字钟可以准确地显示时间。

总结起来，数字钟校准电路的原理基于时钟信号的生成和校准。

数字电子钟的设计电路图pcb图

数字电子钟的设计与制作一、设计概述1.设计任务➢时钟脉冲电路设计➢60进制计数器设计➢24进制计数器设计➢“秒”，“分”，“小时”脉冲逻辑电路设计➢“秒”，“分”，“小时”显示电路设计➢“分”，“小时”校时电路➢整点报时电路2.功能特性➢设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期。

➢当电路发生走时误差时，要求电路具有校时功能。

➢要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。

3.原理框图图 1 原理框图二、设计原理数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。

因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。

干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。

整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。

校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。

三、设计步骤1.计数器电路根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。

把它们适当连接就可以构成秒、分、时的计数，实现计时功能。

CC4518的符号如图，一个芯片集成了两个完全相同的十进制计数器，其异步清零信号CR是高电平有效。

数字时钟ad纯数字电路

数字时钟的AD纯数字电路设计需要使用数字逻辑元件来实现。

以下是一个简单的数字时钟AD纯数字电路设计步骤：
1. 产生频率为1Hz的矩形波：使用一个频率为1Hz的振荡器，可以采用RC振荡电路或石英晶体振荡器来实现。

2. 数字钟的“时”设计：使用一个24进制计数器来实现，计数器的计数序列从00、01、…、23、00循环。

当计数到23小时59分59秒时，再来一个秒脉冲，重新开始启动。

可以采用反馈置数或反馈清零法进行24进制计数。

3. 分、秒的设计：使用一个60进制计数器来实现，计数器的模是60，个位是十进制，十位是六进制。

计数器的计数规律是从00、01、…、59、00循环。

4. 译码显示：使用一个译码器将计数器的输出转换成七段数码管的信号，从而在数码管上显示时间。

5. 校时电路：使用一个比较器将当前时间与设定时间进行比较，当两者相同时，输出一个校时信号，使时钟自动调整到设定时间。

可以通过10s脉冲进行校正，也能手动产生单次脉冲校正至时/分计数器。

可以设置一变量来控制实现校正或正常计数。

以上是一个简单的数字时钟AD纯数字电路设计步骤，可以根据需要进行修改和优化。

数字钟电路设计数电课设精

设计题目数字钟电路设计
目录
数字钟的功能要求数字钟电路系统的组成方框图主体电路设计功能扩展电路的设计整机电路 MCU控制的数字钟
一、数字钟的功能要求
1、基本功能准确计时，以数字形式显示时、分、
秒的时间；小时的计时要求为“12翻1”，分和
秒的计时要求为60进位；校正时间。
2．仿广播电台正点表秒个位计算器状态报时电路的设计
仿广播电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。
2．仿广播电台正点报时电路
的设计（续）
设4声低音(约500Hz)分别发生在59分51秒、 53秒、55秒及57秒，最后一声高音(约1kHz) 发生在59分59秒，它们的持续时间均为1秒。如表所示。由表可得：Q3S1 =“0” 时500Hz输入音响； Q3S1 =“1” 1kHz输入音响。
各使能端功能简介如下（续）：
/BI 静态灭零输入使能端。只要BI＝0，不论输入 A3A2AlA0为何种电平，译码器4段输出全为低电平，显示器灭灯(此时/BI／RBO为输入使能)。 / RBO 动态灭零输出端。在不使用/BI功能时，BI／ RBO为输出使能。该端主要用于多个译码器级联时，实现对无意义的零进行消隐。实现整数位的零消隐是将高位的RBO接到相邻低位的RBI，实现小数位的零消隐是将低位的RBO接到相邻高位的 RBI。
6
M S1 M S2 Q 0
12
7
Q1 9
2
MR1 Q2 MR2 Q3
81 1
3
C LK 0
1 4 C LK 1
1
1 3 a4
7 A

实验15数字钟电路设计

给大家两周时间完成设计过程，写出一份自己的完整的设计报告交给我，因为电路复杂，不再在实验台连线，最好用软件模拟仿真。

16、17周设计实验15, 第18周实验考试，考试要求每人准备一个已经做过的实验，16、17周数字电路实验时间实验室开放，学生可以随时进实验室复习，17周检查实验15的设计情况并上交设计报告。

实验15 综合设计——数字钟电路一、说明：数字钟是能够准确的显示时、分、秒时间，显示时间有误差可以校时。

二、设计目的：熟悉数字逻辑电路、掌握数字电路系统的设计方法。

三、数字钟的功能要求：1、准确计时，以数字形式显示时、分、秒。

2、小时的计时要求为“12翻1”，分和秒的计时要求为60进位。

3、能校正时间。

四、数字钟电路的组成框图：如图所示：组成框图该系统的工作原理是：有固定脉冲信号源产生高稳定度的1Hz脉冲信号，作为数字钟的时间基准，秒计数器计满60后向分计数器进位，分计数器计满后向时计数器进位，小时计数器按“12翻1”的规律计数。

计数器输出经译码器译码后送显示器显示。

计时出现误差时可以用校时电路进行校时、校分、校秒。

五、电路的设计：设计电路时应尽量选择常用的集成电路芯片，并要考虑少用多种型号芯片。

1、基准1Hz脉冲信号是数字钟的核心，其稳定度及频率的精度决定了数字钟的准确度，该实验设备上是采用2MHz石英晶体构成的振荡器电路，振荡器的频率稳定度和准确度都很高，经分频后获得的1Hz的标准脉冲。

2、时、分、秒计数器的设计分、秒计数器都是模M=60的计数器，其计数规律为00-01-02-…-58-59-00选择二、五、十进制计数器74LS90，再将它们级连组成模数M=60的计数器。

时计数器是一个12翻1的特殊进制计数器，即当数字钟计到12时59分59秒时，秒的个位计数器再输入一个脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律，择二、五、十进制计数器74LS90级连组成。

数电课程实验报告-数字钟的设计

《数字电子技术》课程设计报告设计题目: 数字钟班级学号：1407080701221 1407080701216 1407080701218学生姓名：谢志强陈企张海清指导教师：周玲时间：2016.6.15-2016.6.16《数字电子技术》课程设计一、设计题目：数字钟的设计一、设计任务与要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

其中时为24进制，分秒为60进制。

2. 其他功能扩展：（1）设计一个电路实现时分秒校准功能。

（2）闹钟功能，可按设定的时间闹时。

（3）设计一个电路实现整点报时功能等。

在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。

二、设计方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。

振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。

秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。

计数器的输出分别经译码器送显示器显示。

计时出现误差时,可以用校时电路校时、校分。

三、芯片选定及各单元功能电路说明：实验器材及主要器件（1） CC4511 6片（2） 74LS90 5片（3） 74LS92 2片（4） 74LS191 1片（5） 74LS00 5片（6） 74LS04 3片（7） 74LS74 1片（8） 74LS2O 2片（9） 555集成芯片 1片（10）共阴七段显示器 6片（11）电阻、电容、导线等若干①振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。

它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。