电子科技大学14秋《数字逻辑设计及应用》在线作业3答案

合集下载

电子科技大学数字逻辑设计及应用作业答案

答案+我名字查看考卷——作业提交1当前得分：15 分(总分：100 分)，折合成百分制共 15 分。

返回作业提交11.逻辑函数，请问其反函数。

()()()[参考答案：] 分值：5 得分：分系统自动批改于2019年9月19日 14点35分2. 有关异或逻辑的描述不正确的是。

() 异或逻辑的反函数是同或逻辑 () 异或逻辑的对偶逻辑是同或逻辑() 一个逻辑变量和0异或得到的是其反函数 [参考答案：] 分值：5 得分：分系统自动批改于2019年9月19日 14点35分3. 已知一个逻辑的最小项之和为F(, , )=∑m(0,4,7) ，以下哪个等式成立。

()()()[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分4. 下面所描述的逻辑函数表达式中，哪一种可以直接从真值表中得到，而无需其他中间步骤。

() 标准形式() 最简与或式() 与非-与非形式[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分5.下面有关最小项的描述正确的是。

()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分6. 下面有关逻辑函数的描述中，正确的是。

() 逻辑函数的最小项之和是唯一的() 逻辑函数的最简与或表达式是唯一的() 逻辑函数的与非-与非逻辑表达式是唯一的[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分7. 请问或非逻辑的对偶关系是。

() 或非逻辑() 与非逻辑() 与或非逻辑[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分8.逻辑函数，请问其最小项之和为。

()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分9. 逻辑函数Y(, , , )=∑m(0,2,4,6,9,13) + (1,3,5,7,11,15)的最简与或式为（）() +’’() ’+() +[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分10.逻辑函数Y的真值表如下：。

2014电子科技大学数字逻辑设计及应用期中考试试题附答案

电子科技大学2013-2014学年第二学期“数字逻辑设计及应用”课程考试题（半期）（120分钟）考试日期 2014年月日I. To fill the answers in the “( )” ( 2’ X 15 = 30 )1. Given ∑=ABCF )5,4,1(, then ABC F ∏=( 0,2,3,6,7 ),F =A ’∑BC( 1 )+A∑BC( 0,1 ).2. ( 1001 0011 )8421BCD =( 1111 0011 )2421BCD .3. ( 0101 1101 )2=( 0111 0011 )Gray .4. Open-drain output has two states, Low and ( Hi-Z/open ).5. A two’s -complement =0110 1010, C one ’s -complement =1111 1011, [A-C]two’s -complement =( 0110 1110 ). Is it overflow for [A-C]two’s -complement ? (Y es or No) [ No ]6. XOR gate in positive logic level is equivalent to ( XNOR ) gate in negative logic level.7. Five variables can make ( 32 ) minterms. The sum of all the minterms must be ( 1 ).8. If the function ∑=ABCF )6,3,2,1(, then ∑=ABC F '( 0, 4, 5, 7 ).9. If the information bits are 1001 0010, the check bit is ( 0 ) for odd-parity. 10. To make 2014 code-words, ( 11 ) bits should be used at least.11. Given the circuit shown in Figure 1, its output expression F=( (b(a+c)+ac)’ ).Figure 1II. There is only one correct answer in the following questions.( 3’ X 10=30 )1. Which of the following codes has the self-complement property? ( D)A. GrayB. BiquinaryC. 8421BCDD. Excess-32. Which of the following 2-input gates can form a complete set of logic gates? ( B )A. ORB. NORC. XORD. XNOR3. Which of the following gates is equivalent to XNOR? ( A)A. B. C. D.4. Which of the following connection is correct? ( C)A. B. C. D.5. Which of the following expressions has no hazard? ( B)A. F=W•Y+W’•Z’+X•Y’•ZB. F=W•Y+W’•Z’+Y•Z’C. F=W•Y+W’•Z’+X•Y’•Z+Y•Z’D. F=W•Y+W’•Z’+X•Y’•Z+W’•X•Y’6. Which of the following statements is correct? ( D)A. The duality of the minimal sum expression is its minimal product.B. The minimum sum-of-product expression has no static-1 hazard.C. The canonical sum must have hazard.D. The minimum sum-of-product expression has no static-0 hazard.7. The minimum sum of product for AB+A’C+BCDEFGH is ( A).A. A•B+A’•CB. A’•B+A•CC. A•B+A’•C+B•CD. A•B+A’•C+B•C8. Given A=(0011 1111 . 0100)2, its equivalent values for A10 and A16 are ( B)A. (96.58)10, (60.94)16B. (63.25)10, (3F.4)16C. (96.58)10, (60.49)16D. (63.25)10, (3F.94)169. Given the timing diagram as shown in Figure 2, the output function is ( A ). A. ∑=xyzf )7,6,5,3( B. ∑=xyz f )4,2,1,0( C. ∑=xyz f )6,2,1,0( D. ∑=xyz f )7,2,1,0(Figure 210. A self-dual logic function is a function such that F=F D . Which of the following functions is self-dual? ( C )A. ∑=xyzF )7,5,2,1( B. F=X ’•Y •Z ’+X •Y ’•Z ’+X ’•ZC. F=X •Y+X •Z+Y •ZD. )4,3,0(xyzF ∏=III. Combinational Circuit Analysis And Design: [40’]1.Given F(A,B,C,D)= B ⊕C ⊙(B •C)+A ’•D •(B •C)’, the constraint condition is A •(B+C)=0. Simplify the logic function F(A,B,C,D) into the minimal sum using Karnaugh map, and write out NAND-NAND logic expression of the minimal sum. (8’)参考评分标准：1.填写F 的卡诺图正确4分，d 占1分，错一格扣0.5分，扣完为止；2.化简的表达式正确3分，错一个乘积项扣1分；F minimal-sum (A,B,C,D)=B/C/+B/D+C/D3.“与非-与非“表达式正确1分F NAND-NAND (A,B,C,D)= [(B/C/)/(B/D)/(C/D)/]/2. A combinational circuit is shown as below. (8’)(1) Write out the sum-of-product expression of output F(W,X,Y,Z) for the circuit.(2) Analysis all conditions that the static hazard may exit for the circuit, and indicate types of static hazard.(3)Write out the minimal sum of output F(W,X,Y,Z) for the hazard-free.参考评分标准：1. 原始的积之和表达式正确3分 ,只要是积之和形式就算对，不管是否为原始积之和，错一个（多一个或少一个）乘积项扣一分，扣完为止；F(W,X,Y,Z)=WX/Y/+XY/Z+XY2.指出所有静态冒险存在的条件2分，指出静态冒险类型1分。

20秋《数字逻辑设计及应用》在线作业3【电子科技大学答案】

6.逻辑式A+AB+ABC+ABCD＝ A.A B.AB C.ABC#ABCD
7.和十六进制数5A.5等值的二进制数是 A.1010010.0101 B.1011010.101 C.1011010.0101 D.1010101.0101
多选题 1.表达式A＋A＋A和B×B×B的值分别是 A.0 B.1
20秋《数字逻辑设计及应用》在线作业3 红字部分为答案！
单选题 1.一个多输入与非门，输出为0的条件是 A.只要有一个输入为1，其余输入无关 B.只要有一个输入为0，其余输入无关 C.全部输入均为1 D.全部输入均为0
2.一块八选一的数据选择器，其地址(选择输入)码有 A.1位 B.3位 C.4位 D.8位
8.相同计数模的脉冲同步计数器，使用的触发器个数比脉冲异步计数器多。 A.正确 B.错误
C.A D.B
2.欲从多路输入数据中选取一路输出时，应采用()；欲比较两个二进制数数值大小关系时，应采用 ()。 A.数据选择器 B.数值比较器 C.加法器 D.触发器
判断题 1.n个变量构成的任一个最小项，它总共有另外n个最小项和它是逻辑相邻的。 A.正确 B.错误
2.施密特，输出为1的条件是 A.只要有一个输入为1，其余输入无关 B.只要有一个输入为0，其余输入无关 C.全部输入均为1 D.全部输入均为0
4.是四变量A，B，C，D构成的最小项是 A.A B.AB C.ABC D.ABCD
5.下列电路中，是时序电路的是 A.二进制译码器 B.移位寄存器 C.数值比较器 D.编码器
3.双极型晶体三极管，只要发射结反偏，则一定处于截止状态。 A.正确 B.错误
4.任何一个逻辑函数的最简与或式一定是唯一的。 A.正确 B.错误

电子技术及数字逻辑网上作业题参考答案

电子技术及数字逻辑网上作业题作业题（一）一、填空（共15题）1、N型半导体是在本征半导体中掺入价元素，其多数载流子是，少数载流子是。

2、稳压管的稳压区是其工作在。

3、数字系统使用的物理元件，与此相对应，采用的记数制和编码制也都以数为基础。

4、使用布尔代数定律时，利用规则、规则、规则可得到更多的公式。

5、放大电路必须加上合适的才能正常工作。

6、运放的共模抑制比定义为。

7、直接写出函数F=[(AB+C)D+E]B的反演函数为。

8、三极管工作在饱和区时，发射结应为偏置，集电结应为偏置。

9、为提高放大电路的输入电阻，应引入反馈；为降低放大电路输出电阻，应引入反馈。

10、集成运放应用于信号运算时工作在区域。

11、直流电源通常由、、和四部分组成。

12、已知输入信号的频率为10kH Z ~12 kH Z，为了防止干扰信号的混入，应选用滤波电路。

13、触发器有个稳态，存储8位二进制信息要个触发器。

14、消除竞争冒险的方法有、、等。

15、时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。

二、选择题（共15题）1、当温度升高时，二极管的反向饱和电流将。

A．增大 B.减小 C.不变2、互补输出级采用共集形式是为了使。

A.电压放大倍数大B.不失真输出电压大C.带负载能力强3、测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是。

A.输入电压幅值不变，改变频率B. B.输入电压频率不变，改变幅值C.输入电压的幅值与频率同时变化4、交流负反馈是指。

A．阻容耦合放大电路中所引入的负反馈B．只有放大交流信号时才有的负反馈C．在交流通路中的负反馈5、功率放大电路的最大输出功率是在输入电压为正弦波时，输出基本不失真情况下，负载上可能获得的最大。

A．交流功率B．直流功率C．平均功率6、滤波电路应选用。

A．高通滤波电路 B. 低通滤波电路 C. 带通滤波电路7、放大电路中，测得某三极管三个电极电位U1、U2、U3分别为U1=3.3V ，U2=2.6V ，U3=15V。

《数字逻辑-应用与设计》部分习题参考答案

6.4c 激励表达式： T1=F2F1’+F2’x+F1x’ T2=F2+F3’F1x+F3F1’x T3=F2F1’x’+F3x’+F3F1’
6.4d 激励表达式： T1=F1+F3’F2’ T2=F2+F3’F1’x1’+F3’x1x2’x3+F3’F2’F1’x3’ T3=F3F2’+F2F1+F1x1’+F1x3’
十进制 +12 -12 +9.5 -22.5
+19.75 -17.25
以 1 为基的补码 01100 10011 01001.1
1 01001.0 10011.11 101110.10
以 2 为基的补码 01100 10100 01001.1
1 01001.1 10011.11 101110.11
Made by HeYuchu&QinPiqi
5.b 略(见课本附录 B-奇数号习题参考答案)
6.1c 激励表达式：
S3=F2F1’x S2=F3’F1x+F3F1’x S1=F1’x+F2F1’+F3x R3=F3 R2=x’+F3’F1’ R1=F3’F2’F1+F1x’
6.1d 激励表达式：
R1=F1 R2=F2 R3=F1’ S1=F3’F2’F1’ S2=F3’F2’F1’x1’+F3’F2’F1’x3’+F3’F2’x1x2’x3 S3=F2F1+F1x1’+F1x2+F1x3’
or=A’B+A’C=(A+B’)’+(A+C’)’=[(A+B’)(A+C’)]’ f. (A’B’)’(CD’)’=(A’B’+CD’)’=(A+B)’+(C’+D)’ g. W+Q=(W’Q’)’ h. (A+B+C)D=(AD+BD+CD)=(A’+D’)’+(B’+D’)’+(C’+D’)’ i. (AB’+C’D+EF)’=[(A’+B)’+(C+D’)’+(E’+F’)’]’=(A’+B)(C+D’)(E’+F’) j. [(A+B)’+C’]’=(A’B’+C’)’=(A’B’)’C=(A+B)C

电子科技大学智慧树知到“计算机科学与技术”《数字逻辑设计及应用》网课测试题答案卷3

电子科技大学智慧树知到“计算机科学与技术”《数字逻辑设计及应用》网课测试题答案
（图片大小可自由调整）
第1卷
一.综合考核(共10题)
1.逻辑式A+AB+ABC+ABCD=()。

A.A
B.AB
C.ABC
D.ABCD
2.CMOS电路的电源电压只能使用+5V。

()
A、错误
B、正确
3.若AB=AC，一定是B=C。

()
A、错误
B、正确
4.一块八选一的数据选择器，其地址(选择输入)码有()。

A.8位
B.4位
C.3位
D.1位
5.T触发器中，当T=1时，触发器实现()功能
A、置1
B、置0
C、计数
D、保持
6.一个JK触发器的稳态个数和它可存储位二进制数分别是()。

A.4
B.3
C.2
D.1
7.扭环形计数器都是不能自启动的。

()
A.错误
B.正确
8.一个十进制计数器，可以作为十分频器使用。

()
A.错误
B.正确
9.n个变量构成的任一个最小项，它总共有另外n个最小项和它是逻辑相邻的。

()
A、错误
B、正确
10.若A+B=A+C，则一定是B=C。

()
A.错误
B.正确
第1卷参考答案
一.综合考核
1.参考答案：A
2.参考答案：A
3.参考答案：A
4.参考答案：C
5.参考答案：C
6.参考答案：CD
7.参考答案：A
8.参考答案：B
9.参考答案：B
10.参考答案：A。

2014《数字逻辑设计》期末考试-试题及参考解答

………密………封………线………以………内………答………题………无………效……电子科技大学2013 -2014学年第二学期期末考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式：闭卷考试日期： 20 14 年 07 月 10 日考试时长：_120___分钟课程成绩构成：平时 30 %，期中 30 %，实验 0 %，期末 40 % 本试卷试题由___六__部分构成，共__8___页。

题号一二三四五六七八九十合计得分I. Fill out your answers in the blanks(3’ X 10=30’)1. A circuit with 10 flip-flops can store ( 10 ) bit binary numbers, that is, include ( 1024 或 210 ) states at most.2. A 5-bit linear feedback shift-register (LFSR) counter with no self-correction can have ( 31 或 25-1 ) normal states.3. A modulo-24 counter circuit needs ( 5 ) D filp-flops at least. A modulo-500 counter circuit needs ( 3 ) 4-bit counters of 74x163 at least.4. If an 74x148 priority encoder has its 1, 3, 4, and 5 inputs at the active level, the active LOW binary output is ( 010 ) .5. State/output table for a sequential circuit is shown as Table 1. X is input and Z n is output. Assume that the initial state is S 0, if the input sequence is X = 01110101, the output sequence should be ( 11001100 或110011000 ). 【可以确定的输出序列应该有9位】.3 ) up/down counter.n+1n 21………密………封………线………以………内………答………题………无………效……7. A serial sequence generator by feedback shift registers 74x194 is shown in Figure 1, assume the initial state is Q2Q1Q0 = 100, the feedback function LIN = Q2’Q1’ + Q2Q0’, the output sequence in Q2 is ( 100110循环输出 ).Figure 18. When the input is 01100000 of an 8 bit DAC, the corresponding output voltage is 3.76V. The output voltage range for the DAC is ( 0 ~ 9.99 或568221276.3+−×或9625576.3× )V. 【本题并未对误差范围进行要求，一般可保留2位小数。

《数字逻辑设计及应用》试题3答案

n 1
2
1
0
0
0
0
0
0
1
0
0
1
0
1
1
Q2Q1Q0
0
1
0
1
0
1
000 101
010
0
1
1
1
1
1
1
0
0
0
0
1
1
0
1
0
1
1
001
011
111
110
100
1
1
0
1
0
0
1

1
1
1
0
可见，该电路是一个可自启动的五进制计数器。（2 分）
命题人签名：
年月日
七、（14 分）解：（1）列驱动方程
（4 分）
D0 Q1 Q2 D1 Q0 D2 Q1
（2）求状态方程
（3 分）
Q n1 0

D0
Q1
Q2
Q n1 1

D1
Q0
Q n1 2

D2
Q1
（3）列状态表
（3 分）
（4）画状态图（2 分）
Q2
Q1
Q0
Q Q Q n1
n 1
Y (S, A, B) m2 +m3 +m5 +m7 =m2 m3 m5 m7
（3）2 选 1 数据选择器实现电路如下：（4 分）
五、（12 分）解：JK 触发器波形图如下：（ Q 及 Q 端波形各 6 分）
CLK
O
J
t
O
K
t

电子科技大学数字逻辑设计及应用作业

作业提交 21. 现有个 50 个逻辑变量进行异或运算，已知当前输入 50 个逻辑输入中有 27 个为逻辑 1，其他的为逻辑 0，请问当前输出为。

(A) 1(B) 0 (C 无法判 )定 [参考答案：A] 分值：5得分：分系统自动批改于 2019 年 11 月 17 日 20 点 46 分2.已知 74148 为 8 线-3 线二进制编码器，请问，当输入，且时，输出(A 11) (B 10 )0 (C 11 )1 [参考答案：C] 分值：5得分：分。

系统自动批改于 2019 年 11 月 17 日 20 点 46 分3. 已知 74153 是一个双四选一数据选择器，请写出逻辑 Y 的函数表达式：Y=(A)(B) (C ) [参考答案：A] 分值：5 得分：分。

系统自动批改于 2019 年 11 月 17 日 20 点 46 分4. 下面有关低电平有效输出的二进制译码器在使能输入有效的前提下，对输出端描述不正确的是：。

(A) 每个输出端等价为输入组合所对应的最小项 (B) 每个输出端等价为输入组合所对应的最大项每个输出端等价为输入组合所对应的最小项的 (C) 非 [参考答案：A] 分值：5得分：分系统自动批改于 2019 年 11 月 17 日 20 点 46 分5.已知 74148 为 8 线-3 线二进制编码器，请问，当输入，且时，输出(A 1) (B 1 )0 (C 1 )1 [参考答案：B] 分值：5得分：分。

系统自动批改于 2019 年 11 月 17 日 20 点 46 分6. 已知 74153 是一个双四选一数据选择器，请写出下图中逻辑输出的表达式 F= 。

(A)(B)(C ) [参考答案：B] 分值：5 得分：分系统自动批改于 2019 年 11 月 17 日 20 点 46 分7. 已知 7485 为四位的数值比较器，由它所购建的逻辑电路如下所示，请问，在当前的输入下，输出。

【电子科技大学】2014下《数字逻辑设计》半期考试-试题及参考答案

7. To realize wired-and, the output of ( D ) can be connected directly.
A. AND Gate
B. OR Gate
C. Three State Gate
D. ODhe following logic expressions, ( C ) is the hazard-free circuit. A. F=A’·B + A’·C’ + B’·C B. F=(A+B)·(B’+C)·(C’+D) C. F=A·B + A·C’ + B’·C’ D. F=(A+B’)·(B+C)·(C’+D)
9. A multiplexer with 16-input and 2-bit outputs need ( B ) selection control inputs at least.
A. 2
B. 4 C. 6 D. 8
10. Which of the following device can not be used combined with some logic gate to implement arbitrary logic function with three logic variables ? ( C ) A. A double2-to-4 decoder 74x139 B. A 3-to-8 decoder 74x138 C. An 8-input priority encoder 74x148 D. An 8-input, 1-bit multiplexer 74x151
(C)
A. A⋅B⋅C B. B⋅C

数字逻辑参考答案

数字逻辑参考答案数字逻辑参考答案数字逻辑是计算机科学中的一个重要分支，它研究的是数字信号和数字电路的设计与实现。

在数字逻辑中，我们常常需要解决各种逻辑问题，包括逻辑运算、逻辑门电路的设计和分析等。

本文将为大家提供一些常见数字逻辑问题的参考答案，希望能对大家的学习和研究有所帮助。

1. 逻辑运算逻辑运算是数字逻辑中最基础的概念之一。

常见的逻辑运算包括与运算、或运算、非运算等。

下面是一些逻辑运算的参考答案：- 与运算（AND）：输入A和B，输出为A与B的逻辑与结果。

逻辑表达式为：C = A AND B。

- 或运算（OR）：输入A和B，输出为A与B的逻辑或结果。

逻辑表达式为：C = A OR B。

- 非运算（NOT）：输入A，输出为A的逻辑非结果。

逻辑表达式为：B = NOT A。

2. 逻辑门电路逻辑门电路是数字逻辑中常见的电路实现方式，可以用于实现各种逻辑功能。

常见的逻辑门包括与门、或门、非门等。

下面是一些逻辑门电路的参考答案：- 与门（AND Gate）：输入A和B，输出为A与B的逻辑与结果。

逻辑表达式为：C = A AND B。

可以使用两个晶体管和一个电阻来实现与门电路。

- 或门（OR Gate）：输入A和B，输出为A与B的逻辑或结果。

逻辑表达式为：C = A OR B。

可以使用两个晶体管和一个电阻来实现或门电路。

- 非门（NOT Gate）：输入A，输出为A的逻辑非结果。

逻辑表达式为：B = NOT A。

可以使用一个晶体管和一个电阻来实现非门电路。

3. 布尔代数布尔代数是数字逻辑中的一种代数系统，它由三个基本运算符（与、或、非）和一些基本规则组成。

布尔代数可以用来描述和分析逻辑运算和逻辑门电路。

下面是一些布尔代数的参考答案：- 分配律：对于任意的A、B和C，有A AND (B OR C) = (A AND B) OR (A AND C) 和 A OR (B AND C) = (A OR B) AND (A OR C)。

2014-2015年(二)《数字逻辑设计与应用》期中试卷参考解答

电子科技大学2014 - 2015 学年第二学期期中考试卷课程名称：数字逻辑设计及应用考试形式：闭卷考试日期：2015年5月10日考试时长：120分钟课程成绩构成：平时 30/20 %，期中 30/20 %，小班讨论 0/20 %，期末 40 % 本试卷试题由__VII___部分构成，共__6___页。

I. Please fill out the correct an swers in the brackets “( )” . ( 2’ X 20 = 40’ )1. [510.5] 10 = ( 111111110.1 )2 = ( 1FE.8 ) 162. (2015)10 =( 0010000000010101 )8421BCD =( 0101001101001000 ) Excess-33. If X’s signed -magnitude representation X SM is 000110102, then (2X)’s 8-bit two’scomplement representation is ( 00110100 ), and (-X/2)’s 8-bit two’s complement representation is ( 11110011 ). 4. If a logic function is, its complement expression is(0,4,5,7),anditsdualexpressionis.(0,2,3,7)5. For CMOS inverters, can different outputs of common CMOS inverters be connected together?[Yes or No] ( No ); Three-state inverters have three-state outputs, which are HIGH 、LOW and ( Hi-Z ). Can different outputs of three-state inverters be connected together? [Yes or No] ( Yes ). 6. Given a binary number X=101101012, its corresponding Gray code is ( 11101111 ).7. If [X] two’s -complement =0111 00112, [Y] two’s -complement =1001 11002, then [X-Y] two’s -complement =（ 10101001 ），whether overflow occurs? [Yes or No] ( Yes ). 8. Given 126 different states, it requires at least (7 ) binary bits to represent them.9. For CMOS NOR gates, their unused inputs should connect to ( 0 ) state.10. From Table 1 below, if 74HC devices drive 74LS devices,in HIGH state , DC noise margin V NH is ( 1.84 ), Fan-out NH is ( 200 ); in LOW state , DC noise margin V NL is ( 0.47 ), Fan-out NL is ( 10 ).Table 1Family DescriptionSymbol 74LS 74HC LOW-level input voltage (V) V ILmax 0.8 1.35 LOW-level output voltage (V) V OLmax 0.5 0.33 HIGH-level input voltage (V) V IHmin 2.0 3.85 HIGH-level output voltage (V) V OHmin 2.7 3.84 LOW-level input current (uA) I ILmax -400 1 LOW-level output current (mA) I OLmax 8 4 HIGH-level input current (uA) I IHmax 20 -1 HIGH-level output current (mA)I OHmax-0.4-4II. Choose the correct answer and fill the item number in the brackets. (Singleselection for question 1~8, Multi-selection for 9~10, 2’ X 10=20 ) 1. For logic function, its minimal sum is( C ) A. B.C.D.2. Given a circuit design, its output expression with positive logic is,then its output expression with negative logic is ( C)A.B.C. D.3. For the priority encoder 74X148, its inputs are: I 0-L , I 1-L , I 2-L , I 3-L , I 4-L , I 5-L , I 6-L , I 7-L ，outputsare Y 2-L ,Y 1-L ,Y 0-L . The inputs and outputs are all active-low. When active-low enable input EN _L =0, I 1-L = I 5-L = I 4-L =0, and any other inputs are all 1, then Y 2-L , Y 1-L , Y 0-L is ( B ).A. 110B. 010C. 001D. 101 4. Except enable lines, an 8-1 multiplexer should have ( C ) control/select lines. A. 1 B. 2 C. 3 D. 4 5. The truth table of a circuit is shown in Table 2, the logic expression of this circuit is ( D ).A. F=A+BB. F=S+A+BC.D.6. In one number system is correct, its radix is (B ) A. 5B. 6C. 7D. 8 7. In figure 1, the output logic function is (B )A) B)C)D)8. If the minimal sum of a logic function is same as canonical sum, it may have ( D ).A. static-0 hazardB. static-1 hazardC. both static-0 hazard and static-1 hazardD. neither static-0 hazard nor static-1 hazardC YFigure 19. In two-level AND-OR circuit design, our minimization is aimed to ( B C )A. minimize the inputs of OR gatesB. minimize the number of AND gatesC. minimize the inputs of AND gatesD. shorten the signal path from input to output10. Methods that are ( A B C D ) can be used to describe combinational circuitsA. sum-of-productsB. product-of-sumsC. truth tableD. timing diagramIII. Combinational Circuit Analysis And Design: [40’]1.Given F(W,X,Y,Z)=W/Y/Z/+W/X/Z+WXY/Z+YZ, there are also don’t-cares defined as d(9,12,14). Simplify the logic function F(A,B,C,D) into the minimal-product using Karnaugh map, and write out NOR-NOR logic expression of the minimal-product. (8’)参考评分标准：1.填写F的卡诺图正确4分2.化简的表达式正确2分F minimal-product (W,X,Y,Z)=(Y/+Z)(W/+Z)(W+X/+Y+Z/)3.“或非-或非“表达式正确2分F NOR-NOR(W,X,Y,Z) = [(Y/+Z)/+(W/+Z)/+(W+X/+Y+Z/)/]/2. A combinational circuit is shown as below. (8’)(1) Write out the product-of-sum expression of output F(W,X,Y,Z) for the circuit.(2) Analysis all conditions that the static hazard may exit for the circuit, and indicate types of static hazard.(3)Write out the minimal-product of output F(W,X,Y,Z) for the hazard-free.参考评分标准：1. 原始的和之积表达式正确2分F(W,X,Y,Z)=(W+X/)(Y+Z/)(W/+X/+Y/+Z/)2.指出所有静态冒险存在的条件2分，指出静态冒险类型2分。

电子科技16春《数字逻辑设计及应用专科》在线作业3

电子科技16春《数字逻辑设计及应用(专科)》在线作业3————————————————————————————————作者：————————————————————————————————日期：16春《数字逻辑设计及应用(专科)》在线作业3一、单选题（共 20 道试题，共 100 分。

）1. 属于时序电路的是. 数据选择器. 移位寄存器. 二进制译码器. 二进制编码器码器正确答案：2. 二进制数（1100101.11）2表示为十六进制数是. 35.. 65.3. 65.6. 65.正确答案：3. 一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（）。

. 保持原态. 置0. 置1. 翻转正确答案：4. 逻辑式'+（'+）的对偶式是. '+'+. '[+'(+)]. '+'+'. ['+('+')]正确答案：5. 逻辑式'（+'）的反演式是. （'+'). +'(+'). +'+'. '+('+)正确答案：6. 扭环形计数器的有效循环中. 任一状态中只有一个触发器为1. 任一状态中只有一个触发器为0. 状态转换时只有一个触发器翻转. 状态转换时只有一个触发器状态不变正确答案：7. JK触发器现态Q＝1,要求在LK触发下进入次态Q*＝0,应令. J＝K＝0. J＝X，K＝1. J＝1,K＝X. J＝0,K＝X正确答案：8. 下列逻辑等式成立的是. （+）'+'+'. '++='+. +=2. ×＝2正确答案：9. 一片存储容量为1024×8位的ROM，其地址码有. 8位. 1024位. 10位. 82位正确答案：10. 一块具有10位地址码，8位数据输出的ROM，其存储容量是. 10×8位. 102×8位. 10×82位. 210×8位正确答案：11. 下列逻辑等式成立的是. ()'='·'. （+）'＝'+'. +'＝+. （+）＝正确答案：12. 随机存取存储器的英文缩写名是. RM. ROM. SSI. MSI正确答案：13. 逻辑式（+）（++）（+++）＝.. +. ++. +++正确答案：14. 参考书第254页图P5.18中，在Q9～Q12中，是翻转触发器的是. Q9. Q10. Q11. Q12正确答案：15. JK触发器现态Q＝0,要求在LK触发下进入次态Q*＝1,应令. J＝K＝0. J＝0,K＝1. J＝1,K＝X. J＝X，K＝1正确答案：16. 下列数中最大的是. （101101）2. （55）8. （45）10. （2）16正确答案：17. 逻辑式. +''. '+'. +. '+'正确答案：18. 两个与非门交叉耦合构成的SR锁存器（基本RS触发器），当加入后，触发器的状态将是. Q=0，Q'=1. Q=Q'=1. Q=1，Q'=0. Q=Q'=0正确答案：19. 一个逻辑变量的取值有. 两种. 三种. 五种. 十种正确答案：20. 一个多输入的与非门，输出为0的条件是. 只要有一个输入为1,其它输入无关. 全部输入均为1. 只要有一个输入为0,其它输入无关. 全部输入均为0正确答案：。