数字电路第二章1
数字电路
第一章数制和码制1.表示数量大小基本概念：基数数码位权数制几种进制：特点，表示方法转换：二进制模拟按权展开信号十进制小数：乘基数取整法数字表现形式数码整数：除以基数倒取余数法八十六算术运算：+-*/ 想要只用移位和相加全部解决补码正数：原码＝反码＝补码负数：原码按位取反反码加1 补码补码的运算2.表示不同事物或事物的不同状态，又称“代码”编制规则：码制（各种码制的特点、相互关系）十进制代码：（书上还有5211码）注：8421BCD码和十进制间的转换是直接按位（按组）转换如：(36)10=(0011 0110)8421BCD=(110110)8421BCD(101 0001 0111 1001)8421BCD=(5179)10格雷码（循环码）：①相邻性：任意两个相邻码组间仅有一位的状态不同。
②循环性：首尾两个码组也具有相邻性。
ASCII码（美国信息交换标准代码）：采用7位二进制编码，用来表示27（即128）个字符。
注意0~9，a~z,A~Z的ASCII码特点第二章逻辑代数基础一、逻辑代数（开关代数、布尔代数）与（逻辑相乘）Y = A·B = AB1.基本运算或（逻辑相加）Y = A+B非（逻辑求反）Y = （A）‘衍生出：与非：BAY+=或非：BAY+=与或非：CDABY+=异或：BAB ABAY+=⊕=互为反运算同或：ABBABAY+=Θ=2.基本公式（定律）：衍生出常用公式：注意记忆它们的图形符号3.基本定理：（注意结合例题进行练习、理解）代入定理：任何一个含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。
反演定理：对于任意一个逻辑函数式 F ，做如下处理：①运算符“.”与“+”互换,“”与“⊙”互换②常量“0”换成“1”，“1”换成“0”；③原变量换成反变量，反变量换成原变量。
那么得到的新函数式称为原函数式F 的反函数式对偶定理：若两逻辑式相等，则它们对应的对偶式也相等。
(数字电子技术基础)第2章. 门电路
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
数字电路基础知识部分(第二章)
练习一、一、填空题1、 模拟信号是在时间上和数值上都是 变化 的信号。
2、 脉冲信号则是指极短时间内的 电信号。
3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。
4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。
5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。
6、 一个脉冲的参数主要有 、tr 、 、T P 、T 等。
7、 数字电路研究的对象是电路的 之间的逻辑关系。
8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。
9、 电容充放电结束时，流过电容的电流为0，电容相当于 。
10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。
11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。
12、 RC 充放电过程中，电压，电流均按 规律变化。
13、 理想二极管正向导通时，其端电压为0,相当于开关的 。
14、 在脉冲与数字电路中，三极管主要工作在 和 。
15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。
16、 选择题1 若逻辑表达式F A B =+，则下列表达式中与F 相同的是（ ） A 、F A B = B 、F AB = C 、F A B =+2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。
A 、3 B 、4 C 、83 图9-1所示是三个变量的卡诺图，则最简的“与或式”表达式为（ ） A 、A B A C B C ++B 、A B BC AC ++ C 、AB BC AC ++4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A B C + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。
A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。
B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。
C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。
数字电路 第二章 逻辑代数与逻辑函数化简
= A+ B+ A+ C
或与式转换为与或非式
F = (A + B)(A + C)
= A+ B+ A+ C
= AB + AC
§2.4.3 逻辑函数的代数法化简
化简的意义：将逻辑函数化成尽可能简单的形式，以减少逻辑门 化简的意义：将逻辑函数化成尽可能简单的形式，
电路的个数，简化电路并提高电路的稳定性。 电路的个数，简化电路并提高电路的稳定性。
A + AB = A + B
E = A+ B+ C+ BCD+ BC = A + B + C+ C(BD+ BE) = AB + C+ BE+ BD
§2.5.1 逻辑函数的最小项表达式 公式化简法评价：
优点：变量个数不受限制。 缺点：目前尚无一套完整的方法，结果是否最简有时不 易判断。
卡诺图是按一定规则画出来的方框图，是逻辑 函数的图解化简法，同时它也是表示逻辑函数 的一种方法。 利用卡诺图可以直观而方便地化简逻辑函数。 它克服了公式化简法对最终化简结果难以确定 等缺点。
__
__________ __________ _
A + B + C+⋯ = ABC⋯
逻辑代数的基本定律： 逻辑代数的基本定律： P21，熟记 ，
§2.3.2 逻辑代数的基本规则
代入规则
AB = A + B
____
A ↔F = AC
反演规则
____
⇒ ACB = AC + B
F = AC+ BCD+ 0
数字电路第2章 门电路
2）输入负载特性 (ui R )
R1 3k b1 A B C T1 R2 750 R4 100
+5V
c1
T3
T2
3k
T4
R5 T5
F
ui
V
R
R3
360
R较小时 设：T2、T5 截止
A B C
R1 3k b1
+5V
R4
R2
c1
T1
T2
R5
T3
T4 F T5
R
ui
R3
R (5 U ) 4.3R ui be1 R1 R 3 R
I BS vcc vCES 5 0.3 mA 0.094mA βRc 50 1
V CC = +5V Rc iC 1kΩ vo c R b 10kΩ b β = 40 iB e
②vi=0.3V时，iB=0，三极管 工作在截止状态，ic=0。因 为ic=0，所以输出电压： vo=VCC=5V
IB 0
IC 0
VCE VCC
7
三极管的开关特性
+UCC 3V 0V RB RC uO T
+UCC
RC 3V
饱和时， VCE ≈ 0，C、 E极间电阻 很小 0V 截止时， IC ≈ 0，C、 E极间电阻 很大
C E
uO 0
相当于 开关闭合
ui
饱和 截止
+UCC RC
C E
uO UCC
避免！
0V 0
VL(max)
低电平
分立元件门电路和集成门电路:
分立元件门电路：用分立的元件和导线连 接起来构成的门电路。简单、经济、功耗低， 负载差。 集成门电路：把构成门电路的元器件和连 线都制作在一块半导体芯片上，再封装起来， 便构成了集成门电路。现在使用最多的是CMOS 和TTL集成门电路。
《数字电路-分析与设计》第二章习题及解答 北京理工大学出版社
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明： 左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边 右边= (AB+AB)1+(AB+AB)1= AB+AB=中间 或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。 用真值表法略。 2-10 用逻辑代数演算证明下列等式。
数字电子技术教案
数字电子技术教案第一章：数字电路基础1.1 数字电路概述了解数字电路的定义、特点和应用领域掌握数字电路的基本组成和基本原理1.2 数字逻辑基础学习逻辑代数的基本运算和规则熟悉逻辑函数的表示方法及其相互转换1.3 数字电路的表示方法掌握逻辑函数的图形表示方法（逻辑图、真值表）学习逻辑函数的代数化简方法第二章：数字电路的基本单元2.1 逻辑门电路了解常见的逻辑门电路（与门、或门、非门、异或门等）掌握逻辑门电路的电压传输特性2.2 逻辑函数及其简化学习逻辑函数的代数化简方法（卡诺图、最小项、最大项）熟悉逻辑函数的简化原则和步骤2.3 逻辑门电路的设计与实现学习逻辑门电路的设计方法掌握逻辑门电路的实际制作和调试技巧第三章：组合逻辑电路3.1 组合逻辑电路的基本概念了解组合逻辑电路的定义和特点掌握组合逻辑电路的分析和设计方法3.2 常见的组合逻辑电路学习编码器、译码器、多路选择器、算术逻辑单元等常见组合逻辑电路的原理和应用3.3 组合逻辑电路的设计与实现学习组合逻辑电路的设计方法掌握组合逻辑电路的实际制作和调试技巧第四章：时序逻辑电路4.1 时序逻辑电路的基本概念了解时序逻辑电路的定义、特点和应用领域掌握时序逻辑电路的分析和设计方法4.2 常见的时序逻辑电路学习触发器、计数器、寄存器等常见时序逻辑电路的原理和应用4.3 时序逻辑电路的设计与实现学习时序逻辑电路的设计方法掌握时序逻辑电路的实际制作和调试技巧第五章：数字电路的应用5.1 数字电路在计算机中的应用了解计算机的基本组成和工作原理学习微处理器、存储器、输入输出接口等计算机关键部件的设计和应用5.2 数字电路在通信系统中的应用了解通信系统的基本原理和数字调制技术学习数字通信系统中数字电路的设计和应用5.3 数字电路在其他领域中的应用了解数字电路在数字信号处理、嵌入式系统、工业控制等领域中的应用学习数字电路在不同领域中的设计和应用案例第六章：数字电路仿真与实验6.1 数字电路仿真基础学习数字电路仿真原理和工具熟悉使用仿真软件进行数字电路设计和验证的方法6.2 组合逻辑电路仿真与实验利用仿真软件对组合逻辑电路进行设计和验证分析仿真结果，优化电路性能6.3 时序逻辑电路仿真与实验利用仿真软件对时序逻辑电路进行设计和验证分析仿真结果，优化电路性能第七章：数字电路设计与验证7.1 数字电路设计流程熟悉数字电路设计的基本流程和方法掌握需求分析、模块设计、仿真验证和硬件实现等环节7.2 组合逻辑电路设计实例学习组合逻辑电路设计实例，如编码器、译码器等掌握设计方法和技术要求7.3 时序逻辑电路设计实例学习时序逻辑电路设计实例，如触发器、计数器等掌握设计方法和技术要求第八章：数字电路测试与维护8.1 数字电路测试方法学习数字电路测试的基本方法和策略掌握功能测试、结构测试和边界测试等技术8.2 数字电路调试与优化了解调试过程和方法，提高电路性能学习电路优化技巧，降低功耗和成本8.3 数字电路故障诊断与修复学习故障诊断原理和方法，如逻辑分析仪、示波器等工具的使用掌握故障分析和修复技巧，提高电路可靠性第九章：数字集成电路9.1 数字集成电路概述了解数字集成电路的分类、特点和应用领域掌握数字集成电路的基本结构和原理9.2 常见数字集成电路学习门阵列、触发器、寄存器等常见数字集成电路的原理和应用9.3 数字集成电路的设计与实现学习数字集成电路的设计方法掌握数字集成电路的实际制作和调试技巧第十章：数字电路技术的发展趋势10.1 数字电路技术的创新应用了解数字电路技术在、物联网、生物医疗等领域的创新应用学习数字电路技术在这些领域的发展前景和挑战10.2 新型数字电路技术学习新型数字电路技术，如量子计算、碳纳米管电路等掌握这些技术的原理和优势，了解其发展趋势和应用前景10.3 数字电路技术的未来发展了解数字电路技术在未来的发展趋势和挑战学习如何适应和推动数字电路技术的发展，为人类社会作出贡献重点和难点解析重点环节1：逻辑函数的表示方法及其相互转换补充和说明：逻辑函数的表示方法是理解数字电路的基础，包括逻辑图、真值表及其代数表达式。
数字电路习题-第二章
第二章 逻辑门电路集成逻辑门电路是组成各种数字电路的基本单元。
通过本章的学习，要求读者了解集成逻辑门的基本结构，理解各种集成逻辑门电路的工作原理，掌握集成逻辑门的外部特性及主要参数，掌握不同逻辑门之间的接口电路，以便于正确使用逻辑门电路。
第一节 基本知识、重点与难点一、基本知识（一） TTL 与非门 1．结构特点TTL 与非门电路结构，由输入极、中间极和输出级三部分组成。
输入级采用多发射极晶体管，实现对输入信号的与的逻辑功能。
输出级采用推拉式输出结构（也称图腾柱结构），具有较强的负载能力。
2．TTL 与非门的电路特性及主要参数 （1）电压传输特性与非门电压传输特性是指TTL 与非门输出电压U O 与输入电压U I 之间的关系曲线，即U O=f （U I ）。
（2）输入特性当输入端为低电平U IL 时，与非门对信号源呈现灌电流负载，1ILbe1CC IL R U U U I −−−=称为输入低电平电流，通常I IL ＝-1～1.4mA 。
当输入端为高电平U IH 时，与非门对信号源呈现拉电流负载，通常I IH ≤50μA 称为输入高电平电流。
（3）输入负载特性实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况。
若U i ≤U OFF ，则电阻的接入相当于该输入端输入低电平，此时的电阻称为关门电阻，记为R OFF 。
若U i ≥U ON ，则电阻的接入相当于该输入端输入高电平，此时的电阻称为开门电阻，记为R ON 。
通常R OFF ≤0.7K Ω，R ON ≥2K Ω。
（4）输出特性反映与非门带载能力的一个重要参数--扇出系数N O 是指在灌电流（输出低电平）状态下驱动同类门的个数IL OLmax O /I I N =其中OLmax I 为最大允许灌电流，I IL 是一个负载门灌入本级的电流（≈1.4mA ）。
N O 越大，说明门的负载能力越强。
（5）传输延迟时间传输延迟时间表明与非门开关速度的重要参数。
数字电子技术 第2章 逻辑门
2
2.1
主要内容：
基本逻辑门
与、或、非三种基本逻辑运算
与、或、非三种基本逻辑门的逻辑功能
41
标准TTL门的输入 / 输出逻辑电平 :
42
CMOS门的输入 / 输出逻辑电平(＋5V电源时) :
4.4V
0.33V
43
传输延迟时间tpd
t pd 1 (tPHL tPLH ) 2
tPHL和tPLH的定义（下图为非门的输入和输出波形） :
44
输入/输出电流 （1）“拉电流”工作状态 （2）“灌电流”工作状态
9
2.1.2 或门
实现“或”运算的电路称为或逻辑门，简称或门 。 逻辑或运算可用开关电路中两个开关相并联的例 子来说明
真 值 表
A 0 0 1 1
B 0 1 0 1
F A B
0 1 1 1
10
“或”运算的逻辑表达式为： F = A+B “或”逻辑的运算规律为：
一般形式
000 0 1 1 0 1 11 1
A
一般形式
A A A A 1 A A 0
14
非门的逻辑符号:
74LS04（六非门）
例2-5 : 向非门输入图示的波形，求其输出波形F。 解：
15
2.2 复合逻辑门
主要内容：
与非、或非、异或、同或的复合逻辑运算 与非门、或非门的逻辑功能 异或门、同或门的逻辑功能 各种复合逻辑门的真值表及输出波形
数字电路知识点总结(精华版)
数字电路知识点总结(精华版)数字电路知识点总结（精华版）第一章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与十六进制数的转换二、基本逻辑门电路第二章逻辑代数逻辑函数的表示方法有：真值表、函数表达式、卡诺图、逻辑图和波形图等。
一、逻辑代数的基本公式和常用公式1.常量与变量的关系A + 0 = A，A × 1 = AA + 1 = 1，A × 0 = 02.与普通代数相运算规律a。
交换律：A + B = B + A，A × B = B × Ab。
结合律：(A + B) + C = A + (B + C)，(A × B) × C = A ×(B × C)c。
分配律：A × (B + C) = A × B + A × C，A + B × C = (A + B) × (A + C)3.逻辑函数的特殊规律a。
同一律：A + A = Ab。
摩根定律：A + B = A × B，A × B = A + Bc。
关于否定的性质：A = A'二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量 A 的地方，都用一个函数 L 表示，则等式仍然成立，这个规则称为代入规则。
例如：A × B ⊕ C + A × B ⊕ C，可令 L = B ⊕ C，则上式变成 A × L + A × L = A ⊕ L = A ⊕ B ⊕ C。
三、逻辑函数的化简——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与或表达式。
1.合并项法利用 A + A' = 1 或 A × A' = 0，将二项合并为一项，合并时可消去一个变量。
数字电路第2章逻辑代数基础及基本逻辑门电路
（5）AB＋A B = A （6）（A＋B）（A＋B ）＝A 证明： （A＋B）（A＋B ）＝A＋A B＋AB＋0 A（ ＋B＋B） = 1 JHR A =
二、本章教学大纲基本要求 熟练掌握： 1.逻辑函数的基本定律和定理； 门、 2.“与”逻辑及“与”门、“或”逻辑及“或”
“非”逻辑及“非”门和“与”、“或”、“非” 的基本运算。 理解：逻辑、逻辑状态等基本概念。 三、重点与难点 重点：逻辑代数中的基本公式、常用公式、 基本定理和基本定律。
JHR
难点：
JHR
1.具有逻辑“与”关系的电路图
2.与逻辑状态表和真值表
JHR
我们作如下定义： 灯“亮”为逻辑“1”，灯“灭”为逻辑“0” 开关“通”为逻辑“1”，开关“断”为逻辑 “0” 则可得与逻辑的真值表。 JHR
3.与运算的函数表达式 L＝A·B 多变量时 或 读作 或 L＝AB L＝A·B·C·D… L＝ABCD… 1.逻辑表达式 2.逻辑符号
与非逻辑真值表
Z = A• B
3.逻辑真值表
逻辑规律：有0出1 全1 出0
JHR
A 0 0 1 1
B 0 1 0 1
Z 1 1 1 0
二、或非逻辑 1.逻辑表达式 2.逻辑符号
Z = A+ B
先或后非
3.逻辑真值表
JHR
三、与或非逻辑 1.逻辑表达式 2.逻辑符号
1.代入规则 在任一逻辑等式中，若将等式两边出现的同 一变量同时用另一函数式取代，则等式仍然成立。
JHR
代入规则扩大了逻辑代数公式的应用范围。例如摩 根定理 A＋B = A ⋅ B 若将此等式两边的B用B＋C 取代，则有
数字电路绪论
第四章 触发器
概述 4.1 基本触发器 4.2 同步触发器 4.3 边沿触发器 4.4 触发器的电气特性 4.5 触发器的VHDL语言描述及仿真 小结
第五章 时序逻辑电路
概述 5.1 时序电路的基本分析和设计方法 5.2 计数器 5.3 寄存器和读/写存储器
5.4 顺序脉冲发生器
5.5 可编程逻辑器件和时序逻辑电路 的VHDL语言描述及仿真小结Βιβλιοθήκη 第六章 脉冲产生与整形电路
概述 6.1 施密特触发器 6.2 单稳态触发器 6.3 多谐振荡器 小结
第七章 数模与模数转换电路
概述 7.1 D / A 转换器 7.2 A / D 转换器 小结
附录 MAX+PLUSⅡ的界面环境和应用
1. MAX+PLUSⅡ的环境 2. 设计过程简介 3. 设计方法举例
目录
第一章 逻辑代数基础与EDA技术的基础知识 第二章 门电路 第三章 组合逻辑电路 第四章 触发器 第五章 时序逻辑电路 第六章 脉冲产生与整形电路 第七章 数模与模数转换电路 附录 MAX+PLUSⅡ的界面环境和应用
第一章 逻辑代数基础
概述 1.1 基本概念、公式和定理 1.2 逻辑函数的化简方法 1. 3 逻辑函数的表示方法及
其相互之间的转换 1. 4 EDA技术的基础知识 小结
第二章 门电路
概述
2.1 半导体二极管、三极管和MOS 管的开关特性
2.2 分立元器件门电路 2.3 CMOS集成门电路 2.4 TTL集成门电路 2.5 门电路的VHDL语言描述及仿真 小结
第三章 组合逻辑电路
概述
3.1 组合电路的分析方法和设计方法 3.2 加法器和数值比较器 3.3 编码器和译码器 3.4 数据选择器和分配器 3.5 用 MSI 实现组合逻辑函数 3.6 只读存储器 3.7 组合电路中的竞争冒险 3.8 组合电路的VHDL语言描述及仿真 小结
数字电路与数字电子技术 课后答案第二章
1.有一分立元件门电路如图P2.1 ( a )所示，歌输入端控制信号如图p2.1 ( b )所示.。请对应图( b )画出输出电压 的波形。
( a )
图P2.1
解:
2.对应图P2.2所示的电路及输入信号波形画出 、 、 、 的波形。
图P2.2 ( a )
解:
F1, F2, F3, F4为图P2.2A
(b) TTL非门的输出端不能并联,应换为集电极开路门。
(c)输入端所接电阻 ，相当于”0”，使 =1，必须使 ，如取
(d)输入端所接电阻 相当于”1”，使 ，必须使 ，如取 ，相当于”0”，这时
7.电路如图P2.7 ( a ) ~ ( f )所示,已知输入信号A，B波形如图P2.7 ( g )所示，试画出各个电路输入电压波形。
(b)
可用于TTL门电路，原因同上.
13.试说明下列各种门电路中有哪些输出端可以并联使用：
(1)具有推拉式输出端的TTL门电路;
(2) TTL电路的OC门;
(3) TTL电路的三态门;
(4)普通的CMOS门;
(5)漏极开路的CMOS门;
(6) CMOS电路的三态门.
解:
(1)具有推拉式输出端的TTL门电路输出端不能并联，否则在一个门截止，一个门导通的情况下会形成低阻通路，损坏器件。
(b)
这种扩展输入端的方法不适用于TTL电路因为当扩展端C、D、E均为低电平时，三个二极管均截止，或非门的一个对应输入端通过100K 电阻接地，此时 ，将输入信号A,B封锁，电路工作不正常。
12.试分析图P2.12(a),(b)电路的逻辑功能，写出y的逻辑表达式，图中门电路均为CMOS门电路，本电路能否用于TTL门电路,并说明原因。
数字电子技术基础(第4版)课后习题答案详解
0 (INH=1) (C) Y=
AB + CD (INH = 0)
2．18 (a) Ya = ABCDE
(b) Yb = A + B + C + D + E
(c) Yc = ABC + DEF
(d ) Yd = A + B + C • D + E + F
2．19 不能。会使低电平变高，高电平变低。 2.20 解：
(5)Y =1
2
Y = ABC + ABC + ABC
(2)Y = CD + ACD (4)Y = BC + B D
(2)Y = B + AD + AC (4)Y = A + B D (6)Y = CD + B D + AC
数字电路 习题答案 （第二章）
第二章
2.1 解:
(4)Y = ABCD+ ABCD+ ABCD+ ABC D+ ABCD + ABCD + ABCD + ABCD (5)Y = LM N + LMN + LMN + LMN + L M N + LMN
1.12 将下列各函数式化为最大项之积的形式 (1)Y = ( A + B + C )( A + B + C)( A + B + C )
静态功耗：PS = I DD ⋅VDD = 0.02mW
动态功耗：PD = PC + PT
PT = 0 (不计上升下降时间)
(4)Y = A + B + C
数字电路第五版(康华光)课后答案
T —1 X
11 1
k
11 11 1
r
1■
1
H1 1 ■
1
1
1 ,'I .
.1 1 -
h
2.1.1 用真值表证明下列恒等式
第二章逻辑代数习题解答
解：真值表如下
(3) A® =B AB AB+ (A® B) =AB+AB
A
B
A®B
AB
0
0
0
1
0
1
1
0
1
0
1
0
1
1
0
0
由最右边 2 栏可知，A®B 与 AB+AB 的真值表完全相同。
解：(a)为与非，(b)为同或 非,
E 即异或
1 1 1 1 - 11 ; 1 1 ■
1 1 1 1 ''
11
r
h
i1
11
11
:1 —l—
1 I
1 1
1 1 1L
A
1
1
1
-------- \ -------- £
:! 1 1 :
p
1
1
h
i
11
1
r 1h
--- --11 __ tt
_______ 1 -- 1 1 1 1 :1
L = AB + BC + AC = AB BC AC?
4＞由已知函数的与非-与非表达式画出逻辑图
◎
6
第二章习题
3.1 MOS 逻辑门电路
3.1.1 根据表题 3.1.1 所列的三种逻辑门电路的技术参数，试选择一 环境 种最合适工作在高噪声 下的门电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
函数的卡诺图。
例：
F(A,B,C)=∑m(1,2,3,7)
当逻辑函数为一般“与-或”表达式时， 可根据“与”的公共性和“或”的叠加 性作出相应卡诺图。
例2：F（A,B,C,D)=AB+CD+ABC
3．卡诺图上最小项的合并规律
卡诺图的重要特征：从图形上直观、清 晰地反映了最小项的相邻关系。
卡诺图上变量的排列规律
①n个变量的卡诺图由2n个小方格组成， 每个小方格代表一个最小项；
②卡诺图上处在相邻、相对、相重位置 的小方格所代表的最小项为相邻最小项。
2．逻辑函数在卡诺图上的表示
当逻辑函数为标准“与—或”表达式时，只 需
在卡诺图上找出和表达式中最小项对应的小
方格填上1，其余小方格填上0,即可得到该
n个变量卡诺图中最小项的合并规律：
①卡诺圈中小方格的个数必须为2m个，m为 小于或等于n的整数。
②卡诺圈中的2m个小方格有一定的排列规律， 它们含有m个不同变量，(n-m)个相同变量。
③卡诺圈中的2m个小方格对应的最小项可用 (n-m)个变量的“与”项表示，该“与”项由 这些最小项中的相同变量构成。
解 将函数F(A,B,C,D)用“最小项之和” 形式表示成
F(A,B,C,D)=∑m(0,1,2,5,8,9,10)
画出这个函数的卡诺图
F(A,B,C,D)=AB+CD+BD
将上式取反,得
F(A,B,C,D)=(A+B)(C+D)(B+D)
④当m=n时，卡诺圈包围了整个卡诺图，可 用1表示，即n个变量的全部最小项之和为1。
4．卡诺图化简逻辑函数的步骤
蕴涵项：在函数的“与-或”表达式中，每个 “与”项被称为该函数的蕴涵项(Implicant)。
质蕴涵项：若函数的一个蕴涵项不是该函数中 其他蕴涵项的子集，则此蕴涵项称为质蕴涵项 (Prime Implicant)，简称为质项。
C图：AB+AB+AB=AB+AB+AB+AB=A+B
C图的合并反映在卡诺图上是分别把相邻方格按 组圈在一起
任何4个(22个)标以1的相邻方格可以合并， 即由这4个相邻方格所表示的4个最小项 可合并成一项，并消去两个变量
B
B
BD+BD
BD+BD
பைடு நூலகம்AB+CD
四变量4个相邻最小项合并
主讲：盛琳阳
2．4．2 卡诺图化简法
1．卡诺图的构成 卡诺图是一种平面方格图，n个变量的卡诺图由2n个
小方格构成。可以把卡诺图看成是真值表图形化的结 果，n个变量函数的真值表是用2n行的纵列依次给出变 量的2n种取值，每行的取值与一个最小项对应；而n个 变量函数的卡诺图是用二维图形中2n个小方格的坐标 值给出变量的2n种取值，每个小方格与一个最小项对 应。
必要质蕴涵项：若函数的一个质蕴涵项包含有 不被函数的其他任何质蕴涵项所包含的最小项， 则此质蕴涵项被称为必要质蕴涵项(Essential Prime Implicant)，简称为必要质项。
卡诺图化简逻辑函数的一般步骤：
第一步：作出函数的卡诺图。
第二步：在卡诺图上圈出函数的全部 质蕴涵项。
化简基本原理：把卡诺图上表征相邻最 小项的相邻小方格“圈”在一起进行合 并，达到用一个简单“与”项代替若干 最小项的目的。
卡诺圈：把用来包围那些能由一个简单 “与”项代替的若干最小项的“圈”称 为卡诺圈。
2变量卡诺图的3种典型相邻最小项合并的情况
A图：AB+AB=B
B图：AB+AB=A
第三步：从全部质蕴涵项中找出所有 必要质蕴涵项。
第四步：若函数的所有必要质蕴涵项 尚不能覆盖卡诺图上的所有1方格，则从 剩余质蕴涵项中找出最简的所需质蕴涵 项，使它和必要质蕴涵项一起构成函数 的最小覆盖(即最简的质蕴涵项集)。
例2.10 用卡诺图化简逻辑函数 F(A,B,C,D)=∑m(0,3,5,6,7,10,11,13,15)。
F(A,B,C,D)=ABCD+ABC+ABC+BD+CD
例2.11 用卡诺图化简逻辑函数 F(A,B,C,D)= ∑m(2,3,6,7,8,10,12)
F(A,B,C,D)=AC+ACD+ABD
或F(A,B,C,D)=AC+ACD+BCD
例2．12 用卡诺图将逻辑函数 F(A,B,C,D)=∏M(3,4,6,7,11,12,13,14,15) 化简成最简“或—与”表达式。